JP5336956B2 - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP5336956B2
JP5336956B2 JP2009163547A JP2009163547A JP5336956B2 JP 5336956 B2 JP5336956 B2 JP 5336956B2 JP 2009163547 A JP2009163547 A JP 2009163547A JP 2009163547 A JP2009163547 A JP 2009163547A JP 5336956 B2 JP5336956 B2 JP 5336956B2
Authority
JP
Japan
Prior art keywords
film
doped
gas
temperature
reaction chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009163547A
Other languages
English (en)
Other versions
JP2010056529A (ja
Inventor
孝浩 前田
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2009163547A priority Critical patent/JP5336956B2/ja
Priority to US12/458,903 priority patent/US8394726B2/en
Priority to KR1020090069045A priority patent/KR101225477B1/ko
Publication of JP2010056529A publication Critical patent/JP2010056529A/ja
Application granted granted Critical
Publication of JP5336956B2 publication Critical patent/JP5336956B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法及び基板処理装置に係り、特に基板上にシリコン膜を成膜する工程を有する半導体装置の製造方法及び基板上にシリコン膜を成膜するよう制御するコントローラを有する基板処理装置に関する。
従来、ＣＶＤ法で、半導体ウェーハにシリコン窒化膜等を形成することが行われている。例えば、５００〜８００℃に加熱維持されている反応室に、反応ガスとしてＨＣＤ（ヘキサクロロジシラン：Ｓｉ２Ｃｌ６）とＮＨ3（アンモニア）とを供給して、Ｓｉ膜にシリコン窒化膜を形成するものが知られている（例えば、特許文献１参照）。
また、これ以外にも、減圧ＣＶＤ法でＳｉ（シリコン）膜を成膜する際には、反応ガスにＳｉＨ４（モノシラン）、Ｓｉ２Ｈ６（ジシラン）等を用いてノンドープＳｉ膜を成膜することや不純物としてＢ（ホウ素）やＰ（リン）を膜中に拡散させるために反応ガスにＳｉＨ４（モノシラン）若しくはＳｉ２Ｈ６（ジシラン）にＰＨ３（ホスフィン）を加えてＰドープ（リンドープ）Ｓｉ膜、Ｂドープ（ボロンドープ）Ｓｉ膜を成膜することが行われている。
特開２００２−３３４８６９号公報
減圧ＣＶＤ法でＳｉ膜を成膜する際において、不純物ドープＳｉ膜とノンドープＳｉ膜とを積層で連続成膜する場合があり、例えば、図１７の一般的なＰドープＳｉ膜とノンドープＳｉ膜との積層膜シーケンス図で示される通り、反応室内にＳｉウェーハを搬入（ローディング）後、反応室内を６００℃で安定させ、反応ガスとしてＳｉＨ４とＰＨ３を供給しＰドープＳｉ膜を成膜する。その後、同一の反応室内で連続的に６００℃にてノンドープＳｉ膜の成膜を行う。
ところが、このような積層膜シーケンスで行う場合、下層の不純物ドープＳｉ膜のみならず、上層のノンドープＳｉ膜にも不純物が拡散し、ノンドープＳｉ膜の不純物の濃度分布（濃度プロファイル）がブロード状になる問題があった。
本発明の目的は、基板上にシリコン膜を成膜する工程を有する半導体装置の製造方法、及び基板上にシリコン膜を成膜するよう制御するコントローラを有する基板処理装置を提供することにある。
本発明の一態様によれば、反応室に基板を搬入する工程と、反応室に反応ガスを供給して基板を処理する工程と、反応室より処理後の基板を搬出する工程とを有し、前記基板を処理する工程では、前記基板を第一の温度にして、基板上に不純物原子を含む第一シリコン膜を成膜する第一の成膜工程と、前記基板を前記第一の温度より低い第二の温度にして、該基板に対して少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜する工程と、を有する半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、基板を処理する反応室と、該反応室を加熱するヒータと、前記反応室に反応ガスを供給するガス供給部と、前記反応室を排気する排気部と、前記反応室を前記ヒータにより第一の温度に加熱維持して、基板上に不純物原子を含む第一シリコン膜を成膜し、前記反応室を前記ヒータにより前記第一の温度より低い第二の温度に加熱維持して、少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜するように制御するコントローラと、を有する基板処理装置が提供される。
本発明の一態様によれば、基板上に不純物を含む第一シリコン膜を成膜した後、不純物を含まないか、または第一シリコン層よりも不純物濃度が低い第二シリコン膜を成膜する際に、シャープな不純物プロファイルとすることを可能とする半導体装置の製造方法を提供することができる。また、本発明の他の一態様によれば、基板上に不純物を含む第一シリコン膜を成膜した後、不純物を含まないか、または第一シリコン層よりも不純物濃度が低い第二シリコン膜を成膜する際に、シャープな不純物プロファイルとすることを可能に制御するコントローラを有する基板処理装置を提供することができる。
本発明の半導体装置の製造方法を実施するためのＣＶＤ炉の概略構成図である。 実施の形態による減圧ＣＶＤ処理炉の縦断面である。 本発明の積層Ｓｉ層構造例である。 本発明の第１の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第２の実施の形態におけるＢドープＳｉ膜とノンドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第３の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜と、ＢドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第４の実施の形態におけるＢドープＳｉ膜とノンドープＳｉ膜と、ＰドープＳｉ膜との積層膜を形成するためのシーケンス図である。 第３、第４の実施の形態における減圧ＣＶＤ処理炉の縦断面である。 本発明の第５の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第６の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜と、ＰドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第７の実施の形態におけるＢドープＳｉ膜とノンドープＳｉ膜と、ＢドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第８の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜と、ＢドープＳｉ膜との積層膜を形成するためのシーケンス図である。 本発明の第２の実施の形態におけるＢドープＳｉ膜とノンドープＳｉ膜との積層膜を形成するためのシーケンス図に対応する比較シーケンス図である。 本発明の第３の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜と、ＢドープＳｉ膜との積層膜を形成するためのシーケンス図に対応する比較シーケンス図である。 本発明の第４の実施の形態におけるＢドープＳｉ膜とノンドープＳｉ膜と、ＰドープＳｉ膜との積層膜を形成するためのシーケンス図に対応する比較シーケンス図である。 本発明の第３および第４の実施形態のシーケンスに対応する比較シーケンスにおけるＰドープＳｉ膜とノンドープＳｉ膜、ＢドープＳｉ膜との積層膜中の不純物のプロファイルおよびＢドープＳｉ膜とノンドープＳｉ膜、ＰドープＳｉ膜との積層膜中の不純物のプロファイルを示すグラフである。 本発明の第１の実施の形態におけるＰドープＳｉ膜とノンドープＳｉ膜との積層膜を形成するためのシーケンス図に対応する比較シーケンス図である。
以下に本発明の実施の形態について、図面を参照にしながら説明する。
（第１の実施の形態）
本実施の形態に係る基板処理装置は、半導体装置の製造に用いられる半導体製造装置の一例として構成されているものである。
下記の説明では、基板処理装置の一例として、基板に対し成膜処理等をおこなう縦型の装置を使用した場合について述べる。
図１は、本実施の形態の半導体装置の製造方法を実施するための縦型の装置としての、減圧ＣＶＤ処理炉（ＬＰ-ＣＶＤ成膜装置）の縦断面である。減圧ＣＶＤ処理炉は、外管（以下アウターチューブ２０５）、及び内管（以下インナーチューブ２０４）を有する。
アウターチューブ２０５は例えば石英（ＳｉＯ２）等の耐熱性材料からなり、上端が閉塞され、下端に開口を有する円筒状の形態である。インナーチューブ２０４は、上端及び下端の両端に開口を有する円筒状の形態を有し、アウターチューブ２０５内に同心円状に配置されている。アウターチューブ２０５とインナーチューブ２０４の間の空間は筒状空間２５０を成す。インナーチューブ２０４の上部開口から上昇したガスは、筒状空間２５０を通過して排気管２３１から排気されるようになっている。
アウターチューブ２０５およびインナーチューブ２０４の下端には、例えばステンレス等よりなるマニホールド２０９が係合され、このマニホールド２０９にアウターチューブ２０５およびインナーチューブ２０４が保持されている。このマニホールド２０９は保持手段（以下ヒータベース２５１）に固定される。アウターチューブ２０５の下端部およびマニホールド２０９の上部開口端部には、それぞれ環状のフランジが設けられ、これらのフランジ間には気密部材（以下Ｏリング２２０）が配置され、両者の間が気密にシールされている。
マニホールド２０９の下端開口部には、例えばステンレス等よりなる円盤状の蓋体（以下シールキャップ２１９）がＯリング２２０を介して気密シール可能に着脱自在に取付けられている。シールキャップ２１９には、ガス供給管２３２が貫通するよう設けられている。これらのガス供給管２３２により、処理用のガスがアウターチューブ２０５内に供給されるようになっている。これらのガス供給管２３２はガスの流量制御手段（以下マスフローコントローラ（ＭＦＣ）２４１）に連結されており、ＭＦＣ２４１はガス流量制御部１２２に接続されており、供給するガスの流量を所定の量に制御し得る。
マニホールド２０９の上部には、圧力調節器（例えばＡＰＣ、Ｎ2バラスト制御器があり、以下ここではＡＰＣ２４２とする）及び、排気装置（以下真空ポンプ２４６）に連結されたガスの排気管２３１が接続されており、アウターチューブ２０５とインナーチューブ２０４との間の筒状空間２５０を流れるガスを排出し、アウターチューブ２０５内をＡＰＣ２４２により圧力を制御することにより、所定の圧力の減圧雰囲気にするよう圧力検出手段（以下圧力センサ２４５）により検出し、圧力制御部１２３により制御する。
シールキャップ２１９には、回転手段（以下回転軸２５４）が連結されており、回転軸２５４により、基板保持手段（以下ボート２１７）及びボート２１７上に保持されている基板（以下ウェーハ２００）を回転させる。又、シールキャップ２１９は昇降手段（以下ボートエレベータ２２５）に連結されていて、ボート２１７を昇降させる。回転軸２５４、及びボートエレベータ２２５を所定のスピードにするように、駆動制御部１２４により制御する。
アウターチューブ２０５の外周には加熱手段（以下ヒータ２０７）が同心円状に配置されている。ヒータ２０７は、アウターチューブ２０５内の温度を所定の処理温度にするよう温度検出手段（以下熱電対２６３）により温度を検出し、温度制御部１２１により制御する。
図1に示した処理炉による減圧ＣＶＤ処理方法の一例を説明すると、まず、ボートエレベータ２２５によりボート２１７を下降させる。ボート２１７に複数枚のウェーハ２００を保持する。次いで、ヒータ２０７により加熱しながら、アウターチューブ２０５内の温度を所定の処理温度にする。ガス供給管２３２に接続されたＭＦＣ２４１により予めアウターチューブ２０５内を不活性ガスで充填しておき、ボートエレベータ２２５により、ボート２１７を上昇させてアウターチューブ２０５内に移し、アウターチューブ２０５の内部温度を所定の処理温度に維持する。アウターチューブ２０５内を所定の真空状態まで排気した後、回転軸２５４により、ボート２１７及びボート２１７上に保持されているウェーハ２００を回転させる。同時にガス供給管２３２から処理用のガスを供給する。供給されたガスは、アウターチューブ２０５内を上昇し、ウェーハ２００に対して均等に供給される。
減圧ＣＶＤ処理中のアウターチューブ２０５内は、排気管２３１を介して排気され、所定の真空になるようＡＰＣ２４２により圧力が制御され、所定時間減圧ＣＶＤ処理を行う。
このようにして減圧ＣＶＤ処理が終了すると、次のウェーハ２００の減圧ＣＶＤ処理に移るべく、アウターチューブ２０５内のガスを不活性ガスで置換するとともに、圧力を常圧にし、その後、ボートエレベータ２２５によりボート２１７を下降させて、ボート２１７及び処理済のウェーハ２００をアウターチューブ２０５から取出す。アウターチューブ２０５から取出されたボート２１７上の処理済のウェーハ２００は、未処理のウェーハ２００と交換され、再度前述同様にしてアウターチューブ２０５内に上昇され、減圧ＣＶＤ処理が成される。
図２は、本実施の形態の半導体装置の製造方法を、より分りやすく説明するために、上述した減圧ＣＶＤ処理炉を簡略化して示した図である。図１の説明と重複するところがあるが、これを図２に沿って再度簡単に説明すれば、次の通りである。
ヒータ２０７の内側にアウターチューブ２０５が設けられ、アウターチューブ２０５の内部には反応室２０１を構成するインナーチューブ２０４が配設され、アウターチューブ２０５、インナーチューブ２０４はマニホールド２０９上に立設され、マニホールド２０９の下端はシールキャップ２１９により気密に閉塞され、シールキャップ２１９にボート２１７が立設されてインナーチューブ２０４内に挿入される。ボート２１７には処理されるウェーハ２００が水平姿勢で多段に装填される。ボート２１７は回転軸２５４により矢印で示す方向に回転自在となっている。
シールキャップ２１９のインナーチューブ２０４下方の位置に複数本、ここでは４本のガス供給管２３２ａ〜２３２ｄが連通されて、異なる反応ガスＧＡＳ１〜ＧＡＳ４を反応室２０１に供給するようになっている。反応ガスＧＡＳ１は、シリコン原子を含むガスであり、例えばＳｉＨ４（モノシラン）ガスである。ＧＡＳ２は、不純物原子であるリン原子を含むガスであり、例えばＰＨ３（ホスフィン）ガスである。そしてＧＡＳ３はシリコン原子を含み、かつＧＡＳ１より熱分解温度の低いガスであり、例えばＳｉ２Ｈ６（ジシラン）ガスである。ＧＡＳ４は不活性ガスであり、例えばＮ２（窒素）ガスである。
各ガス供給管２３２ａ〜２３２ｄには、ガス流量を制御するＭＦＣ２４１ａ〜２４１ｄがそれぞれ設けられている。
またアウターチューブ２０５とインナーチューブ２０４との間に形成される円筒状の空間２５０下端に連通するよう、排気管２３１がマニホールド２０９に接続されている。排気管２３１には反応室２０１内の圧力を制御する圧力調整器２４２が設けられている。
図示しないボートエレベータにシールキャップ２１９を介してボート２１７を下降させ、ボート２１７にウェーハ２００を装填し、ボートエレベータによりボート２１７をインナーチューブ２０４内に挿入する。シールキャップ２１９がマニホールド２０９下端を完全に密閉した後、アウターチューブ２０５内（反応室２０１内）を排気する。
ＭＦＣ２４１、圧力調節器２４２、回転軸２５４等は、主制御装置１２０によって制御されるようになっている。
本実施の形態が適用されるＮ型半導体膜としてのＰドープＳｉ膜とｉ型半導体膜としてのノンドープＳｉ膜との積層膜構造図を図３（ｂ）に示し、成膜シーケンス図を図４に示す。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である６００℃に加熱され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が形成される。その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出される。次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化と、ＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能とな
る。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。
主制御装置１２０を制御して、図示しないウェーハ移載機により、多数のウェーハ２００をボート２１７に装填した後、ボート２１７を上昇させ、反応室２０１内に搬入する（搬入工程）。
搬入工程終了後、ヒータ２０７により反応室２０１内を第一の温度としての第一の成膜温度になるまで昇温させる（昇温工程）。例えば、６００℃まで昇温させる。昇温工程終了後、ヒータ２０７により温度の微調整を行い、反応室２０１を第一の成膜温度に安定化させる（第一の温度安定化工程）。
反応室内の温度が安定したら、ガス供給管２３２から反応ガスを反応室２０１内に供給しつつ、ガス排気管２３１より排出する。ヒータ２０７によりインナーチューブ２０４内を第一の成膜温度に加熱し、ウェーハ２００表面に成膜する（第一の成膜工程）。
ここで、ガス供給管２３２ａからウェーハ２００に対してＧＡＳ１としてのシリコン原子を含むガス（例えば、ＳｉＨ４）を供給し、ガス供給管２３２ｂからＧＡＳ２としての不純物原子であるリン原子を含むガス（例えば、ＰＨ３）を供給し、反応室２０１をＰドープＳｉ膜の成膜温度である例えば６００℃に加熱維持すると、ウェーハ２００上に不純物原子であるリン原子を含むシリコン膜を成膜される。
化学反応式を例示すれば、ＳｉＨ４＋ＰＨ３→ＰドープＳｉ膜 となる。
続いて、ガス供給管２３２ｄからＧＡＳ４としての不活性ガス（例えば、Ｎ２）を供給しつつ、ガス排気管２３１より排出することで、第一の成膜工程で使用された反応ガスを反応室２０１内から排出する（第一のガス置換工程）。
次に、ヒータ２０７により反応室２０１を成膜温度から第二の温度としての温度まで降下させる（温度降下工程）。この時、第一の成膜工程で使用された反応ガスのうちに含まれるリン原子の拡散が抑制される温度以下まで降下させる。例えば、４００℃まで降下させる。
尚、ガス置換工程と温度降下工程とは同時に行っても良い。同時に行うと、さらにスループットを向上させることができる。
また、第一のガス置換工程を設けたほうが第一シリコン膜の膜厚や膜質を制御しやすい点で優れるが無くても良い。第一のガス置換工程を設けない場合、スループットを向上させることができる。
次にヒータ２０７により温度の微調整を行い、反応室２０１を第二の成膜温度に安定化させる（第二の温度安定化工程）。
続いてガス供給管２３２から反応ガスを反応室２０１内に供給しつつ、ガス排気管２３１より排出する。ヒータ２０７によりインナーチューブ２０４内を成膜温度に加熱し、ウェーハ２００表面に成膜する（第二の成膜工程）。
ここで、ガス供給管２３２ｃからウェーハ２００に対してＧＡＳ３としてのシリコン原子を含むガス（例えば、Ｓｉ２Ｈ６）を供給し、反応室２０１をノンドープＳｉ膜の成膜温度である例えば４００℃に加熱維持すると、ウェーハ２００上にノンドープのシリコン膜を成膜される。すなわち、不純物を含まないか、または第一シリコン膜よりも不純物濃度が低い第二シリコン膜が成膜される。
化学反応式を例示すれば、Ｓｉ２Ｈ６→ノンドープＳｉ膜となる。
成膜完了後、ガス供給管２３２ｄからＧＡＳ４としての不活性ガスを供給し、アウターチューブ２０５、インナーチューブ２０４内を不活性ガスに置換して常圧に復帰させる。（第二のガス置換工程）
ボート２１７を下降させ、ボート２１７から成膜完了後のウェーハ２００を払い出す（搬出工程）。
このように基板に成膜することで、ノンドープＳｉ膜層における不純物プロファイルがブロード状になってしまうことを抑制することができる。すなわち、下地との界面付近でのＰの濃度が急激に減少することで、シャープな膜中不純物プロファイルを実現することができる。
また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
尚、本実施の形態における好ましい条件範囲は、次の通りである。
ＧＡＳ１に使用するシリコン原子含有ガスとしては、例えばＳｉＨ４（モノシラン）等がある。
また、ＧＡＳ２に使用する不純物原子であるリン原子を含有ガスとしては、例えばＰＨ３（ホスフィン）等がある。
また、ＧＡＳ３に使用するシリコン原子含有ガスとしては、例えばＳｉ２Ｈ６（ジシラン）等がある。
リン原子含有ガスとシリコン原子含有ガスを用いてＮ型半導体膜としてのＰドープＳｉ膜を成膜する場合の好ましい温度範囲は、成膜均一性の確保が±５％領域、不純物濃度の確保が（１Ｅ１８atoms/ccより大きくかつ１Ｅ２１atoms/cc以下）を求める成膜では、ＰドープＳｉ膜：５３０〜６００℃（５３０℃以上６００℃以下）とするのが有効である。
反応ガスとしてＳｉ２Ｈ６ガスを用いてＰドープＳｉ膜の上にｉ型半導体膜としてのノンドープＳｉ膜を成膜する場合の好ましい温度範囲は、成膜均一性確保が±５％領域、不純物濃度（１Ｅ１８atoms/cc以下）を求める成膜では、ノンドープＳｉ膜：３８０〜４５０℃（３８０℃以上４５０℃以下）とするのが有効である。
尚、好ましくは、ＰドープＳｉ膜時の成膜温度（第１の温度）とノンドープＳｉ膜時の成膜温度（第２の温度）とに１００℃以上の温度差を設けると、さらにノンドープＳｉ膜中への不純物の濃度分布（濃度プロファイル）がブロード状になることを抑制することが可能となる。
リン原子含有ガスとシリコン原子含有ガスを用いてＰドープＳｉ膜を成膜する場合の好ましい圧力範囲は、０．１〜１０Ｔｏｒｒ（１３．３〜１３３０Ｐａ（１３．３Ｐａ以上１３３０Ｐａ以下））とするのが有効である。
反応ガスとしてＳｉ２Ｈ６ガスを用いてＰドープＳｉ膜の上にノンドープＳｉ膜を成膜する場合の好ましい圧力範囲は、０．１〜１０Ｔｏｒｒ（１３．３〜１３３０Ｐａ（１３．３Ｐａ以上１３３０Ｐａ以下））とするのが有効である。
なお、膜中のＰ濃度の制御は、主制御装置１２０でＭＦＣ２４１、及び圧力調整器２４２を制御することによって、ガス流量及び圧力を調整することにより行う。
（比較例）
なお、上述のように基板に成膜することで、シャープな膜形成を実現できるが、図１７に示す別の成膜シーケンスにて実現できない理由は次の通りである。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である例えば６００℃に加熱維持され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が成膜される。
その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出される。次にＳｉＨ４ガスのみが反応室内に供給され、ウェーハ上にノンドープＳｉ膜が成膜される。
これらのＰドープＳｉ膜上にノンドープＳｉ膜を積層で連続成膜する場合、例えば６００℃でＰドープＳｉ膜を成膜後、同一反応室内で連続的に６００℃に加熱維持してノンドープＳｉ膜の成膜を行った場合、反応室内壁面には多量のＰを含んだＰドープＳｉ膜が形成されており、ＰＨ３ガスの供給を止め排出した後でも、壁面からＰが外方拡散することで反応室内には常にＰが存在することになる。そのため、次のステップでＳｉＨ４ガスのみを流してノンドープＳｉ膜を形成する際にも、この外方拡散したＰが膜中に取り込まれることにより、濃度は低いもののＰドープＳｉ膜として成長する。
このような反応の結果、ウェーハ上にＰドープＳｉ膜とノンドープＳｉ膜との積層膜中のＰドープ量のプロファイルは、ノンドープＳｉ膜層においても下地であるＰドープＳｉ膜との界面付近でＰの濃度がすぐには下がらず、徐々に減少するというブロード状のプロファイルになってしまうと考えられる。
尚、一般的にノンドープＳｉ膜を成膜する場合、ＳｉＨ４（モノシラン）ガス若しくはＳｉ２Ｈ６（ジシラン）ガス、Ｓｉ２Ｈ２Ｃｌ２（ジクロロシラン）ガスが用いられる。膜厚としては５０ｎｍ〜１００ｎｍ（５０ｎｍ以上１００ｎｍ以下）の厚みが必要である。
また、膜質を維持しつつ成膜するためには、成膜時間としては３０分〜３時間程度とする必要があるため、成膜速度は実効的に０．５ｎｍ/ｍｉｎ程度以上が必要となる。
ここで、ＳｉＨ４（モノシラン）ガス若しくはＳｉ２Ｈ６（ジシラン）ガス、Ｓｉ２Ｈ２Ｃｌ２（ジクロロシラン）ガスを熱エネルギーだけで分解し、０．５ｎｍ/ｍｉｎ程度以上の成膜速度を得るためには、それぞれ、以下のような実効的な熱分解温度（成膜温度）が必要となる事が一般的に知られている。
ＳｉＨ４（モノシラン）：５００℃以上
Ｓｉ２Ｈ６（ジシラン）：３８０℃以上
Ｓｉ２Ｈ２Ｃｌ２（ジクロロシラン） ７００℃以上
ノンドープＳｉ膜形成時の不純物プロファイルがブロード状に変化する最も大きな要因は、周辺からの不純物の析出によるオートドーピングと考えられるが、このオートドーピング量は、反応室の温度に依存する。
理想的には、反応室温度を限りなく低くした状態で、ノンドープＳｉ膜成膜を行えば、オートドーピングの問題は無視できる程度に小さくなる。しかし、実際には、ノンドープＳｉ膜を形成できる実効的な下限温度はＳｉ２Ｈ６（ジシラン）ガスを用いた３８０〜４５０℃（３８０℃以上４５０℃以下）程度である。そこで、ノンドープＳｉ膜を成膜できる実行温度ぎりぎりまで反応室温度を下げた状態で、反応室内壁表面からの不純物の析出を抑制しつつ、ノンドープＳｉ膜を形成する事が、最もシャープな不純物プロファイルを形成できることとなる。
（効果）
以上、詳述した実施の形態によれば、次のような一つ又はそれ以上の効果を有する。
（１）基板を第一の温度にして、基板上に不純物原子を含む第一シリコン膜を成膜した後、反応室温度を第二の温度に下げることで、反応室内壁面から外方拡散してくる不純物量を無視できる量まで減少させ、不純物を取り込みにくい状態で、第一シリコン膜の上に、シャープな膜中不純物プロファイルとなる不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜することができる。
（２）不純物原子を含むシリコン膜の成膜が終了した後、反応室温度を下げることで、反応室内壁面から外方拡散してくる不純物量を無視できる量まで減少させ、さらに前述の不純物原子を含むシリコン膜を成膜する際に用いられたシリコン原子含有ガスよりも熱分解温度が低いシリコン原子含有ガスを反応室に供給することで、さらに不純物を取り込みにくい状態でウェーハ上にノンドープＳｉ膜を成膜することができる。
（３）ＳｉＨ４ガスと不純物としてＰ原子含有ガスとを供給して、ＰドープＳｉ膜の成膜を終了させた後、次に反応室温度を４５０℃以下まで下げることで、反応室内壁面から外方拡散してくるＰの量を無視できる量まで減少させ、更にＳｉＨ４ガスより熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６ガスを反応室に供給することで、Ｐを取り込みにくい状態でウェーハ上にノンドープＳｉ膜を成膜することができる。特に反応室温度を４００℃以下まで下げることで、さらに反応室内壁面から外方拡散してくるＰの量を無視できる量まで減少させることができる。
（４）少なくともウェーハ上へ不純物原子を含むシリコン膜を成膜する際には、不純物原子を含むシリコン膜が反応室内壁面にも成膜されるが、その後に同一反応室内で連続してウェーハ上の少なくとも不純物原子を含むシリコン膜上にノンドープシリコン膜を成膜する際にも、反応室内壁面上の不純物原子を含むシリコン膜上にノンドープシリコン膜が成膜される。これにより、反応室内壁面上でノンドープシリコン膜が不純物原子を被覆することとなり、その後のさらなる同一反応室内での成膜工程時に反応室内壁面の不純物ドープシリコン膜からの不純物の外方拡散を抑制することができる。
（５）ノンドープＳｉ膜をウェーハに成膜する際、このノンドープＳｉ膜が反応室内壁面にも成膜することによって、その下に成膜されたＰドープＳｉ膜を前記ノンドープＳｉ膜が被覆し、その後のさらなる成膜工程での反応室内壁面のＰドープＳｉ膜からのＰの外方拡散を抑制することができる。
（６）不純物ドープＳｉ膜とノンドープＳｉ膜を非連続的で成膜すると効率が悪くスループットが悪化してしまう。また、不純物ドープＳｉ膜を成膜後に空気等の酸素含有雰囲気中に晒すこと、例えば、別々の基板処理装置にて成膜すると、不純物ドープＳｉ膜とノンドープＳｉ膜との間の界面に自然酸化膜を挟んだ構造となってしまう。このような自然酸化膜が存在すると、本積層構造をコンデンサー等の半導体素子として使用する場合に、拡散電流・ドリフト電流の発生など電気特性のばらつきが発生してしまうというデメリットがある。しかし、不純物ドープＳｉ膜を成膜した後、同一反応室内で連続して少なくとも前記不純物ドープＳｉ膜上に、不純物原子を含まないか、または前記不純物ドープＳｉ膜よりも不純物濃度が低いＳｉ膜を成膜することができるため、高い生産性を維持しつつ、高清浄な積層構造内の界面を得ることができる。
（７）ノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
（第２の実施の形態）
本実施の形態では、第１の実施の形態とは異なり、ＧＡＳ２を、ボロン原子を含むガスとしている。すなわち、本実施の形態では、ＧＡＳ２を、ボロン原子を含むガス、例えばＢＣl３（三塩化ボロン）ガスとしている。その他の構成は、第１の実施の形態にかかる処理炉と同様である。
本実施の形態が適用されるＰ型半導体膜としてのＢドープＳｉ膜とｉ型半導体膜としてのノンドープＳｉ膜との積層膜構造図を図３（ａ）に示し、さらに成膜シーケンス図を図５に示す。
ウェーハは反応室内でＢドープＳｉの成膜温度である例えば５５０℃に加熱され、ＳｉＨ４ガスとＢＣl３ガスの供給によりウェーハ表面にＢドープＳｉ膜が形成される。その後ＳｉＨ４ガスとＢＣl３ガスは反応室から排出される。次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化とＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＢのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＢのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。
主制御装置１２０を制御して、図示しないウェーハ移載機により、多数のウェーハ２００をボート２１７に装填した後、ボート２１７を上昇させ、反応室２０１内に搬入する（搬入工程）。
搬入工程終了後、ヒータ２０７により反応室２０１内を第一の温度としての第一の成膜温度になるまで昇温させる（昇温工程）。例えば、５５０℃まで昇温させる。昇温工程終了後、ヒータ２０７により温度の微調整を行い、反応室２０１を第一の成膜温度に安定化させる（第一の温度安定化工程）。
反応室内の温度が安定したら、ガス供給管２３２から反応ガスを反応室２０１内に供給しつつ、ガス排気管２３１より排出する。ヒータ２０７によりインナーチューブ２０４内を第一の成膜温度に加熱し、ウェーハ２００表面に成膜する（第一の成膜工程）。
ここで、ガス供給管２３２ａからウェーハ２００に対してＧＡＳ１としてのシリコン原子を含むガス（例えば、ＳｉＨ４）を供給し、ガス供給管２３２ｂからＧＡＳ２としての不純物原子であるボロン原子を含むガス（例えば、ＢＣl３）を供給し、反応室２０１をＢドープＳｉ膜の成膜温度である例えば５５０℃に加熱維持すると、ウェーハ２００上に不純物原子であるボロン原子を含むシリコン膜を成膜される。
化学反応式を例示すれば、ＳｉＨ４＋ＢＣl３→ＢドープＳｉ膜 となる。
続いて、ガス供給管２３２ｄからＧＡＳ４としての不活性ガス（例えば、Ｎ２）を供給しつつ、ガス排気管２３１より排出することで、第一の成膜工程で使用された反応ガスを反応室２０１内から排出する（第一のガス置換工程）。
次に、ヒータ２０７により反応室２０１を成膜温度から降下させる（温度降下工程）。この時、第一の成膜工程で使用された反応ガスのうちに含まれるボロン原子の拡散が抑制される温度以下まで降下させる。例えば、４００℃まで降下させる。
尚、ガス置換工程と温度降下工程とは同時に行っても良い。同時に行うと、さらにスループットを向上させることができる。
また、第一のガス置換工程はあったほうが第一シリコン膜の膜厚や膜質を制御しやすい点で優れるが無くても良い。第一のガス置換工程を設けない場合、スループットを向上させることができる。
次にヒータ２０７により温度の微調整を行い、反応室２０１を第二の成膜温度に安定化させる（第二の温度安定化工程）。
続いてガス供給管２３２から反応ガスを反応室２０１内に供給しつつ、ガス排気管２３１より排出する。ヒータ２０７によりインナーチューブ２０４内を成膜温度に加熱し、ウェーハ２００表面に成膜する（第二の成膜工程）。
ここで、ガス供給管２３２ｃからウェーハ２００に対してＧＡＳ３としてのシリコン原子を含むガス（例えば、Ｓｉ２Ｈ６）を供給し、反応室２０１をノンドープＳｉ膜の成膜温度である例えば４００℃に加熱維持すると、ウェーハ２００上にノンドープのシリコン膜を成膜される。すなわち、不純物を含まないか、または第一シリコン膜よりも不純物濃度が低い第二シリコン膜が成膜される。
化学反応式を例示すれば、Ｓｉ２Ｈ６→ノンドープＳｉ膜 となる。
成膜完了後、ガス供給管２３２ｄからＧＡＳ４としての不活性ガスを供給し、アウターチューブ２０５、インナーチューブ２０４内を不活性ガスに置換して常圧に復帰させる。（第二のガス置換工程）
ボート２１７を下降させ、ボート２１７から成膜完了後のウェーハ２００を払い出す（搬出工程）。
このように基板に成膜することで、ノンドープＳｉ膜層における不純物プロファイルがブロード状になってしまうことを抑制することができる。すなわち、下地との界面付近でのＢの濃度が急激に減少することで、シャープな膜中不純物プロファイルを実現することができる。
また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
本実施の形態における好ましい条件範囲は、次の通りである。
ＧＡＳ１に使用するシリコン原子含有ガスとしては、例えばＳｉＨ４（モノシラン）等がある。
また、ＧＡＳ２に使用するボロン原子含有ガスとしては、例えばＢＣｌ３（三塩化ボロン）、Ｂ２Ｈ６（ジボラン）等がある。
また、ＧＡＳ３に使用するシリコン原子含有ガスとしては、例えばＳｉ２Ｈ６（ジシラン）等がある。
ボロン原子含有ガスとシリコン原子含有ガスを用いてＰ型半導体膜としてのＢドープＳｉ膜を成膜する場合の好ましい温度範囲は、成膜均一性の確保が±５％領域、不純物濃度の確保が（１Ｅ１８atoms/ccより大きくかつ１Ｅ２１atoms/cc以下）を求める成膜では、ＢドープＳｉ膜：４５０〜５５０℃（４５０℃以上５５０℃以下）とするのが有効である。
反応ガスとしてＳｉ２Ｈ６ガスを用いてＰドープＳｉ膜の上にｉ型半導体膜としてのノンドープＳｉ膜を成膜する場合の好ましい温度範囲は、成膜均一性確保が±５％領域、不純物濃度（１Ｅ１８atoms/cc以下）を求める成膜では、ノンドープＳｉ膜：３８０〜４５０℃（３８０℃以上４５０℃以下）とするのが有効である。
尚、好ましくは、ＢドープＳｉ膜時の成膜温度（第１の温度）とノンドープＳｉ膜時の成膜温度（第２の温度）とに５０℃以上の温度差を設けると、さらにノンドープＳｉ膜中への不純物の濃度分布（濃度プロファイル）がブロード状になることを抑制することが可能となる。
ボロン原子含有ガスとシリコン原子含有ガスを用いてＢドープＳｉ膜を成膜する場合の好ましい圧力範囲は、０．１〜１０Ｔｏｒｒ（１３．３〜１３３０Ｐａ（１３．３Ｐａ以上１３３０Ｐａ以下））とするのが有効である。
反応ガスとしてＳｉ２Ｈ６ガスを用いてＰドープＳｉ膜の上にノンドープＳｉ膜を成膜する場合の好ましい圧力範囲は、０．１〜１０Ｔｏｒｒ（１３．３〜１３３０Ｐａ（１３．３Ｐａ以上１３３０Ｐａ以下））とするのが有効である。
なお、膜中のＢ濃度の制御は、主制御装置１２０でＭＦＣ２４１、及び圧力調整器２４２を制御することによって、ガス流量及び圧力を調整することにより行う。
（比較例）
なお、上述のように基板に成膜することで、シャープな膜形成を実現できるが、図１３に示す別の成膜シーケンスにて実現できない理由は次の通りである。
ウェーハは反応室内でＢドープＳｉ膜の成膜温度である例えば５５０℃に加熱維持され、ＳｉＨ４ガスとＢＣｌ３ガスの供給によりウェーハ表面にＢドープＳｉ膜が成膜される。その後ＳｉＨ４ガスとＢＣｌ３ガスは反応室から排出される。次にＳｉＨ４ガスのみが反応室内に供給され、ウェーハ上にノンドープＳｉ膜が成膜される。
これらのＢドープＳｉ膜上にノンドープＳｉ膜を積層で連続成膜する場合、例えば５５０℃でＢドープＳｉ膜を成膜後、同一反応室内で連続的に５５０℃に加熱維持してノンドープＳｉ膜の成膜を行った場合、反応室内壁面には多量のＢを含んだＢドープＳｉ膜が形成されており、ＢＣｌ３ガスの供給を止め排出した後でも、壁面からＢが外方拡散することで反応室内には常にＢが存在することになる。そのため、次のステップでＳｉＨ４ガスのみを流してノンドープＳｉ膜を形成する際にも、この外方拡散したＢが膜中に取り込まれることにより、濃度は低いもののＢドープＳｉ膜として成長する。
このような反応の結果、ウェーハ上にＢドープＳｉ膜とノンドープＳｉ膜との積層膜中のＢドープ量のプロファイルは、ノンドープＳｉ膜層においても下地であるＢドープＳｉ膜との界面付近でＢの濃度がすぐには下がらず、徐々に減少するというブロード状のプロファイルになってしまうと考えられる。
（効果）
以上、詳述した実施の形態によれば、第１の実施の形態に記載の効果に加えて、次のような一つ又はそれ以上の効果を有する。
（１）シリコン含有ガスと不純物としてＢ原子含有ガスとを用いて、ＢドープＳｉ膜の成膜を終了させた後、次に反応室温度を４５０℃以下まで下げることで、反応室内壁面から外方拡散してくるＢの量を無視できる量まで減少させ、更にＳｉＨ４ガスより熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６ガスを反応室に供給することで、Ｂを取り込みにくい状態でウェーハ上にノンドープＳｉ膜を成膜することができる。特に反応室温度を４００℃以下まで下げることで、さらに反応室内壁面から外方拡散してくる
Ｂの量を無視できる量まで減少させることができる。
（２）ノンドープＳｉ膜をウェーハに成膜する際に、このノンドープＳｉ膜が反応室内壁面にも成膜することによって、その下に成膜されたＢドープＳｉ膜を前記ノンドープＳｉ膜が被覆し、その後のさらなる成膜工程での反応室内壁面のＢドープＳｉ膜からのＢの外方拡散を抑制することができる。
（第３の実施の形態）
本実施の形態では、図８に示すようにＧＡＳ１〜４に加え、ＧＡＳ５としてボロン原子を含むガスを用いている。すなわち、本実施の形態では、ＧＡＳ５として、ボロン原子を含むガス、例えばＢＣｌ３（三塩化ボロン）としている。ＧＡＳ５供給用としてガス供給管２３２ｅ、ＭＦＣ２４１ｅが設けられている。その他の構成は、第１の実施の形態にかかる処理炉と同様である。
本実施の形態が適用される下層をＮ型半導体膜としてのＰドープＳｉ膜とし、その上にｉ型半導体膜としてのノンドープＳｉ膜、さらにその上にＰ型半導体膜としてのＢドープＳｉ膜を積層した積層膜の構造図を図３（ｃ）に示し、成膜シーケンスを図６に示す。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である６００℃に加熱され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が形成される。その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出される。次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化とＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。その後Ｓｉ２Ｈ６ガスは反応室から排出される。次に反応室温度が５５０℃まで上げられ、ＳｉＨ４ガスとＢＣｌ３ガスが反応室へ供給されることにより、少なくともノンドープＳｉ膜上にＢドープＳｉ膜が成膜される。これにより、ノンドープＳｉ膜へのＰのオートドープが抑制され、かつＢドープＳｉ膜へのＰのオートドープが抑制されることで、シャープな膜中不純物プロファイルの実現が可能となり、さらに膜質均一性が向上する。
本実施の形態では、第１の実施の形態で説明した成膜シーケンスと、第二の成膜工程以降のシーケンスが異なるため、以下に第二の成膜工程以降を説明する。
第二の成膜工程後、引き続いて、ガス供給管２３２から不活性ガス（例えば、Ｎ２）を供給しつつ、ガス排気管２３１より排出することで、第二の成膜工程で使用された反応ガスを反応室２０１内から排出する（第二のガス置換工程）。
その後、ヒータ２０７により反応室２０１を第三の成膜温度になるまで昇温させる（昇温工程）。例えば、５５０℃まで昇温させる。昇温工程終了後、ヒータ２０７により温度の微調整を行い、反応室２０１を第三の成膜温度に安定化させる（第三の温度安定工程）。
尚、ガス置換工程と温度昇温工程とは同時に行っても良い。同時に行うと、さらにスループットを向上させることができる。
また、第二のガス置換工程はあったほうが第二シリコン膜の膜厚や膜質を制御しやすい点で優れるが、無くても良い。第二のガス置換工程を設けない場合、スループットを向上させることができる。
反応室内の温度が安定したら、ガス供給管２３２から反応ガスを反応室２０１内に供給しつつ、ガス排気管２３１より排出する。ヒータ２０７によりインナーチューブ２０４内を第三の成膜温度に加熱し、ウェーハ２００表面に成膜する（第三の成膜工程）。
ここで、ガス供給管２３２ａからウェーハ２００に対してＧＡＳ１としてのシリコン原子を含むガス（例えば、ＳｉＨ４）を供給し、ガス供給管２３２ｅからＧＡＳ５としての不純物原子であるボロン原子を含むガス（例えば、ＢＣl３）を供給し、反応室２０１をＢドープＳｉ膜の成膜温度である例えば５５０℃に加熱維持すると、ウェーハ２００上にボロン原子を含むシリコン膜を成膜される。
化学反応式を例示すれば、ＳｉＨ４＋ＢＣl３→ＢドープＳｉ膜 となる。
成膜完了後、ガス供給管２３２ｄからＧＡＳ４としての不活性ガスを供給し、アウターチューブ２０５、インナーチューブ２０４内を不活性ガスに置換して常圧に復帰させる。（第三のガス置換工程）
ボート２１７を下降させ、ボート２１７から成膜完了後のウェーハ２００を払い出す（搬出工程）。
このように基板に成膜することで、ノンドープＳｉ膜層におけるＰドープＳｉ膜との界面付近でのＰの濃度を急激に減少させ、不純物プロファイルがブロード状になってしまうことを抑制することができ、シャープな膜中不純物プロファイルを実現することができる。
また、同時に、このノンドープＳｉ膜が反応室内壁面にも成膜することによって、その下に成膜されたＰドープＳｉ膜を被覆することができる。これにより、その後、連続して同一反応室でウェーハ上のノンドープＳｉ膜上にＢドープＳｉ膜を成膜する際に、反応室内壁面のＰドープＳｉ膜からのＰの外方拡散によりＢドープＳｉ膜にＰが混入若しくは拡散してしまうことを抑制することができる。因みに、連続して同一反応室内でウェーハ上のノンドープＳｉ膜上にＢドープＳｉ膜を成膜する際の温度は、ノンドープＳｉ膜を成膜する際の温度より高いが、反応室内壁面に成膜されたＰドープＳｉ膜からのＰのノンドープＳｉ膜への拡散速度は十分低いため、ノンドープＳｉ膜の表面からのＰの析出を抑制することができ、Ｐの外方拡散を抑制することができる。
別の表現を用いて説明すると、本実施の形態ではＰドープＳｉ膜の形成である第一ステップが終了した後、ＳｉＨ４ガスとＰＨ３ガスを反応室外へ排出し、次に反応室温度を４５０℃以下まで下げる事で、反応室内壁面から外方拡散してくるＰの量を無視できる量まで減少させ、更にＳｉＨ４ガスより熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６ガスを供給することで、Ｐを取り込みにくい状態でのウェーハ上にノンドープＳｉ膜の形成が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。
また、ウェーハ上にＰドープＳｉ膜を成膜した際には、反応室内壁面にもＰドープＳｉ膜が成膜されるが、その後、連続して同一反応室内でウェーハ上のＰドープＳｉ膜の上にノンドープＳｉ膜をウェーハに成膜する際には、反応室内壁面上のＰドープＳｉ膜にもノンドープＳｉ膜が成膜されることによって、ＰドープＳｉ膜を前記ノンドープＳｉ膜が被覆することになる。これにより、その後、連続して同一反応室内でウェーハ上のノンドープＳｉ膜上にＢドープＳｉ膜を成膜する際に、反応室内壁面のＰドープＳｉ膜からのＰの外
方拡散によりＢドープＳｉ膜にＰが混入若しくは拡散してしまうことを抑制することができる。
また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
尚、本実施の形態における好ましい条件範囲は、第１の実施の形態に加え、次の通りである。
ＧＡＳ５に使用するボロン原子含有ガスとしては、例えばＢＣｌ３（三塩化ボロン）、Ｂ２Ｈ６（ジボラン）等がある。
ｉ型半導体膜としてのノンドープＳｉ膜上にボロン原子含有ガスとシリコン原子含有ガスを用いてＰ型半導体膜としてのＢドープＳｉ膜を成膜する場合の好ましい温度範囲は、成膜均一性の確保が±５％領域、不純物濃度の確保が（１Ｅ１８atoms/ccより大きくかつ１Ｅ２１atoms/cc以下）を求める成膜では、ＢドープＳｉ膜：４５０〜５５０℃（４５０℃以上５５０℃以下）とするのが有効である。
ノンドープＳｉ膜上にボロン含有ガスとシリコン含有ガスを用いてＢドープＳｉ膜を成膜する場合の好ましい圧力範囲は、０．１〜１０Ｔｏｒｒ（１３．３〜１３３０Ｐａ（１３．３Ｐａ以上１３３０Ｐａ以下））とするのが有効である。
なお、膜中のＢ濃度の制御は、主制御装置１２０でＭＦＣ２４１、及び圧力調整器２４２を制御することによって、ガス流量及び圧力を調整することにより行う。
（比較例）
なお、上述のように基板に成膜することで、シャープな膜形成を実現できるが、図１４に示す別の成膜シーケンスにて実現できない理由は次の通りである。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である例えば６００℃に加熱維持され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が成膜される。
その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出される。次にＳｉＨ４ガスのみが反応室内に供給され、ウェーハ上にノンドープＳｉ膜が成膜される。
これらのＰドープＳｉ膜上にノンドープＳｉ膜を積層で連続成膜する場合、例えば６００℃でＰドープＳｉ膜を成膜後、同一反応室内で連続的に６００℃に加熱維持してノンドープＳｉ膜の成膜を行った場合、反応室内壁面には多量のＰを含んだＰドープＳｉ膜が形成されており、ＰＨ３ガスの供給を止め排出した後でも、壁面からＰが外方拡散することで反応室内には常にＰが存在することになる。すなわち、次のステップでＳｉＨ４ガスのみを流してノンドープＳｉ膜を形成する際にも、この外方拡散したＰが膜中に取り込まれることにより、濃度は低いもののＰドープＳｉ膜として成長する。
このような反応の結果、ウェーハ上にＰドープＳｉ膜とノンドープＳｉ膜との積層膜中のＰドープ量のプロファイルは、ノンドープＳｉ膜層においても下地であるＰドープＳｉ膜との界面付近でＰの濃度がすぐには下がらず、徐々に減少するというブロード状のプロファイルになってしまうと考えられる。
図１６は、図１４及び図１５に示す比較シーケンスを用いた場合のその成膜評価を示すグラフであり、ＰドープＳｉ膜とノンドープＳｉ膜、ＢドープＳｉ膜との積層膜中の不純物のプロファイルおよびＢドープＳｉ膜とノンドープＳｉ膜、ＰドープＳｉ膜との積層膜中の不純物のプロファイルを示すグラフである。横軸を膜に対する深さ（厚み方向）とし、右にいくに従ってウェーハに近づく方向となる。単位はｎｍである。また、縦軸を膜中のＰもしくはＢの濃度としている。上にいくに従って濃度が高くなる。単位はＡｔｏｍｓ/ｃｃである。
図１６に示す通り、図１４の比較シーケンスを用いた場合、下層のＰドープＳｉ膜のみならず、その上層のノンドープＳｉ膜にもＰが拡散し、ノンドープＳｉ膜の不純物の濃度分布（濃度プロファイル）が下地となるＰドープＳｉ膜との界面付近、例えば、１２５ｎｍ近辺ではＰの濃度がすぐには下がらず、徐々に減少し、例えば、１２０ｎｍ近辺で下がり始め、例えば、１００ｎｍ近辺でようやく１Ｅ１８atoms/cc未満となっている。すなわち、ノンドープＳｉ膜のＰの濃度分布がブロード状になってしまっている。
（効果）
以上、詳述した実施の形態によれば、第１及び第２の実施の形態に記載の効果に加え、次のような一つ又はそれ以上の効果を有する。
（１）少なくともウェーハ上へ不純物原子を含むシリコン膜を成膜する際には、不純物原子を含むシリコン膜が反応室内壁面にも成膜されるが、その後に同一反応室内で連続してウェーハ上の少なくとも不純物原子を含むシリコン膜にノンドープシリコン膜を成膜する際にも、ノンドープシリコン膜が反応室内壁面上の不純物原子を含むシリコン膜上にも成膜される。これにより、反応室内壁面上でノンドープシリコン膜が不純物原子を被覆することとなり、その後連続して同一反応室内でウェーハ上のノンドープＳｉ膜上に成膜する際に、反応室内壁面からの不純物の外方拡散により、ＢドープＳｉ膜にＰが混入・拡散してしまうことを抑制することができる。
（２）不純物ドープＳｉ膜とノンドープ膜と不純物ドープＳｉ膜とを非連続的で成膜すると効率が悪くスループットが悪化してしまう。また、不純物ドープＳｉ膜及びノンドープＳｉ膜を成膜後に空気等の酸素含有雰囲気中に晒すこと、例えば、別々の基板処理装置にて成膜すると、不純物ドープＳｉ膜とノンドープＳｉ膜との間の界面に自然酸化膜を挟んだ構造となってしまう。このような自然酸化膜が存在すると、本積層構造をコンデンサー等の半導体素子として使用する場合に、拡散電流・ドリフト電流の発生など電機特性のばらつきが発生してしまうというデメリットがある。しかし、不純物ドープＳｉ膜およびノンドープＳｉ膜を成膜した後、同一反応室内で連続して少なくとも前記不純物ドープＳｉ膜上に、不純物原子を含まないか、または前記不純物ドープＳｉ膜よりも不純物濃度が低いＳｉ膜を成膜することができ、かつ不純物原子を含まないか、または前記不純物ドープＳｉ膜よりも不純物濃度が低いＳｉ膜上に不純物ドープＳｉ膜を成膜することができるため、高い生産性を維持しつつ、高清浄な積層構造内の界面を得ることができる。
（３）ＰドープＳｉ膜とノンドープＳｉ膜との積層膜の間の界面において、ブロード状のプロファイルとなっていたＰ濃度を、シャープなプロファイルにすることが可能となる。
このプロファイルの形成により、ＰドープＳｉ膜、ノンドープＳｉ膜、ＢドープＳｉ膜構造を製作した時の整流特性を制御できる。
（４）シャープな不純物プロファイルを形成することでＰドープＳｉ膜、ノンドープＳｉ膜、ＢドープＳｉ膜構造を製作した時における、空乏層の発生や拡散電流・ドリフト電流の発生を防ぐことが出来る。
（５）シャープな不純物プロファイルを形成することでＰドープＳｉ膜、ノンドープＳｉ膜、ＢドープＳｉ膜構造を製作した時における、順方向バイアスの降下度合いや逆方向バイアスの降伏電圧を制御することが出来る。
（第４の実施の形態）
本実施の形態では、図８に示すようにＧＡＳ１〜４に加え、ＧＡＳ５としてリン原子を含むガスを用いている。すなわち、本実施の形態では、ＧＡＳ５として、リン原子を含むガス、例えばＰＨ３（ホスフィン）としている。ＧＡＳ５供給用としてガス供給管２３２ｅ、ＭＦＣ２４１ｅが設けられている。その他の構成は、第２の実施の形態にかかる処理炉と同様である。
本実施の形態が適用される下層をＰ型半導体膜としてのＢドープＳｉ膜とし、その上にｉ型半導体膜としてのノンドープＳｉ膜、さらにその上にＮ型半導体膜としてのＰドープＳｉ膜積層膜構造図を図３（ｄ）に示し、成膜シーケンス図を図７に示す。
ウェーハは反応室内でＢドープＳｉ膜の成膜温度である５５０℃に加熱され、ＳｉＨ４ガスとＢＣｌ３ガスの供給によりウェーハ表面にＢドープＳｉ膜が形成される。その後ＳｉＨ４ガスとＢＣｌ３ガスは反応室から排出される。次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化とＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＢのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＢのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。その後Ｓｉ２Ｈ６ガスは反応室から排出される。次に反応室温度が６００℃まで上げられ、ＳｉＨ４ガスとＰＨ３ガスが反応室内へ供給されることにより、少なくともノンドープＳｉ膜上にＰドープＳｉ膜が成膜される。これにより、ノンドープＳｉ膜へのＰのオートドープが抑制され、かつＰドープＳｉ膜へのＢのオートドープが抑制されることで、シャープな膜中不純物プロファイルの実現が可能となり、さらに膜質均一性が向上する。
本実施の形態では、第２の実施の形態で説明した成膜シーケンスと、第二の成膜工程以降のシーケンスが異なるため、以下に第二の成膜工程以降を説明する。
第二の成膜工程後、引き続いて、ガス供給管２３２から不活性ガス（例えば、Ｎ２）を供給しつつ、ガス排気管２３１より排出することで、第二の成膜工程で使用された反応ガスを反応室２０１内から排出する（第二のガス置換工程）。
その後、ヒータ２０７により反応室２０１を第三の成膜温度になるまで昇温させる（昇温工程）。例えば、６００℃まで昇温させる。昇温工程終了後、ヒータ２０７により温度の微調整を行い、反応室２０１を第三の成膜温度に安定化させる（第三の温度安定化工程）。
尚、ガス置換工程と温度昇温工程とは同時に行っても良い。同時に行うと、さらにスループットを向上させることができる。
また、第二のガス置換工程はあったほうが第二シリコン膜の膜厚や膜質を制御しやすい点で優れるが、無くても良い。第二のガス置換工程を設けない場合、スループットを向上させることができる。
温度が安定したら、ガス供給管２３２から反応ガスを反応室２０１内に供給しつつ、ガス排気管２３１より排出する。ヒータ２０７によりインナーチューブ２０４内を第三の成膜温度に加熱し、ウェーハ２００表面に成膜する（第三の成膜工程）。
ここで、ガス供給管２３２ａからウェーハ２００に対してＧＡＳ１としてのシリコン原子を含むガス（例えば、ＳｉＨ４）を供給し、ガス供給管２３２ｅからＧＡＳ５としての不純物原子であるリン原子を含むガス（例えば、ＰＨ３）を供給し、反応室２０１をＰドープＳｉ膜の成膜温度である例えば６００℃に加熱維持すると、ウェーハ２００上にリン原子を含むシリコン膜を成膜される。
化学反応式を例示すれば、ＳｉＨ４＋ＰＨ３→リンドープＳｉ膜 となる。
成膜完了後、ガス供給管２３２から不活性ガスを供給し、アウターチューブ２０５、インナーチューブ２０４内を不活性ガスに置換して常圧に復帰させる。（第三のガス置換工程）
ボート２１７を下降させ、ボート２１７から成膜完了後のウェーハ２００を払い出す（搬出工程）。
このように基板に成膜することで、ノンドープＳｉ膜層におけるＢドープＳｉ膜との界面付近でのＢの濃度を急激に減少させることで、不純物プロファイルがブロード状になってしまうことを抑制することができ、シャープな膜中不純物プロファイルを実現することができる。また、ＰドープＳｉ膜へのＰの混入・拡散を抑制することができる。
また、同時に、このノンドープＳｉ膜が反応室内壁面にも成膜することによって、その下に成膜されたＢドープＳｉ膜を被覆することができる。これにより、その後、連続して同一反応室でウェーハ上のノンドープＳｉ膜上にＰドープＳｉ膜を成膜する際に、反応室内壁面のＢドープＳｉ膜からのＢの外方拡散によりＰドープＳｉ膜にＢが混入若しくは拡散してしまうことを抑制することができる。因みに、連続して同一反応室内でウェーハ上のノンドープＳｉ膜上にＰドープＳｉ膜を成膜する際の温度は、ノンドープＳｉ膜を成膜する際の温度と同じであるが、反応室内壁面に成膜されたＢドープＳｉ膜からのＢのノンドープＳｉ膜への拡散速度は十分低いため、ノンドープＳｉ膜の表面からのＢの析出を抑制することができ、Ｂの外方拡散を抑制することができる。
別の表現を用いて説明すると、本実施の形態ではＢドープＳｉ膜の形成である第一ステップが終了した後、ＳｉＨ４ガスとＢＣｌ３ガスを反応室外へ排出し、次に反応室温度を４５０℃以下まで下げる事で、反応室内壁面から外方拡散してくるＢの量を無視できる量まで減少させ、更にＳｉＨ４ガスより熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６ガスを供給することで、Ｂを取り込みにくい状態でのウェーハ上にノンドープＳｉ膜の形成が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＢのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。
また、ウェーハ上にＢドープＳｉ膜を成膜した際には、反応室内壁面にもＢドープＳｉ膜が成膜されるが、その後、連続して同一反応室内でウェーハ上のＢドープＳｉ膜の上にノンドープＳｉ膜をウェーハに成膜する際には、反応室内壁面上のＢドープＳｉ膜にもノンドープＳｉ膜が成膜されることによって、ＢドープＳｉ膜を前記ノンドープＳｉ膜が被覆することになる。これにより、その後、連続して同一反応室内でウェーハ上のノンドープＳｉ膜上にＰドープＳｉ膜を成膜する際に、反応室内壁面のＢドープＳｉ膜からのＢの外方拡散によりＰドープＳｉ膜にＢが混入若しくは拡散してしまうことを抑制することができる。
また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
尚、本実施の形態における好ましい条件範囲は、第２の実施の形態に加え、次の通りである。
ＧＡＳ５に使用するリン原子含有ガスとしては、例えばＰＨ３（ホスフィン）等がある。
ｉ型半導体膜としてのノンドープＳｉ膜上にリン原子含有ガスとシリコン原子含有ガスを用いてＮ型半導体膜としてのＰドープＳｉ膜を成膜する場合の好ましい温度範囲は、成膜均一性の確保が±５％領域、不純物濃度の確保が（１Ｅ１８atoms/ccより大きくかつ１Ｅ２１atoms/cc以下）を求める成膜では、
ＰドープＳｉ膜：５３０〜６００℃（５３０℃以上６００℃以下）とするのが有効である。
ノンドープＳｉ膜上にリン含有ガスとシリコン含有ガスを用いてＰドープＳｉ膜を成膜する場合の好ましい圧力範囲は、０．１〜１０Ｔｏｒｒ（１３．３〜１３３０Ｐａ（１３．３Ｐａ以上１３３０Ｐａ以下））とするのが有効である。
なお、膜中のＰ濃度の制御は、主制御装置１２０でＭＦＣ２４１、及び圧力調整器２４２を制御することによって、ガス流量及び圧力を調整することにより行う。
（比較例）
なお、上述のように基板に成膜することで、シャープな膜形成を実現できるが、図１５に示す別の成膜シーケンスにて実現できない理由は次の通りである。
ウェーハは反応室内でＢドープＳｉ膜の成膜温度である例えば５５０℃に加熱維持され、ＳｉＨ４ガスとＢＣｌ３ガスの供給によりウェーハ表面にＢドープＳｉ膜が成膜される。
その後ＳｉＨ４ガスとＢＣｌ３ガスは反応室から排出される。次にＳｉＨ４ガスのみが反応室内に供給され、ウェーハ上にノンドープＳｉ膜が成膜される。
これらのＰドープＳｉ膜上にノンドープＳｉ膜を積層で連続成膜する場合、例えば５５０℃でＰドープＳｉ膜を成膜後、同一反応室内で連続的に６００℃に昇温後、加熱維持してノンドープＳｉ膜の成膜を行った場合、反応室内壁面には多量のＢを含んだＢドープＳｉ膜が形成されており、ＢＣｌ３ガスの供給を止め排出した後でも、壁面からＢが外方拡散することで反応室内には常にＢが存在することになる。すなわち、次のステップでＳｉＨ４ガスのみを流してノンドープＳｉ膜を形成する際にも、この外方拡散したＢが膜中に取り込まれることにより、濃度は低いもののＢドープＳｉ膜として成長する。
このような反応の結果、ウェーハ上にＢドープＳｉ膜とノンドープＳｉ膜との積層膜中のＢドープ量のプロファイルは、ノンドープＳｉ膜層においても下地であるＢドープＳｉ膜との界面付近でＢの濃度がすぐには下がらず、徐々に減少するというブロード状のプロファイルになってしまうと考えられる。
図１６は、図１４及び図１５に示す比較シーケンスを用いた場合のその成膜評価を示すグラフであり、ＰドープＳｉ膜とノンドープＳｉ膜、ＢドープＳｉ膜との積層膜中の不純物のプロファイルおよびＢドープＳｉ膜とノンドープＳｉ膜、ＰドープＳｉ膜との積層膜中の不純物のプロファイルを示すグラフである。横軸を膜に対する深さ（厚み方向）とし、右にいくに従ってウェーハに近づく方向となる。単位はｎｍである。また、縦軸を膜中のＰもしくはＢの濃度としている。上にいくに従って濃度が高くなる。単位はＡｔｏｍｓ/ｃｃである。
図１６に示す通り、図１５の比較シーケンスを用いた場合、下層のＢドープＳｉ膜のみならず、上層のノンドープＳｉ膜にもＢが拡散し、ノンドープＳｉ膜の不純物の濃度分布（濃度プロファイル）が下地となるＢドープＳｉ膜との界面付近である、例えば、１２５ｎｍ近辺ではＢの濃度がすぐには下がらず、徐々に減少し、例えば、１１０ｎｍ近辺でようやく下がり始め、例えば、８０ｎｍ近辺で１Ｅ１８atoms/cc未満となっている。すなわちノンドープＳｉ膜中のＢの濃度分布がブロード状になってしまっている。
（効果）
以上、詳述した実施の形態によれば、第１〜第３の実施の形態の効果に加え、次のような一つ又はそれ以上の効果を有する。
（１）少なくともウェーハ上にＢドープＳｉ膜を成膜した際には、反応室内壁面にもＢドープＳｉ膜が成膜されるが、その後、同一反応室内で連続してウェーハ上のＢドープＳｉ膜の上にノンドープＳｉ膜を成膜する際に、ノンドープＳｉ膜が反応室内壁面上のＢドープＳｉ膜上にも成膜される。これにより、反応室内壁面上でノンドープＳｉ膜が不純物原子を被覆することとなり、その後連続して同一反応室内でウェーハ上のノンドープＳｉ膜上にＰドープＳｉ膜を成膜する際に、反応室内壁面からのＰの外方拡散によりＰドープＳ
ｉ膜にＢが混入・拡散してしまうことを抑制することができる。
（２）ＢドープＳｉ膜とノンドープＳｉ膜との積層膜の間の界面において、ブロード状のプロファイルとなっていたＢ濃度を、シャープなプロファイルにすることが可能となる。このプロファイルの形成により、ＢドープＳｉ膜、ノンドープＳｉ膜、ＰドープＳｉ膜構造を製作した時の整流特性を制御できる。
（３）シャープな不純物プロファイルを形成することでＢドープＳｉ膜、ノンドープＳｉ膜、ＰドープＳｉ膜構造を製作した時における、空乏層の発生や拡散電流・ドリフト電流の発生を防ぐことが出来る。
（４）シャープな不純物プロファイルを形成することでＢドープＳｉ膜、ノンドープＳｉ膜、ＰドープＳｉ膜構造を製作した時における、順方向バイアスの降下度合いや逆方向バイアスの降伏電圧を制御することが出来る。
（第５の実施形態）
本実施の形態では、ＧＡＳ３を用いない。ゆえに、ガス供給管２３２ｃ、ＭＦＣ２４１ｃは設けなくても良い。その他の構成は、第１の実施の形態にかかる処理炉と同様である。
本実施の形態のＮ型半導体膜としてのＰドープＳｉ膜とｉ型半導体膜としてのノンドープＳｉ膜との積層膜を成膜する際の成膜シーケンス図を図９に示す。第１の実施の形態にかかるシーケンスと異なる点は、ノンドープＳｉ膜を成膜する際の成膜温度と供給するガス種のみである。その他は第１の実施の形態にかかるシーケンスと同様である。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である６００℃に加熱され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が形成される。その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出される。次に反応室温度が５００℃まで下げられ、ＳｉＨ４が反応室内に供給される。この低温化により、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。尚、この場合、Ｐのオートドープ抑制という効果を奏するものの、ノンドープＳｉ膜を成膜する際の成膜温度が５００℃程度と高いため、初期のＰのドープ量を抑制しにくく、かつ、ＰドープＳｉ膜中のＰの表面からの析出される量が増える可能性があり、第１の実施の形態よりは、Ｐのオートドープ量が若干増える可能性がある。そのため、好ましくは、温度以外のプロセス条件を制限すると良い。例えば、ＰドープＳｉ膜を成膜する際の圧力よりもノンドープＳｉ膜を成膜する際の圧力を低圧にすると良い。また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
（効果）
以上、詳述した実施の形態によれば、第１の実施の形態に記載の効果に加え、次のような一つ又はそれ以上の効果を有する。
（１）シリコン原子含有ガスと不純物としてリン原子含有ガスとを用いて、ＰドープＳｉ膜の成膜を終了させた後、次に反応室温度を５０℃以上下げることで、反応室内壁面から外方拡散してくるＰの量を減少させることができ、Ｐを取り込みにくい状態でウェーハ上にノンドープＳｉ膜を成膜することができる。
（２）ノンドープＳｉ膜をウェーハに成膜する際に、このノンドープＳｉ膜が反応室内壁面にも成膜することによって、その下に成膜されたＰドープＳｉ膜を前記ノンドープＳｉ膜が被覆し、その後のさらなる成膜工程での反応室内壁面のＰドープＳｉ膜からのＰの外方拡散を抑制することができる。
（３）ＰドープＳｉ膜とノンドープＳｉ膜いずれにも、Ｓｉ原子含有ガスとして、ＳｉＨ４を用いるため、別のＳｉ原子含有ガスを用いる設ける必要が無く、この別のＳｉ原子含有ガスを用いるためのガス供給管やＭＦＣ等を設ける必要がない。
（第６の実施形態）
本実施の形態では、ＧＡＳ５を用いない。ゆえに、ガス供給管２３２ｅ、ＭＦＣ２４１ｅは設けなくても良い。その他の構成は、第３の実施の形態にかかる処理炉と同様である。
本実施の形態のＮ型半導体膜としてのＰドープＳｉ膜とｉ型半導体膜としてのノンドープＳｉ膜とＮ型半導体膜としてのＰドープＳｉ膜の積層膜を成膜する際の成膜シーケンス図を図１０に示す。第３の実施の形態にかかるシーケンスと主に異なる点は、第三の成膜工程において、ノンドープＳｉ膜上に成膜されるＢドープＳｉ膜をＰドープＳｉ膜としている点である。その他は第３の実施の形態にかかるシーケンスとほぼ同様である。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である６００℃に加熱され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が成膜される。その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出される。次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化とＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。その後Ｓｉ２Ｈ６ガスは反応室から排出される。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。
次に反応室温度が６００℃まで上げられ、ＳｉＨ４ガスとＰＨ３ガスが反応室内へ供給されることにより、少なくともノンドープＳｉ膜上にＰドープＳｉ膜が成膜される。
その後、反応室温度が４００℃以下まで下げられ、ウェーハは反応室外へ搬出される。
本実施の形態にかかる発明により、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
（第７の実施形態）
本実施の形態では、ＧＡＳ５を用いない。ゆえに、ガス供給管２３２ｅ、ＭＦＣ２４１ｅは設けなくても良い。その他の構成は、第４の実施の形態にかかる処理炉と同様である。
本実施の形態のＮ型半導体膜としてのＰドープＳｉ膜とｉ型半導体膜としてのノンドープＳｉ膜とＮ型半導体膜としてのＰドープＳｉ膜の積層膜を成膜する際の成膜シーケンス図を図１１に示す。第４の実施の形態にかかるシーケンスと異なる点は、第三の成膜工程において、ノンドープＳｉ膜上に成膜されるＰドープＳｉ膜がＢドープＳｉ膜としている点である。その他は第４の実施の形態にかかるシーケンスと同様である。
ウェーハは反応室内でＢドープＳｉ膜の成膜温度である５５０℃に加熱され、ＳｉＨ４ガスとＢＣｌ３ガスの供給によりウェーハ表面にＢドープＳｉ膜が成膜される。その後ＳｉＨ４ガスとＢＣｌ３ガスは反応室から排出される。次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化とＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。
その後Ｓｉ２Ｈ６ガスは反応室から排出される。次に反応室温度が５５０℃まで上げられ、ＳｉＨ４ガスとＢＣｌ３ガスが反応室内へ供給されることにより、少なくともノンドープＳｉ膜上にＢドープＳｉ膜が成膜される。その後、反応室温度が４００℃以下まで下げられ、ウェーハは反応室外へ搬出される。
本実施の形態にかかる発明により、ノンドープＳｉ膜へのＢのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
（第８の実施形態）
本実施の形態は、第３の実施の形態にかかる処理炉と同様である。
本実施の形態のＮ型半導体膜としてのＰドープＳｉ膜とｉ型半導体膜としてのノンドープＳｉ膜とＰ型半導体膜としてのＢドープＳｉ膜の積層膜を成膜する際の成膜シーケンス図を図１２に示す。第３の実施の形態にかかるシーケンスと異なる点は、ＰドープＳｉ膜を成膜した後、ＰドープＳｉ膜を成膜する際の温度よりも高い温度に一時的に昇温させる処理を行い、その後にノンドープＳｉ膜を成膜する温度まで下げてノンドープＳｉ膜を成膜する点である。その他は第３の実施の形態にかかるシーケンスとほぼ同様である。
ウェーハは反応室内でＰドープＳｉ膜の成膜温度である６００℃に加熱され、ＳｉＨ４ガスとＰＨ３ガスの供給によりウェーハ表面にＰドープＳｉ膜が成膜される。その後ＳｉＨ４ガスとＰＨ３ガスは反応室から排出されるとともに、次に反応室温度がＰドープＳｉ膜の成膜温度より高い温度に昇温される。好ましくは７００℃〜８５０℃に一時的に昇温される。この一時的な昇温により、反応室内壁面に残留した一定量のＰを排出することができるとともに、ウェーハ上のＰドープＳｉ膜中のＰの濃度分布をさらに均一化することができる。昇温状態が所定の時間維持されたら、次に反応室温度が４５０℃以下まで下げられ、Ｓｉ２Ｈ６ガスが反応室内に供給される。この低温化とＳｉＨ４より熱分解温度が低く、反応性が高い（自己分解しやすい）Ｓｉ２Ｈ６を用いることで、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。尚、このとき、さらに好ましくは、４００℃以下まで低温化すると良い。これにより、さらにノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。その後Ｓｉ２Ｈ６ガスは反応室から排出される。次に反応室温度が５５０℃まで上げられ、ＳｉＨ４ガスとＰＨ３ガスが反応室内へ供給されることにより、少なくともノンドープＳｉ膜上にＰドープＳｉ膜が成膜される。その後、反応室温度が４００℃以下まで下げられ、ウェーハは反応室外へ搬出される。
本実施の形態にかかる発明により、ノンドープＳｉ膜へのＰのオートドープが抑制され、シャープな膜中不純物プロファイルの実現が可能となる。また、このようにノンプラズマ処理にて基板に成膜することで、プラズマ処理をするための高価なプラズマ生成器が不要となる。
（その他の実施の形態）
以上、本発明の種々の形態を説明した。しかしながら、本発明は、上述したような実施の形態に限定されるものではない。
例えば、第１の実施形態のＧＡＳ１はＳｉＨ４ガスに代えて、Ｓｉ２Ｈ２Ｃｌ２（ジクロロシラン）ガスを用いても良い。この場合、ＰドープＳｉ膜の成膜温度を７００℃以上にする必要がある。
また、第１〜第８の実施の形態で第１層目のＰドープＳｉ膜やＢドープＳｉ膜はウェーハ上に成膜するように説明したが、基板上であれば別の膜上に成膜しても良く、既にウェーハ上に多層膜が形成されている状態の基板上に成膜する場合であっても良い。
また、他の本発明の好ましい態様を付記すると下記の通りである。
第１の態様は、反応室に基板を搬入する工程と、反応室に反応ガスを供給して基板を処理する工程と、反応室より処理後の基板を搬出する工程と、を有し、前記基板を処理する工程では、基板を第一の温度にして、基板上に不純物原子を含む第一シリコン膜を成膜する第一の成膜工程と、前記基板を前記第一の温度より低い第二の温度にして、少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜する工程と、を有する半導体装置の製造方法である。
第２の態様は、第１の態様において、前記第一のシリコン膜はＮ型の半導体膜若しくはＰ型の半導体膜であり、前記第二のシリコン膜はｉ型の半導体膜である半導体装置の製造方法である。
第３の態様は、第１の態様において、前記第一の成膜工程では、前記反応ガスとして少なくともシリコン原子を含む第一ガスと不純物原子を含むガスとを供給し、前記第二の成膜工程では、前記反応ガスとして少なくとも、シリコン原子を含み、前記第一ガスよりも熱分解温度が低い第二ガスを供給する半導体装置の製造方法である。
第４の態様は、第１の態様において、前記第一の成膜工程では、前記反応ガスとして、少なくともモノシランガスと不純物原子を含むガスとを供給し、前記第二の成膜工程では、前記反応ガスとして、少なくともジシランガスを供給する半導体装置の製造方法である。
第５の態様は、第１の態様において、前記第二の温度は、前記第一の温度より５０℃以上低い半導体装置の製造方法である。
第６の態様は、第１の態様において、前記第一の成膜工程後に前記第一の温度よりも高い温度に昇温する処理を行い、その後に前記第二の成膜工程を行う半導体装置の製造方法である。
第７の態様は、第１の態様において、前記基板を処理する工程では、さらに少なくとも前記第二シリコン膜上に不純物原子を含む第三シリコン膜を成膜する第三の成膜工程を有する半導体装置の製造方法である。
第８の態様は、第１の態様において、前記基板を処理する工程では、ノンプラズマにて基板を処理する半導体装置の製造方法である。
第９の態様は、第１の態様において、前記第一の温度は、530℃以上600℃以下であり、前記第二の温度は、380℃以上450℃以下である半導体装置の製造方法である。
第１０の態様は、第３の態様において、前記第一の成膜工程と、前記第二の成膜工程との間に、前記反応室内に不活性ガスを供給し、前記第一ガスと前記不純物原子を含むガスを排出するガス置換工程を行う半導体装置の製造方法である。
第１１の態様は、第７の態様において、前記第一シリコン膜がＰ型の半導体膜、前記第二シリコン膜がｉ型の半導体膜、前記第三シリコン膜がＮ型の半導体膜である半導体装置の製造方法である。
第１２の態様は、第７の態様において、前記第一シリコン膜がＮ型の半導体膜、前記第二シリコン膜がｉ型の半導体膜、前記第三シリコン膜がＰ型の半導体膜である半導体装置の製造方法である。
第１３の態様は、第７の態様において、前記第一シリコン膜がＰ型の半導体膜、前記第二シリコン膜がｉ型の半導体膜、前記第三シリコン膜がＰ型の半導体膜である半導体装置の製造方法である。
第１４の態様は、第７の態様において、前記第一シリコン膜がＮ型の半導体膜、前記第二シリコン膜がｉ型の半導体膜、前記第三シリコン膜がＮ型の半導体膜である半導体装置の製造方法である。
第１５の態様は、第１０の態様において、前記ガス置換工程の際に前記基板の温度を前記第一の温度から降下させる半導体装置の製造方法である。
第１６の態様は、反応室に反応ガスを供給して半導体基板を製造する工程であって、前記反応室を第一の温度にして、基板上に不純物原子を含む第一シリコン膜を成膜する第一の成膜工程と、前記反応室を前記第一の温度より低い第二の温度にして、少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜する工程と、を有する半導体基板の製造方法である。
第１７の態様は、基板を処理する反応室と、該反応室を加熱するヒータと、前記反応室に反応ガスを供給するガス供給部と、前記反応室を排気する排気部と、前記反応室を前記ヒータにより第一の温度に加熱維持して、基板上に不純物原子を含む第一シリコン膜を成膜し、前記反応室を前記ヒータにより前記第一の温度より低い第二の温度に加熱維持して、少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜するように制御するコントローラと、を有する基板処理装置である。
（さらに他の実施の形態）
他の成膜方法及び他の膜種でも適用可能である。
縦型基板処理装置の例を用いて説明したが、本発明は枚葉基板処理装置においても同様に適用可能である。
２０１ 反応室
２００ ウェーハ（基板）
ＧＡＳ１〜ＧＡＳ４ 反応ガス

Claims (9)

  1. 反応室に基板を搬入する工程と、前記反応室に反応ガスを供給して基板を処理する工程と、前記反応室より処理後の基板を搬出する工程と、を有し、
    前記基板を処理する工程では、基板を第一の温度にして、基板上に不純物原子を含む第一シリコン膜を成膜する第一の成膜工程と、前記基板を前記第一の温度より低い第二の温度にして、少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜する第二の成膜工程と、を有し、
    前記第一の成膜工程後に前記第一の温度よりも高い温度に昇温する処理を行い、その後に前記第二の成膜工程を行う半導体装置の製造方法。
  2. 前記第一の成膜工程では、前記反応ガスとして少なくともシリコン原子を含む第一ガスと不純物原子を含むガスとを供給し、前記第二の成膜工程では、前記反応ガスとして少なくとも、シリコン原子を含み、前記第一ガスよりも熱分解温度が低い第二ガスを供給する請求項１に記載の半導体装置の製造方法。
  3. 前記第一の成膜工程では、前記反応ガスとして、少なくともモノシランガスと不純物原子を含むガスとを供給し、
    前記第二の成膜工程では、前記反応ガスとして、少なくともジシランガスを供給する請求項１に記載の半導体装置の製造方法。
  4. 前記基板を処理する工程では、さらに少なくとも前記第二シリコン膜上に不純物原子を含む第三シリコン膜を成膜する第三の成膜工程を有する請求項１に記載の半導体装置の製造方法。
  5. 前記基板を処理する工程では、ノンプラズマにて基板を処理する請求項１に記載の半導体装置の製造方法。
  6. 前記第一の成膜工程と、前記第二の成膜工程との間に、前記反応室内に不活性ガスを供給し、前記第一ガスと前記不純物原子を含むガスを排出するガス置換工程を行う請求項２に記載の半導体装置の製造方法。
  7. 前記ガス置換工程の際に前記基板の温度を前記第一の温度から降下させる請求項６に記載の半導体装置の製造方法。
  8. 前記第一の温度は、530℃以上600℃以下であり、前記第二の温度は、380℃以上450℃以下である請求項１に記載の半導体装置の製造方法。
  9. 基板を処理する反応室と、
    該反応室を加熱するヒータと、
    前記反応室に反応ガスを供給するガス供給部と、
    前記反応室を排気する排気部と、
    前記反応室を前記ヒータにより第一の温度に加熱維持して、基板上に不純物原子を含む第一シリコン膜を成膜し、
    前記第一シリコン膜を成膜後に前記第一の温度よりも高い温度に昇温する処理を行い、その後に、前記反応室を前記ヒータにより前記第一の温度より低い第二の温度に加熱維持して、少なくとも前記第一シリコン膜の上に、不純物原子を含まないか、または前記第一シリコン膜よりも不純物濃度が低い第二シリコン膜を成膜するように制御するコントローラと、を有する基板処理装置。
JP2009163547A 2008-07-31 2009-07-10 半導体装置の製造方法及び基板処理装置 Active JP5336956B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009163547A JP5336956B2 (ja) 2008-07-31 2009-07-10 半導体装置の製造方法及び基板処理装置
US12/458,903 US8394726B2 (en) 2008-07-31 2009-07-27 Method for manufacturing semiconductor device, and substrate processing apparatus
KR1020090069045A KR101225477B1 (ko) 2008-07-31 2009-07-28 반도체 장치의 제조 방법 및 기판 처리 장치

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008198202 2008-07-31
JP2008198202 2008-07-31
JP2009163547A JP5336956B2 (ja) 2008-07-31 2009-07-10 半導体装置の製造方法及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2010056529A JP2010056529A (ja) 2010-03-11
JP5336956B2 true JP5336956B2 (ja) 2013-11-06

Family

ID=41608798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009163547A Active JP5336956B2 (ja) 2008-07-31 2009-07-10 半導体装置の製造方法及び基板処理装置

Country Status (3)

Country Link
US (1) US8394726B2 (ja)
JP (1) JP5336956B2 (ja)
KR (1) KR101225477B1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050047103A (ko) * 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
US20090197424A1 (en) * 2008-01-31 2009-08-06 Hitachi Kokusai Electric Inc. Substrate processing apparatus and method for manufacturing semiconductor device
EP3599290A3 (en) 2018-07-24 2020-06-03 Lg Electronics Inc. Chemical vapor deposition equipment for solar cell and deposition method thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680738B2 (ja) 1985-06-25 1994-10-12 沖電気工業株式会社 半導体装置の製造方法
US5049641A (en) 1988-07-01 1991-09-17 Indspec Chemical Corporation Rubber compounding resin
US5021522A (en) 1988-07-01 1991-06-04 Indspec Chemical Corporation Rubber compounding resin
JPH0341052A (ja) 1989-07-07 1991-02-21 Shionogi & Co Ltd アルカン酸ハロアルキルエステルの製法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JP3568047B2 (ja) 1994-04-28 2004-09-22 キヤノン株式会社 光起電力素子の形成方法
US5635408A (en) 1994-04-28 1997-06-03 Canon Kabushiki Kaisha Method of producing a semiconductor device
US5831282A (en) * 1995-10-31 1998-11-03 Micron Technology, Inc. Method of producing an HSG structure using an amorphous silicon disorder layer as a substrate
JP3312553B2 (ja) * 1996-03-09 2002-08-12 信越半導体株式会社 シリコン単結晶およびシリコン単結晶薄膜の製造方法
US6069053A (en) * 1997-02-28 2000-05-30 Micron Technology, Inc. Formation of conductive rugged silicon
JP3362839B2 (ja) * 1998-12-24 2003-01-07 日本電気株式会社 半導体装置の製造方法
JP3774668B2 (ja) 2001-02-07 2006-05-17 東京エレクトロン株式会社 シリコン窒化膜形成装置の洗浄前処理方法
WO2002080244A2 (en) * 2001-02-12 2002-10-10 Asm America, Inc. Improved process for deposition of semiconductor films
JP2002299602A (ja) * 2001-03-28 2002-10-11 Mitsubishi Heavy Ind Ltd バイポーラトランジスタ
US6743700B2 (en) * 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
KR100448714B1 (ko) 2002-04-24 2004-09-13 삼성전자주식회사 다층 나노라미네이트 구조를 갖는 반도체 장치의 절연막및 그의 형성방법
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP4324418B2 (ja) 2003-08-05 2009-09-02 株式会社日立国際電気 基板処理装置および半導体デバイスの製造方法
JP3961503B2 (ja) * 2004-04-05 2007-08-22 株式会社Ｓｕｍｃｏ 半導体ウェーハの製造方法
US20080271675A1 (en) * 2007-05-01 2008-11-06 Applied Materials, Inc. Method of forming thin film solar cells

Also Published As

Publication number Publication date
KR20100014140A (ko) 2010-02-10
KR101225477B1 (ko) 2013-01-23
US20100029089A1 (en) 2010-02-04
JP2010056529A (ja) 2010-03-11
US8394726B2 (en) 2013-03-12

Similar Documents

Publication Publication Date Title
US7629267B2 (en) High stress nitride film and method for formation thereof
US9758865B2 (en) Silicon film forming method, thin film forming method and cross-sectional shape control method
US7297641B2 (en) Method to form ultra high quality silicon-containing compound layers
US9177799B2 (en) Semiconductor device manufacturing method and substrate manufacturing method of forming silicon carbide films on the substrate
KR101498960B1 (ko) 박막의 형성 방법 및 성막 장치
US8071477B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US11417518B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US11047048B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2020182001A (ja) 基板処理装置、半導体装置の製造方法、プログラムおよび処理容器
US20190131126A1 (en) Method and apparatus for forming silicon oxide film
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US10840094B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR20170091049A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 가스 공급 시스템 및 프로그램
KR20200033743A (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
JP5336956B2 (ja) 半導体装置の製造方法及び基板処理装置
US20200083097A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10720325B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6827573B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR102165125B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2005268699A (ja) 半導体装置の製造方法
JP2021040060A (ja) 半導体装置の製造方法、基板処理システム、およびプログラム
KR20180108455A (ko) 가열 방법, 성막 방법, 반도체 장치의 제조 방법, 및 성막 장치
JP2005072476A (ja) 半導体装置の製造方法
JP2005072477A (ja) シリコン薄膜の形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130321

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130802

R150 Certificate of patent or registration of utility model

Ref document number: 5336956

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250