JP3362839B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3362839B2
JP3362839B2 JP36687598A JP36687598A JP3362839B2 JP 3362839 B2 JP3362839 B2 JP 3362839B2 JP 36687598 A JP36687598 A JP 36687598A JP 36687598 A JP36687598 A JP 36687598A JP 3362839 B2 JP3362839 B2 JP 3362839B2
Authority
JP
Japan
Prior art keywords
film
semiconductor device
forming
hsg
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36687598A
Other languages
English (en)
Other versions
JP2000195795A (ja
Inventor
一郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP36687598A priority Critical patent/JP3362839B2/ja
Priority to TW088122329A priority patent/TW451304B/zh
Priority to US09/471,612 priority patent/US6368913B1/en
Priority to KR1019990060857A priority patent/KR100364036B1/ko
Publication of JP2000195795A publication Critical patent/JP2000195795A/ja
Application granted granted Critical
Publication of JP3362839B2 publication Critical patent/JP3362839B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置、半導
体装置の製造方法に関し、特に、アモルファスシリコン
のＨＳＧ層の形成により静電容量を高めるようにされる
半導体装置、半導体装置の製造方法に関する。
【０００２】
【従来の技術】図５（ｃ）に示されるＨＳＧシリンダ１
０１は、図５（ａ）に示されるＢＯＸ型単純スタック１
０２の３．５〜４倍の容量が得られ、図５（ｂ）に示さ
れるシリンダ１０３の２倍の容量が得られるため、ＤＲ
ＡＭで用いるキャパシタの容量増加の点で有効なデバイ
ス素子であることが知られている。シリンダ側壁にこの
ようなＨＳＧシリンダを成長させる従来の成長方法に
は、特開平９−１６７８３３で述べられているように、
５３０℃以上の温度条件が与えられている。
【０００３】このような成長方法は、図６（ｃ）に示す
ように、シリンダ側壁の外周域にＨＳＧ１０４を正常に
形成させることができないという問題点を抱えている。
ＨＳＧを正常に形成させることができない理由は、次の
通りである。通常のシリンダ形成プロセスでは、図６
（ａ）に示されるように、厚い酸化膜１０５に形成した
開口に薄いＤＯＰＯＳ膜１０６を約５３０〜５５０℃で
成長させる。ＤＯＰＯＳ膜１０６の成長の途中で、図６
（ａ）に示されるように、酸化膜１０５とＤＯＰＯＳ膜
１０６との境界領域の界面に結晶核が発生する。このよ
うな結晶核は、ＤＯＰＯＳ膜１０６をエッチバックして
厚い酸化膜１０５を除去してシリンダ構造の形成が完了
した時にも、図６（ｂ）に示されるように、シリンダ側
壁の外側に存在している。
【０００４】この結晶核を含んだシリンダをＨＳＧ装置
にローディングすると、ＨＳＧ形成プロセス開始前の温
度安定化時間中に、シリンダ外壁の結晶核から優先的に
ＨＳＧ成長が進行する。ＨＳＧ成長工程は結晶核のない
シリンダ内壁側の形状が最適になるように設計されてい
るため、シリンダ外壁側のＨＳＧはシリンダ内壁側より
ＨＳＧ成長が速く進行し、図６（ｃ）に示されるよう
に、シリンダの外壁側でその表面の凹凸はかえって小さ
くなる。その結果、ＢＯＸ型単純スタック１０２に対す
る容量増加率は２．６〜３．０倍にしかならず、理想的
な場合の３．５〜４．０倍より小さくなる。
【０００５】ＤＯＰＯＳ成長中の結晶核の発生に起因す
るＨＳＧ形状の異常化が抑制され、内周面にも外周面に
も良好なＨＳＧ層が形成されることが求められる。更に
は、スループットが低くなることが抑制されることが望
まれる。
【０００６】
【発明が解決しようとする課題】本発明の課題は、ＤＯ
ＰＯＳ成長中の結晶核の発生に起因するＨＳＧ形状の異
常化を抑制することができる半導体装置、半導体装置の
製造方法を提供することにある。本発明の他の課題は、
ＤＯＰＯＳ成長中の結晶核の発生に起因するＨＳＧ形状
の異常化を抑制して内周面にも外周面にも良好なＨＳＧ
層を形成することができる半導体装置、半導体装置の製
造方法を提供することにある。本発明の更に他の課題
は、ＤＯＰＯＳ成長中の結晶核の発生に起因するＨＳＧ
形状の異常化を抑制して内周面にも外周面にも良好なＨ
ＳＧ層を形成し、且つ、スループットが低くならない半
導体装置、半導体装置の製造方法を提供することにあ
る。
【０００７】
【課題を解決するための手段】その課題を解決するため
の手段が請求項に対応して表現される次の記載中に現れ
る（）つきの数字は、請求項の記載事項が詳しく後述さ
れる実施の複数の形態のうちの少なくとも１つの形態の
部材、工程、動作に対応することを示すが、本発明の解
決手段がそれらの数字が示す実施の形態の部材に限定し
て解釈されるためのものではなく、その対応関係を明白
にするためのものである。
【０００８】本発明による半導体装置の製造方法は、内
周面と外周面を形成するシリンダ形状の電極用基体（９
又は７、以下同じ。）を形成するためのステップと、電
極用基体（９）の内周面と外周面にＨＳＧ（１１）を成
長させてシリンダ形状のアモルファスシリコンの蓄積電
極を熱ＣＶＤ法により形成するステップとからなり、電
極用基体（９）を形成するステップの初期の段階の成長
条件温度が４５０〜５２０℃の範囲の温度である。
【０００９】電極用基体（９）の境界に発生する結晶核
の発生はＤＯＰＯＳの成長温度が低いほどその発生の抑
制度が高い。
【００１０】本発明による半導体装置の製造方法は、内
周面と外周面を形成するシリンダ形状の電極用基体
（９）を熱ＣＶＤ法で形成するためのシリンダ形成ステ
ップと、電極用基体（９）のその内周面と外周面にＨＳ
Ｇを成長させためのステップとからなり、そのシリンダ
形成ステップは、前期ステップと後期ステップとを備え
ることが特に望ましく、その前期ステップの成長条件温
度は、その後期ステップの成長条件温度よりも低いこと
が、結晶核の成長の抑制と成長速度の低下の抑制との両
面で重要である。
【００１１】具体的には、電極用基体（９）はリンドー
プ・アモルファスシリコン膜（ＤＯＰＯＳ膜７）で形成
される。ＤＯＰＯＳ膜７は、下記の４通りの初期ステッ
プと後期ステップの組合せで行うことが好ましい。 第１：ＤＯＰＯＳ膜７を（ＳｉＨ４＋ＰＨ３）で低温で
成膜する。 第２：ＤＯＰＯＳ膜７を（ＳｉＨ４＋ＰＨ３）又は（Ｓ
ｉ２Ｈ６＋ＰＨ３）を用いて低温で薄く成膜した後に、
温度を上げて、（ＳｉＨ４＋ＰＨ３）を用いて厚く成膜
する。 第３：ＤＯＰＯＳ膜７を（Ｓｉ２Ｈ６＋ＰＨ３）を用い
て低温で成膜する。 第４：ＤＯＰＯＳ膜７をＳｉ２Ｈ６を用いて低温で成膜
した後に、ＳｉＨ４を用いてより高温で成膜する。
【００１２】
【発明の実施の形態】図に一致対応して、本発明による
半導体装置、その製造方法の実施の形態は、Ｓｉ基板に
コンタクトが設けられている。図１に示されるように、
Ｓｉ基板１の上面に層間酸化膜２が形成されている。層
間酸化膜２にコンタクト口３が開けられている。コンタ
クト口３にドープされたポリシリコンが充填されて、プ
ラグ（コンタクト）４が形成されている。
【００１３】図２に示されるように、層間酸化膜２の上
面にシリコン酸化膜５が厚く形成される。シリコン酸化
膜５に開口６が形成される。開口６は、コンタクト４に
届いている。開口６の内側面とシリコン酸化膜５の上面
にリンドープ・アモルファスシリコン膜（以下、ＤＯＰ
ＯＳ膜という）７が形成される。電極基体を形成するこ
とになるＤＯＰＯＳ膜７は、６００〜１０００オングス
トロームの膜厚に成長している。ＤＯＰＯＳ膜７は、シ
リンダ形状部分８を形成している。
【００１４】シリンダ形状部分８の内部に塗布ガラスを
充填し、エッチバックした後に、塗布ガラスとシリコン
酸化膜５をエッチングして、図３に示されるように、シ
リンダ９を形成する。その後に、図４に示されるよう
に、通常の選択成長法により、ＨＳＧ１１をシリンダ９
の内周面、外周面、上面に形成する。
【００１５】図２に示されるＤＯＰＯＳ膜７の形成は、
４５０℃〜５２０℃の範囲の温度条件下で行われる。Ｄ
ＯＰＯＳ膜７は、ＳｉＨ４(モノシラン)とＰＨ３(フォ
スフィン)を用いた熱ＣＶＤ法で成長させる。ＳｉＨ４
は、シリコン膜の成長のために一般的に用いられている
慣用のガスである。通常の成長温度５３０〜５５０℃で
は、下地酸化膜２，５との界面に発生する結晶核がＨＳ
Ｇ不良の原因になるが、それより低い４５０℃〜５２０
℃の温度範囲であれば、そのような結晶核は生じない。
【００１６】このような温度範囲では、その成長速度は
通常のＤＯＰＯＳ膜成長条件である２５〜５０オングス
トローム／分に比べて半分又はそれ以下になるが、シリ
ンダ形成に必要なＤＯＰＯＳ膜厚は１０００Å以下であ
り、量産時のスループットに影響するような大きな値で
はない。
【００１７】ＤＯＰＯＳ膜７の成膜は、次のステップス
で行うことが好ましい。ＳｉＨ４とＰＨ３を用いて、４
５０℃〜５２０℃で５０〜２００オングストロームの範
囲で薄く第１ＤＯＰＯＳ膜を成長させた後、その成長温
度を５３０〜５５０℃にあげて第２ＤＯＰＯＳ膜を成長
させ、出来あがりの膜厚が６００〜１０００Åになるよ
うな積層構造としＤＯＰＯＳ膜７を形成する。このよう
な積層構造は、下地酸化膜との界面部が４５０〜５２０
℃の低温で成長した膜であるため、結晶核が発生しにく
い。途中から５３０〜５５０℃へと成長温度を上げるこ
とにより、先の実施の形態よりもスループットが高くな
る。
【００１８】ＤＯＰＯＳ膜７の成膜は、次のステップス
に変えることができる。ＳｉＨ４の代わりにＳｉ２Ｈ６
（ジシラン）を用いて、４５０℃〜５２０℃で成長させ
る。ＳｉＨ４より低温で分解するＳｉ２Ｈ６を用いるこ
とにより、ＳｉＨ４を用いる場合に比べて、低温時ステ
ップでより高いスループットが得られる。
【００１９】本発明によるＤＯＰＯＳ膜７の形成は、通
期、初期又は前期、後期の３つの時間的ステップで分類
すれば、下記の４通りの単一又は複合ステップスで実行
されることが好ましい。 第１：ＤＯＰＯＳ膜７を（ＳｉＨ４＋ＰＨ３）で低温で
成膜する。 第２：ＤＯＰＯＳ膜７を（ＳｉＨ４＋ＰＨ３）又は（Ｓ
ｉ２Ｈ６＋ＰＨ３）を用いて低温で薄く成膜した後に、
温度を上げて、（ＳｉＨ４＋ＰＨ３）を用いて厚く成膜
する。 第３：ＤＯＰＯＳ膜７を（Ｓｉ２Ｈ６＋ＰＨ３）を用い
て低温で成膜する。 第４：ＤＯＰＯＳ膜７をＳｉ２Ｈ６を用いて低温で成膜
した後に、ＳｉＨ４を用いてより高温で成膜する。
【００２０】
【発明の効果】本発明による半導体装置、半導体装置の
製造方法は、ＨＳＧの異常形状の発生が抑制され、静電
容量が理想値に達する。そのプロセス時間に悪影響を実
質的に発生させない。
【図面の簡単な説明】
【図１】図１は、本発明による半導体装置、半導体装置
の製造方法の実施の形態のステップを示す断面図であ
る。
【図２】図２は、その次のステップを示す断面図であ
る。
【図３】図３は、更にその次のステップを示す断面図で
ある。
【図４】図４は、更にその次のステップを示す断面図で
ある。
【図５】図５（ａ），（ｂ），（ｃ）は、３つの公知装
置を示す各断面図である。
【図６】図６（ａ），（ｂ），（ｃ）は、公知装置の製
造プロセスを示す各断面図である。
【符号の説明】
９…電極用基体 １１…ＨＳＧ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−144880（ＪＰ，Ａ) 特開 平５−67730（ＪＰ，Ａ) 特開 平７−335842（ＪＰ，Ａ) 特開 平10−275902（ＪＰ，Ａ) 特開 平10−22473（ＪＰ，Ａ) Ｈｉｒｏｈｉｔｏ Ｗａｔａｎａｂｅ ｅｔ．ａｌ．，Ｈｅｍｉｓｐｈｅｒｉ ｃａｌ Ｇｒａｉｎｅｄ Ｓｉ Ｆｏｒ ｍａｔｉｏｎ ｏｎ ｉｎ−ｓｉｔｕ Ｐｈｏｓｐｈｏｒｕｓ Ｄｏｐｅｄ Ａ ｍｏｒｐｈｏｕｓ−Ｓｉ Ｅｌｅｃｔｒ ｏｄｅ ｆｏｒ 256Ｍｂ ＤＲＡＭ’ ｓ Ｃａｐａｃｉｔｏｒ，ＩＥＥＥ Ｔ ＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥ ＣＴＲＯＮ ＤＥＶＩＣＥＳ，1995年７ 月，ＶＯＬ．42，Ｎｏ．07，ｐｐ．1247 −1254 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8242 H01L 27/108

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】シリコン酸化膜を形成するステップと、 前記シリコン酸化膜に開口を形成するステップと、 前記開口の内側面および前記シリコン酸化膜の上面に熱
    ＣＶＤ法によりアモルファスシリコンを形成するステッ
    プと、 前記アモルファスシリコンを形成するステップの後、前
    記シリコン酸化膜をエッチングすることにより、 内周面
    と外周面を形成するシリンダ形状の電極用基体を形成す
    るステップと、 前記電極用基体の前記内周面と前記外周面にＨＳＧを成
    長させてシリンダ形状の蓄積電極を形成するステップと
    を含み、前記アモルファスシリコンを形成するステップは 、前期
    ステップと後期ステップとを備え、 前記前期ステップの成長条件温度は、４５０〜５２０℃
    の範囲であり、前記後期ステップの成長条件温度は５２
    ０℃よりも高い半導体装置の製造方法。
  2. 【請求項２】 前記前期ステップでは、その形成される
    膜が（ＳｉＨ４＋ＰＨ３）又は（Ｓｉ２Ｈ６＋ＰＨ３）
    が用いられて薄く形成され、 前記後期ステップでは、その形成される膜が（ＳｉＨ４
    ＋ＰＨ３）が用いられて厚く形成される請求項１の半導
    体装置の製造方法。
  3. 【請求項３】 前記前期ステップでは、その形成される
    膜がＳｉ２Ｈ６が用いられて形成され、 前記後期ステップでは、その形成される膜がＳｉＨ４が
    用いられて形成される請求項１の半導体装置の製造方
    法。
JP36687598A 1998-12-24 1998-12-24 半導体装置の製造方法 Expired - Fee Related JP3362839B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP36687598A JP3362839B2 (ja) 1998-12-24 1998-12-24 半導体装置の製造方法
TW088122329A TW451304B (en) 1998-12-24 1999-12-18 Semiconductor device and manufacture thereof
US09/471,612 US6368913B1 (en) 1998-12-24 1999-12-23 Method of manufacturing a semiconductor device and a semiconductor device
KR1019990060857A KR100364036B1 (ko) 1998-12-24 1999-12-23 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36687598A JP3362839B2 (ja) 1998-12-24 1998-12-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000195795A JP2000195795A (ja) 2000-07-14
JP3362839B2 true JP3362839B2 (ja) 2003-01-07

Family

ID=18487911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36687598A Expired - Fee Related JP3362839B2 (ja) 1998-12-24 1998-12-24 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US6368913B1 (ja)
JP (1) JP3362839B2 (ja)
KR (1) KR100364036B1 (ja)
TW (1) TW451304B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294745A (ja) * 1999-04-09 2000-10-20 Sony Corp キャパシタの形成方法
US6410955B1 (en) * 2001-04-19 2002-06-25 Micron Technology, Inc. Comb-shaped capacitor for use in integrated circuits
US6888217B2 (en) * 2001-08-30 2005-05-03 Micron Technology, Inc. Capacitor for use in an integrated circuit
KR100477807B1 (ko) * 2002-09-17 2005-03-22 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
US6982214B2 (en) * 2002-10-01 2006-01-03 Applied Materials, Inc. Method of forming a controlled and uniform lightly phosphorous doped silicon film
JP3872071B2 (ja) 2004-05-19 2007-01-24 エルピーダメモリ株式会社 半導体装置及びその製造方法
JP5336956B2 (ja) * 2008-07-31 2013-11-06 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP5869368B2 (ja) * 2011-03-04 2016-02-24 富士フイルム株式会社 キャパシタ構造の形成方法及びこれに用いられるシリコンエッチング液

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
KR100224710B1 (ko) 1995-10-10 1999-10-15 윤종용 반도체 장치의 커패시터 제조 방법
KR0155903B1 (ko) 1995-10-24 1998-10-15 김광호 반도체 장치의 커패시터 제조방법
JPH09191092A (ja) 1995-12-23 1997-07-22 Samsung Electron Co Ltd 多結晶シリコン膜の形成方法及びこれを用いた半導体装置のキャパシタの製造方法
JPH09298284A (ja) 1996-05-09 1997-11-18 Nec Corp 半導体容量素子の形成方法
JP2930016B2 (ja) 1996-07-04 1999-08-03 日本電気株式会社 半導体装置の製造方法
JPH1022474A (ja) 1996-07-05 1998-01-23 Mitsubishi Electric Corp 半導体装置の製造方法
JP2962250B2 (ja) 1996-11-12 1999-10-12 日本電気株式会社 半導体記憶装置の製造方法
KR100246775B1 (ko) 1996-12-28 2000-03-15 김영환 반도체 소자의 전극 형성방법
JPH10209397A (ja) 1997-01-07 1998-08-07 United Microelectron Corp キャパシタンスの増大方法
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US6146967A (en) * 1997-08-20 2000-11-14 Micron Technology, Inc. Selective deposition of amorphous silicon film seeded in a chlorine gas and a hydride gas ambient when forming a stacked capacitor with HSG
US5885867A (en) * 1997-12-03 1999-03-23 Samsung Electronics Co., Ltd. Methods of forming hemispherical grained silicon layers including anti-nucleation gases
US6046084A (en) * 1999-09-03 2000-04-04 Vanguard International Semiconductor Corporation Isotropic etching of a hemispherical grain silicon layer to improve the quality of an overlying dielectric layer

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Ｈｉｒｏｈｉｔｏ Ｗａｔａｎａｂｅ ｅｔ．ａｌ．，Ｈｅｍｉｓｐｈｅｒｉｃａｌ Ｇｒａｉｎｅｄ Ｓｉ Ｆｏｒｍａｔｉｏｎ ｏｎ ｉｎ−ｓｉｔｕ Ｐｈｏｓｐｈｏｒｕｓ Ｄｏｐｅｄ Ａｍｏｒｐｈｏｕｓ−Ｓｉ Ｅｌｅｃｔｒｏｄｅ ｆｏｒ ２５６Ｍｂ ＤＲＡＭ’ｓ Ｃａｐａｃｉｔｏｒ，ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，１９９５年７月，ＶＯＬ．４２，Ｎｏ．０７，ｐｐ．１２４７−１２５４

Also Published As

Publication number Publication date
US6368913B1 (en) 2002-04-09
KR100364036B1 (ko) 2002-12-11
JP2000195795A (ja) 2000-07-14
KR20000048361A (ko) 2000-07-25
TW451304B (en) 2001-08-21

Similar Documents

Publication Publication Date Title
JP2795313B2 (ja) 容量素子及びその製造方法
US5953608A (en) Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide
US20050164469A1 (en) Method for N+ doping of amorphous silicon and polysilicon electrodes in deep trenches
US6046093A (en) Method of forming capacitors and related integrated circuitry
JPH05183121A (ja) 半導体装置とその製造方法
US5821152A (en) Methods of forming hemispherical grained silicon electrodes including multiple temperature steps
JP2000216346A (ja) 半球形グレ―ンキャパシタ及びその形成方法
JPH08250665A (ja) 凹凸の表面形状を有するタングステン膜の形成方法及びこれを用いた半導体装置の製造方法
US6143620A (en) Semiconductor processing method of providing a roughened polysilicon film and a capacitor construction
JPH05315543A (ja) 半導体装置およびその製造方法
JP3362839B2 (ja) 半導体装置の製造方法
US6221730B1 (en) Fabrication method of semiconductor device with HSG configuration
JP3488068B2 (ja) 半球形グレーンのシリコン膜を持つ半導体装置の製造方法
JP2633395B2 (ja) 半導体メモリ素子の製造方法
US6404005B1 (en) Methods of forming capacitors and related integrated circuitry
US6146966A (en) Process for forming a capacitor incorporated in a semiconductor device
JPH09232529A (ja) 半導体記憶装置およびその製造方法
JP3173481B2 (ja) スタック電極を有する半導体装置及びその製造方法
JP2565293B2 (ja) 容量素子の形成方法
KR100255658B1 (ko) Hsg 실리콘층을 갖는 스토리지 전극 제조방법
JPH04209570A (ja) 半導体素子の製造方法
JP3872581B2 (ja) Ｈｓｇポリシリコン膜を利用する高集積半導体記憶素子のキャパシタ形成方法
JP3078109B2 (ja) 半導体装置の製造方法
TW452969B (en) Method to form stacked-type capacitor
KR0168343B1 (ko) 반구형 그레인 실리콘을 갖는 커패시터의 스토리지 전극의 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020926

LAPS Cancellation because of no payment of annual fees