JPH1022474A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 筒形キャパシタを有する半導体装置の製造方
法において、キャパシタの下部電極の表面に微細な凹凸
を形成するためのエッチング処理を行なう際に、エッチ
ング量の制御を容易にでき、かつ筒型構造の維持も可能
とする。 【解決手段】 ストレージノード電極７の側壁部に、不
純物を相対的に多く含む高濃度部分６ｂと、不純物を相
対的に少なく含む低濃度部分６ａとを形成する。具体的
には、ストレージノード電極７の側壁部の形成の際に、
初期段階において不純物の供給量を多くして高濃度部分
６ｂを形成し、次に不純物の供給量を少なくして低濃度
部分６ａを形成し、再び不純物の供給量を多くして高濃
度部分６ｂを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、半導体記憶装置や情報処理装置な
どに代表される半導体集積回路装置に含まれるキャパシ
タ電極の製造方法に関するものである。

【０００２】

【従来の技術】従来から、半導体記憶装置の一例として
ＤＲＡＭ（Dynamic Random Access Memory）は知られて
いる。このＤＲＡＭの高集積化に伴い限られた空間で十
分なキャパシタ容量を確保するために、キャパシタ構造
も３次元化してきている。このようなキャパシタ構造の
例としては、単純厚膜型構造、フィン型構造、円筒型構
造などを挙げることができる。また、キャパシタの下部
電極（ストレージノード電極）に化学的処理を施すこと
により、その表面に微細な凹凸を形成して表面積を増加
させる手法も考案されている。

【０００３】上記のストレージノード電極表面に凹凸を
形成する方法としては、たとえば第４２回春季応用物理
学会予稿集２，３０ｐ−Ｒ−１６にあるような手法が挙
げられる。これは、単純厚膜型のストレージノード電極
を用いた例であるが、このような手法は円筒型ストレー
ジノード電極にも適用できる。

【０００４】図４は、従来の円筒型ストレージノード電
極の製造方法を示す断面図である。図４を参照して、シ
リコン基板１の主表面上にシリコン酸化膜などからなる
層間絶縁膜２を形成し、この層間絶縁膜２の所定位置に
コンタクトホール３を形成する。そして、コンタクトホ
ール３内から層間絶縁膜２上に延在するようにＣＶＤ
（Chemical Vapor Deposition ）法などを用いて、リン
（Ｐ）などの不純物の導入されたポリシリコン膜４を形
成する。このポリシリコン膜４が、円筒型ストレージノ
ード電極の底壁部となる。このポリシリコン膜４上にシ
リコン酸化膜５を形成し、このシリコン酸化膜５と上記
のポリシリコン膜４とを所定形状にパターニングする。

【０００５】次に、このポリシリコン膜４とシリコン酸
化膜５とを覆うようにＣＶＤ法などを用いて、リン
（Ｐ）などの不純物の導入されたポリシリコン膜６を形
成する。このポリシリコン膜６に異方性エッチング処理
を施すことにより、円筒型ストレージノード電極の側壁
部が形成される。そして、シリコン酸化膜５を除去した
後、前述のような方法によってストレージノード電極の
表面に凹凸を形成する。その後、この円筒型ストレージ
ノード電極上に誘電体膜とキャパシタの上部電極とを順
次形成する。

【０００６】以上のようにして形成されたストレージノ
ード電極は、その表面に凹凸を有するため、キャパシタ
投影面積当りの表面積を増大させることが可能となる。
それにより、キャパシタ容量を増大させることが可能と
なる。

【０００７】

【発明が解決しようとする課題】上記のような円筒型ス
トレージノード電極の表面に凹凸を形成する手法として
は、熱リン酸を用いてストレージノード電極の表面をエ
ッチングする手法を挙げることができる。ストレージノ
ード電極には上記の不純物が全体にわたってほぼ均一に
導入され、またストレージノード電極の膜質も全体にわ
たってほぼ均一である。そのため、上記のように熱リン
酸を用いてストレージノード電極にエッチング処理を施
した場合には、円筒型ストレージノード電極の側壁部で
は両側面からエッチングが進行することとなり、エッチ
ング量の制御が困難となるという問題が生じていた。ま
た、上記のようにストレージノード電極には不純物がほ
ぼ均一に導入されかつその膜質も均一であるため、スト
レージノード電極の側壁部の内部にまで容易に上記のエ
ッチングが進行し得る。そのため、このエッチングの進
行の程度によってはストレージノード電極の円筒形状が
維持できなくなる場合があるという問題点も生じてい
た。

【０００８】この発明は、上記のような課題を解決する
ためになされたものである。この発明の目的は、筒型形
状のストレージノード電極の表面に熱リン酸等を用いて
微細な凹凸を形成する場合に、エッチング量を容易に制
御できかつストレージノード電極の筒型形状をも維持で
きる半導体装置の製造方法を提供することにある。

【０００９】

【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、底壁部とこの底壁部の周縁から立上が
る側壁部とを含む下部電極と、この下部電極を覆うよう
に形成される誘電体膜と上部電極とで構成される筒形キ
ャパシタを有する半導体装置の製造方法であることを前
提とする。そして、この発明に係る半導体装置の製造方
法では、まず、半導体基板の主表面上に絶縁層を介在し
て下部電極の底壁部を形成する。そして、下部電極の側
壁部の側面の表層部分のエッチングレートが側壁部にお
いて表層部分よりも内側に位置する内側部分のエッチン
グレートよりも大きくなるように下部電極の側壁部を形
成する。そして、下部電極にエッチング処理を施すこと
により下部電極の表面に凹凸を形成する。下部電極を覆
うように誘電体膜と上部電極とをそれぞれ形成する。

【００１０】上述のように、この発明では、下部電極の
側壁部の側面の表層部分のエッチングレートが側壁部に
おいて表層部分よりも内側に位置する内側部分のエッチ
ングレートよりも大きくなるように下部電極の側壁部を
形成している。ここで、上記のエッチングレートとは、
同一条件下での表層部分と内側部分とのエッチングレー
トのことを意味する。このように側壁部の内側部分のエ
ッチングレートが側壁部の表層部分のエッチングレート
よりも相対的に小さくなるように調整することにより、
熱リン酸等を用いて下部電極の表面に凹凸を形成する際
に、内側部分へのエッチングの進行を効果的に抑制する
ことが可能となる。それにより、エッチング量の制御が
容易となることに加えて、下部電極の筒型形状を維持す
ることも可能となる。一方、表層部分はエッチングレー
トが相対的に大きくなるように形成されているので、表
層部分ではエッチングが効率的に進行し、微細な凹凸が
形成できる。

【００１１】なお、上記の表層部分と内側部分とには抵
抗低減のための不純物が導入され、表層部分に含まれる
不純物の濃度が内側部分に含まれる不純物の濃度よりも
高くなるように調整されることが好ましい。この場合に
は、上記の側壁部の形成工程は、不純物の供給量を相対
的に多くして表層部分を形成する工程と、不純物の供給
量を相対的に少なくして内側部分を形成する工程とを含
む。このように表層部分と内側部分とに不純物が導入さ
れた場合に、表層部分よりも相対的に少ない量の不純物
を内側部分に導入することにより、熱リン酸等によるエ
ッチングが上記の内側部分へ進行していくのを効果的に
抑制することが可能となる。

【００１２】また、上記の表層部分と内側部分とは異な
る材質により構成されるものであってもよい。ここで、
異なる材質とは、異なる性質や特性を有することを意味
するものとする。したがって、たとえばアモルファスシ
リコンとポリシリコンとは、本願明細書では異なる材質
である。この場合には、側壁部の形成工程は、第１の材
質からなる表層部分を形成する工程と、この第１の材質
とは異なる第２の材質からなる内側部分を形成する工程
とを含む。このように、表層部分と内側部分との材質を
異ならせることにより、熱リン酸等を用いたエッチング
の際に、内側部分へのエッチングの進行を効果的に抑制
することが可能となる。

【００１３】また、表層部分と内側部分との材質を異な
らせた場合に、表層部分に含まれる不純物の濃度が内側
部分に含まれる不純物の濃度よりも高くなるように調整
してもよい。それにより、さらに効果的に内側部分への
エッチングの進行を抑制することが可能となる。

【００１４】

【発明の実施の形態】以下、図１〜図３を用いて、この
発明の実施の形態について説明する。

【００１５】（実施の形態１）まず、図１および図２を
用いて、この発明の実施の形態１について説明する。図
１は、この発明の実施の形態１における製造方法によっ
て製造されたキャパシタを示す断面図である。図２は、
この発明の実施の形態１における特徴的な製造工程を示
す断面図である。

【００１６】まず図１を参照して、シリコン基板１の主
表面上には層間絶縁膜２を介在してストレージノード電
極（キャパシタ下部電極）７が形成されている。このス
トレージノード電極７はコンタクトホール３を介してシ
リコン基板１の主表面と電気的に接続されている。スト
レージノード電極７を覆うように誘電体膜８とキャパシ
タの上部電極９とがそれぞれ形成されている。

【００１７】次に、上記の構造を有する半導体装置の製
造方法について説明する。図２を参照して、まず、シリ
コン基板１上に、ＣＶＤ法によって、約５０００Å程度
の厚みのシリコン酸化膜などからなる層間絶縁膜２を堆
積する。次に、通常のリソグラフィ法およびドライエッ
チング法により、シリコン基板１にまで到達するコンタ
クトホール３を層間絶縁膜２に形成する。そして、ＣＶ
Ｄ法などを用いて、コンタクトホール３内に充填される
ように層間絶縁膜２上に、リン（Ｐ）などの不純物を含
み約２０００Å程度の厚みのポリシリコン膜４を堆積す
る。

【００１８】このポリシリコン膜４上に、約５０００Å
程度の厚みのシリコン酸化膜（図示せず）を堆積する。
その後、このシリコン酸化膜とポリシリコン膜４とを、
円筒型ストレージノード電極７を形成する際の円筒軸の
形状に加工する。

【００１９】次に、膜中の不純物濃度に傾斜を有するポ
リシリコン膜６を、シリコン酸化膜とポリシリコン膜４
とを覆うように形成する。具体的には、図２に示される
ように、たとえばリン（Ｐ）などの不純物を６×１０²⁰
（ａｔｏｍ／ｃｍ³ ）程度含む高濃度部分６ｂと、不純
物を２×１０²⁰（ａｔｏｍ／ｃｍ³ ）程度含む低濃度部
分６ａとを有するようにポリシリコン膜６を形成する。
このようなポリシリコン膜６を形成するには、ポリシリ
コン膜６の堆積の初期段階において不純物の供給量を相
対的に多くして高濃度部分６ｂを形成し、引続いて不純
物の供給量を相対的に少なくして低濃度部分６ａを形成
し、再び不純物の供給量を多くして高濃度部分６ｂを形
成する。ここで、ポリシリコン膜６の厚みを約１０００
Å程度とし、高濃度部分６ｂの合計膜厚と低濃度部分６
ａの膜厚とはほぼ等しくなるように調整してもよい。な
お、上記のポリシリコン膜６の成膜に用いる装置として
はチューブ式の減圧ＣＶＤ装置を挙げることができ、成
膜温度は約５７５℃〜約５８５℃，デポ圧力は約０．４
５Ｔｏｒｒである。

【００２０】上記のようにして不純物濃度に傾斜を有す
るポリシリコン膜６を堆積した後、このポリシリコン膜
６に異方性エッチング処理を施す。その後、ポリシリコ
ン膜４上に形成された上記のシリコン酸化膜を除去す
る。以上のような工程を経て図２に示されるストレージ
ノード電極７が形成されることとなる。このストレージ
ノード電極７の表面を電子顕微鏡にて観察した結果、そ
の表面状態が平滑であることを確認した。

【００２１】上記のようにしてストレージノード電極７
を形成した後、このストレージノード電極７に熱リン酸
等を用いてエッチング処理を施す。このときの条件は、
約１６０℃，約９０分である。この熱リン酸処理後のス
トレージノード電極７の表面を観察した結果、ストレー
ジノード電極７の表面に微細な凹凸が形成されており、
かつ円筒型構造も維持されていることが確認できた。

【００２２】図３には、熱リン酸処理におけるポリシリ
コン（ｐｏｌｙ−Ｓｉ）あるいはアモルファスシリコン
（α−Ｓｉ）に含まれるリン（Ｐ）濃度とエッチングレ
ートとの関係が示されている。この図３に示されるよう
に、ポリシリコン膜６中のリン濃度が異なる場合、エッ
チングレートに差が生じることがわかる。

【００２３】したがって、本実施の形態１の場合のよう
にストレージノード電極７の側壁部において高濃度部分
６ｂと低濃度部分６ａとが形成された場合には、高濃度
部分６ｂにおいてはエッチングが促進され、この高濃度
部分６ｂよりもストレージノード電極７の内部に位置す
る低濃度部分６ａにおいてはエッチングが抑制される。
このようにストレージノード電極７の側壁部において不
純物濃度に傾斜をもたせることにより、エッチング量の
制御が容易となるとともに、ストレージノード電極７の
円筒形状を維持することも可能となる。

【００２４】（実施の形態２）次に、この発明の実施の
形態２について説明する。本実施の形態２では、上記の
ポリシリコン膜６の代わりにアモルファスシリコン膜を
用いる。このアモルファスシリコン膜の成膜に際し、成
膜温度は約５２０℃〜約５３０℃であり、デポ圧力は約
１．５Ｔｏｒｒである。そして、アモルファスシリコン
膜に含まれる不純物濃度分布は上記の実施の形態１の場
合と同様のものとする。

【００２５】上記のようにして形成されたストレージノ
ード電極７の表面には微細な凹凸が形成され、かつ円筒
型構造も維持できることを確認した。本実施の形態２の
ようにアモルファスシリコン膜を使用した場合でも上記
のような効果が得られるのは、図３に示される結果か
ら、アモルファスシリコン膜中の不純物濃度の差により
エッチングレートが異なることによるものと考えられ
る。

【００２６】（実施の形態３）次に、本発明の実施の形
態３について説明する。本実施の形態３では、ストレー
ジノード電極７の側壁部における膜質を異ならせてい
る。具体的には、図２において高濃度部分６ｂであった
部分をポリシリコンにより構成し、低濃度部分６ａであ
った部分をアモルファスシリコンにより構成している。
そして、ストレージノード電極７の側壁部に含まれる不
純物濃度は、６×１０²⁰（ａｔｏｍ／ｃｍ ³ ）と均一と
なるように調整した。この場合のストレージノード電極
７の側壁部を構成するポリシリコン膜あるいはアモルフ
ァスシリコン膜は、上記の実施の形態１あるいは実施の
形態２に示す条件で形成する。

【００２７】以上のような方法でストレージノード電極
７を形成した後、このストレージノード電極７の表面に
熱リン酸処理を施すことにより、ストレージノード電極
７の表面に微細な凹凸が形成され、かつ円筒型構造も維
持できることを確認した。この場合は、図３に示される
ように、膜質（材質）の差、つまりポリシリコンとアモ
ルファスシリコンの差によりエッチングレートが異なる
ことに起因するためと考えられる。

【００２８】なお、上記の実施の形態２あるいは実施の
形態３の場合には、熱リン酸処理をストレージノード電
極７に施した後に、さらに約８００℃，約３０分間の熱
処理を施してもよい。このような熱処理を施すことによ
り、アモルファスシリコンをポリシリコンに変換するこ
とが可能となるが、この熱処理後においても表面形状は
そのまま維持されていることが確認できた。

【００２９】以上のように、この発明の実施の形態につ
いて説明を行なったが、今回開示された実施の形態はす
べての点で例示であって制限的なものではないと考えら
れるべきである。本発明の範囲は特許請求の範囲によっ
て示され、特許請求の範囲と均等の意味および範囲内で
のすべての変更が含まれることが意図される。

【００３０】

【発明の効果】以上説明したように、本発明によれば、
筒型構造を有するキャパシタの下部電極（ストレージノ
ード電極）の側壁部の内側部分のエッチングレートが側
壁部の表層部分のエッチングレートよりも小さくなるよ
うに調整されている。それにより、下部電極の表面にエ
ッチングにより凹凸を形成する際に、側壁部の内側部分
でエッチングが進行するのを効果的に抑制することが可
能となる。そのため、エッチング量の制御が容易とな
り、かつ下部電極の筒型構造をも維持することが可能と
なる。その結果、半導体装置の歩留りを向上させること
が可能となる。

【００３１】なお、上記の内側部分に含まれる不純物濃
度を上記の表層部分に含まれる不純物濃度よりも相対的
に低くすることにより、内側部分のエッチングレートが
表層部分のエッチングレートよりも相対的に小さくなる
ように調整してもよい。それにより、エッチング量の制
御が容易となり、かつ下部電極の筒型構造をも維持する
ことが可能となる。

【００３２】また、上記の表層部分の材質と内側部分の
材質とを異ならせることにより、内側部分のエッチング
レートを表層部分のエッチングレートよりも小さくなる
ように調整することもできる。この場合も、エッチング
量の制御が容易となり、かつ下部電極の筒型構造をも維
持することが可能となる。

【００３３】さらに、表層部分の材質と内側部分の材質
とを異ならせた場合に、内側部分に含まれる不純物濃度
を表層部分に含まれる不純物濃度よりも相対的に低く調
整してもよい。この場合には、さらにエッチング量の制
御が容易となる。

【図面の簡単な説明】

【図１】 この発明の実施の形態１における半導体装置
を示す断面図である。

【図２】 この発明の実施の形態１における特徴的な製
造工程を示す断面図である。

【図３】 ポリシリコン（ｐｏｌｙ−Ｓｉ）とアモルフ
ァスシリコン（α−Ｓｉ）との熱リン酸によるエッチン
グの際のエッチングレートとその内部に導入されるリン
（Ｐ）濃度との関係を示す図である。

【図４】 円筒型キャパシタを有する従来の半導体装置
の製造工程の特徴的な一工程を示す断面図である。

【符号の説明】

１ シリコン基板、２ 層間絶縁膜、３ コンタクトホ
ール、４，６ ポリシリコン膜、５ シリコン酸化膜、
６ａ、低濃度部分、６ｂ 高濃度部分、７ ストレージ
ノード電極（キャパシタの下部電極）、８ 誘電体膜、
９ 上部電極。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 底壁部と該底壁部の周縁から立上がる側
   壁部とを含む下部電極と、該下部電極を覆うように形成
   される誘電体膜と上部電極とで構成される筒形キャパシ
   タを有する半導体装置の製造方法であって、 半導体基板の主表面上に絶縁層を介在して前記下部電極
   の底壁部を形成する工程と、 前記下部電極の側壁部の側面の表層部分のエッチングレ
   ートが前記側壁部において前記表層部分よりも内側に位
   置する内側部分のエッチングレートよりも大きくなるよ
   うに前記下部電極の側壁部を形成する工程と、 前記下部電極にエッチング処理を施すことにより前記下
   部電極の表面に凹凸を形成する工程と、 前記下部電極を覆うように前記誘電体膜と前記上部電極
   とを形成する工程と、を備えた、半導体装置の製造方
   法。
2. 【請求項２】 前記表層部分と前記内側部分とには抵抗
   低減のための不純物が導入され、前記表層部分に含まれ
   る前記不純物の濃度は前記内側部分に含まれる前記不純
   物の濃度よりも高く、 前記側壁部の形成工程は、 前記不純物の供給量を相対的に多くして前記表層部分を
   形成する工程と、 前記不純物の供給量を相対的に少なくして前記内側部分
   を形成する工程とを含む、請求項１に記載の半導体装置
   の製造方法。
3. 【請求項３】 前記表層部分と前記内側部分とは異なる
   材質により構成され、 前記側壁部の形成工程は、 第１の材質からなる前記表層部分を形成する工程と、 前記第１の材質とは異なる第２の材質からなる前記内側
   部分を形成する工程とを含む、請求項１または２に記載
   の半導体装置の製造方法。
4. 【請求項４】 前記表層部分と前記内側部分とには抵抗
   低減のための不純物が導入され、前記表層部分に含まれ
   る前記不純物の濃度は前記内側部分に含まれる前記不純
   物の濃度よりも高くなるように前記側壁部は形成され
   る、請求項３に記載の半導体装置の製造方法。