JPH0567730A - 半導体素子の構造および半導体素子の製造方法 - Google Patents
半導体素子の構造および半導体素子の製造方法Info
- Publication number
- JPH0567730A JPH0567730A JP3053933A JP5393391A JPH0567730A JP H0567730 A JPH0567730 A JP H0567730A JP 3053933 A JP3053933 A JP 3053933A JP 5393391 A JP5393391 A JP 5393391A JP H0567730 A JPH0567730 A JP H0567730A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- film
- silicon
- silicon film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000004065 semiconductor Substances 0.000 title claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000010703 silicon Substances 0.000 claims abstract description 48
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 23
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 17
- 230000001590 oxidative effect Effects 0.000 claims abstract description 13
- 230000003287 optical effect Effects 0.000 claims abstract description 11
- 238000004381 surface treatment Methods 0.000 claims abstract description 11
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 5
- 150000002367 halogens Chemical class 0.000 claims description 5
- 239000011261 inert gas Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 abstract description 7
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 22
- 238000003860 storage Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 238000000151 deposition Methods 0.000 description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 150000001721 carbon Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 229910052753 mercury Inorganic materials 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
スで大幅に増加する。 【構成】 滑らかな表面を有するアモルファスシリコン
膜19をエッチング等により形状加工を施した後、加工
時にアモルファスシリコン表面に形成された酸化膜や炭
素を取り除き真空中あるいは非酸化雰囲気中で加熱処理
することにより、アモルファスシリコン膜19の表面か
ら結晶化をおこしシリコン膜表面に凹凸を形成すること
ができる。この製造方法を用いれば半導体容量部の形状
にかからわず電極表面全面にシリコン膜のグレインに起
因する凹凸を有する半導体素子構造が形成できる。
Description
びその製造方法に関するものである。
イズは縮小し、キャパシターの面積は小さくなる傾向に
ある。そこで、十分な容量を確保するため、容量部面積
が大きく、耐α線特性や容量部間の干渉が少ないスタッ
クトキャパシタやトレンチスタックトキャパシタが用い
られている。しかし、64MbitのDRAMでは、セ
ル面積が1.5μm2以下になると見込まれており、こ
れらの構造を用いたとしても、容量絶縁膜として酸化膜
換算膜厚で50Å以下の容量絶縁膜が要求される。この
ように薄い容量絶縁膜を欠陥なく均質にチップ全体に形
成することは極めて難しい。そこで、容量部の面積を増
やすことで容量膜厚を現状維持する方法が提案されてい
る。本発明者は特願平2−72462号(平成2年3月
20日出願)でLPCVD法により表面に半円球状のグ
レインが緻密に成長したシリコン膜を形成し、これを形
状加工しスタックトキャパシタ電極に適用している。シ
リコンの凹凸を表面に形成したことにより、表面積を有
効に増加させた。この技術を用いることにより、厚さ1
00Å程度の酸化膜換算膜厚の容量絶縁膜で十分な蓄積
電荷を蓄え、リーク電流も減少させている。
面を有するシリコン膜を形成した後、これを形状加工し
デバイスに適用するという方法では、電極加工時にエッ
チングした部分が滑らかになってしまい、表面積増加の
効果が小さくなってしまうという欠点をもつ。また、ス
タックトキャパシタ電極側壁などは形状加工時にエッチ
ング雰囲気に晒されているため、側壁凹凸がエッチング
されてしまう可能性が残る。一方で凸凹の形成をシリコ
ン膜堆積時に行うため、凸凹を形成したくない部分にも
凸凹が形成されてしまうという問題も残る。
タ蓄積電極全面に凹凸を形成するデバイス構造およびこ
れを実現するための簡易な製造方法を提供することにあ
る。
め、本発明に係る半導体素子の構造においては、表面形
状にかかわらず、電極表面全面にシリコン膜のグレイン
に起因する凹凸を有するものである。
ては、滑らかな表面を有するアモルファスシリコンをエ
ッチング等により形状加工を施した後、加工時にアモル
ファスシリコン表面に形成された酸化膜や炭素を取り除
き、真空中あるいは非酸化雰囲気中で加熱処理すること
により、アモルファスシリコン表面から結晶化をおこ
し、シリコン膜表面に凹凸を形成するものである。
化処理として、アモルファスシリコン表面を汚染してい
る炭素をオゾンガスを用いた光表面処理により低温で還
元除去した後に、自然酸化膜を除去し真空中あるいは非
酸化雰囲気中で加熱処理することにより、アモルファス
シリコン表面から結晶化をおこし、シリコン膜表面に凹
凸を形成するものである。
理としてアモルファスシリコン表面を汚染している炭
素,自然酸化膜並びに表面のダメージを受けたシリコン
層をハロゲン系ガスを用いた光表面処理により低温で還
元除去した後に、真空中あるいは非酸化雰囲気中で加熱
処理することにより、アモルファスシリコン表面から結
晶化をおこし、シリコン膜表面に凹凸を形成してもよ
い。
一部に選択的にシリコン膜のグレインに起因する凹凸を
形成するものである。
シリコンをエッチング等により形状加工を施した後、こ
の形状加工処理によりアモルファスシリコン表面に形成
された酸化膜や炭素を取り除き、さらに真空中あるいは
非酸化雰囲気中で加熱処理することでアモルファスシリ
コン表面から結晶化が始まり膜表面に凹凸が形成され、
膜の表面積が増加することを見出した。
て、自然酸化膜をHF等で除去しただけではアモルファ
スシリコン表面に炭素等の汚染が残ってしまう。このた
め、真空中あるいは非酸化雰囲気中で加熱処理してもシ
リコン原子のマイグレーションが抑制されてしまい、表
面に緻密な凹凸を形成することができない。また炭素の
汚染除去はアモルファスシリコンが結晶化する温度以下
で行わなければ、アモルファスシリコンが結晶化してし
まい、表面に凹凸を形成することができない。そこで、
アモルファスシリコン表面を汚染している炭素をオゾン
ガスを用いた光表面処理により低温で還元除去した後
に、自然酸化膜を除去し真空中あるいは非酸化雰囲気中
で加熱処理することにより、シリコン膜表面に緻密な凹
凸が形成できる本方法を提供する。
理としてアモルファスシリコン表面を汚染している炭
素,自然酸化膜並びに表面のダメージを受けたシリコン
層をハロゲン系ガスを用いて光表面処理により低温で還
元除去した後に、真空中あるいは非酸化雰囲気中で加熱
処理することによってもアモルファスシリコン表面から
結晶化をおこし、シリコン膜表面に凹凸が形成できるこ
とを見出した。
シリコンに形状加工を施しておけば、蓄積電極全面にシ
リコン膜表面からの結晶化に起因する凹凸が形成でき
る。
又は酸化膜を組合せた電極を形成すれば、清浄な表面を
有するアモルファスシリコンの部分のみ前述した処理に
より、シリコン膜のグレインに起因する凹凸を形成する
ことができる。
る。
蓄積電極全面に凸凹表面を有するシリコン膜を適用した
ときの構造断面図を模式的に示す。図において、本発明
に係る半導体素子の構造は、表面形状にかかわらず、電
極20の表面全面にシリコン膜のグレインに起因する凹
凸21を有するものであり、図1(a)は、単純な立方
体構造に凸凹表面を有するシリコン膜を適用した場合、
(b)はシリンダータイプの蓄積電極に適用した場合、
(c)はフィンタイプの蓄積電極に適用した場合、
(d)はスタックトトレンチキャパシタに適用した場合
である。
するための製造方法の一例を単純な立方体構造のスタッ
クトキャパシタ電極において示す。図2(a)に510
℃で2500Å堆積したシリコン膜を大気中に取り出し
たときの表面状態を示す。(b)には510℃で250
0Å堆積したアモルファスシリコン膜を大気中に取り出
した後、表面に形成された自然酸化膜をHFにより除去
し、その後1×10-7Torrの真空中で600℃で1
時間加熱したときの表面状態を示す。堆積はLPCVD
法で行い、使用ガスはSiH4+He(SiH4:20
%,He:80%),圧力は1Torrである。堆積は
厚いSiO2膜を形成したSi基板上に行った。図2
(a),(b)は今回形成したシリコン膜表面の走査電
子顕微鏡(SEM)で、(a)は倍率10万倍であり、
(b)は倍率45万倍である。この走査電子顕微鏡の加
速電圧は20KVである。
電極全体に凹凸を成長する方法を示す。まず図3A
(a)に示すようにSi基板1上に酸化膜2を形成し、
その上にレジスト3を塗布してパターニングし、ドライ
エッチングで酸化膜2をエッチングする(図3A
(b))。その後図3B(c)に示すように、ポリシリ
コン膜4を堆積し、リンやヒ素等の不純物を熱拡散によ
り添加する。ポリシリコン膜4はLPCVD法で通常の
条件で堆積した。堆積条件は温度600℃使用ガスはS
iH4+He(SiH4:20%,He:80%),圧力
1Torrである。その上にアモルファスシリコン膜9
を510℃で堆積した。温度以外の成長条件は600℃
で堆積ポリシリコン膜4と同様である。このアモルファ
スシリコン膜9上にレジスト10を塗布しパターニング
し(図3B(c))。これをマスクにしてアモルファス
シリコン膜9及びポリシリコン膜4をドライエッチング
する(図3B(d))。
シリコン膜19をLPCVD法で2000Å堆積した
(図3C(e))。堆積条件は温度510℃使用ガスは
SiH4+He(SiH4:20%,He:80%),圧
力1Torrである。その後、このアモルファスシリコ
ン膜19をRIE(Reactive・Ion・Etc
hing)により加工し電極を形成する(図3C
(f))。その後アモルファスシリコン膜19上の炭素
汚染を除去するためアンモニアと過酸化水素の混合液で
洗浄を行い、さらにHFで自然酸化膜を除去した。続い
て1×10-7Torrの真空中に導入して600℃で1
時間の加熱を行った。この熱処理により電極表面に凹凸
が形成される(図3D(g))。
これにより、リンやヒ素等の導電性不純物が下層電極よ
り凸凹を有するシリコン膜中に注入される。この後容量
絶縁膜12及び上部電極(リンドープポリシリコン1
3)を形成する(図3D(h))。このようにして形成
したキャパシタの表面積増加率は600℃で堆積したシ
リコン膜の2.1倍程度と非常に大きい。
IE処理後アモルファスシリコン膜表面に炭素が付着す
る。この炭素がアモルファスシリコン膜19の表面に残
っていると、アモルファスシリコン膜19を真空中で加
熱しても表面マイグレーションが抑制されてしまうため
に表面凹凸が形成できない。この炭素をアンモニアと過
酸化水素の混合液で洗浄することにより除去しても良い
が、オゾンガスを用いた光表面処理(水銀ランプ波長2
00〜400nm,強度110mW/cm2,1Tor
r)により低温で炭素を還元除去する方法を用いれば簡
易に、しかもさらに清浄なシリコン表面を得ることがで
きる。この処理後、自然酸化膜を除去し真空中あるいは
不活性ガス等の非酸化雰囲気中で加熱処理することによ
り、アモルファスシリコン膜19の表面から結晶化をお
こし、シリコン膜表面に緻密な凹凸を形成することが可
能となる。このメカニズムを図4に示す。
ンガスによる光表面処理に代え、RIE後のアモルファ
スシリコン膜19の表面をハロゲン系ガスを用いた光表
面処理により、炭素,自然酸化膜及びRIEによるダメ
ージを受けたシリコン膜を同時に除去する方法を提案す
るものである。ハロゲンガスには、塩素ガスを実際に使
用した。またランプは水銀ランプ波長300〜400n
m,圧力200mTorrで110mW/cm2の強度
で使用した。この光表面処理後、真空中あるいは不活性
ガス等の非酸化雰囲気中でアモルファスシリコン膜19
を加熱処理することにより、アモルファスシリコン膜1
9表面から結晶化が始まり、シリコン膜表面に緻密な凹
凸が形成される。このメカニズムを図5に示す。
タ電極全面に凹凸を形成することは表面積増加に有効な
方法ではあるが、デバイスの構造上全面に凹凸を形成し
た方が常に有利であるとは限らない。そこで、本実施例
では凹凸を形成したい場所のみ選択的に凹凸を成長する
製造方法を提案する。
例にして以下に示す。まず図6A(a)に示すようにS
i基板1上に酸化膜2及びシリコン窒化膜7を形成し、
その上にレジスト3を塗布してパターニングし、ドライ
エッチングで酸化膜2及びシリコン窒化膜7をエッチン
グする(図6A(b))。このレジスト3を除去し、図
6B(c)に示すようにポリシリコン膜4を堆積し、リ
ンやヒ素等の不純物を熱拡散により添加する。ポリシリ
コン膜4はLPCVD法で通常の条件で堆積した。堆積
条件は温度600℃、使用ガスはSiH4+He(Si
H4:20%,He:80%),圧力1Torrであ
る。その上にHTO酸化膜5を4000Å堆積した。堆
積条件は温度600℃、使用ガスはSiH4+He(S
iH4:20%,He:80%)+N2Oガス,圧力1T
orrである。この上にレジスト6を塗布しパターニン
グした(図6B(c))。このレジスト6をマスクにド
ライエッチングで酸化膜5を加工し、レジスト6を除去
した後にアモルファスシリコン膜9を1500Å堆積し
た(図6B(d))。その後、このアモルファスシリコ
ン膜9をRIE(Reactive・Ion・Etch
ing)により加工し電極を形成する(図6C
(e))。
汚染を除去するためアンモニアと過酸化水素の混合液で
洗浄を行い、さらにHFで自然酸化膜を除去した。続い
て1×10-7Torrの真空中に導入して600℃で1
時間の加熱を行った。この熱処理により電極表面に凹凸
が形成される(図6C(f))。次にこの電極間の酸化
膜を1:100=HF:H2Oによりウェットエッチン
グし除去した(図6D(g))。さらに容量絶縁膜12
及びリンドープポリシリコン13を堆積しキャパシタを
形成した(図6D(h))。
本発明の半導体素子構造を実現すれば、電極表面積を簡
易なプロセスで大幅に増加することができる。
示す図である。
る。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
ングレインに起因する凹凸を形成するための製造方法を
示す図である。
ングレインに起因する凹凸を形成するための製造方法を
示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
コングレインに起因する凹凸を形成するための製造方法
を示す図である。
Claims (5)
- 【請求項1】 表面形状にかかわらず、電極表面全面に
シリコン膜のグレインに起因する凹凸を有することを特
徴とする半導体素子の構造。 - 【請求項2】 滑らかな表面を有するアモルファスシリ
コンをエッチング等により形状加工を施した後、加工時
にアモルファスシリコン表面に形成された酸化膜や炭素
を取り除き、真空中あるいは不活性ガス等の非酸化雰囲
気中で加熱処理することにより、アモルファスシリコン
表面から結晶化を生じさせ、シリコン膜表面に凹凸を形
成することを特徴とする半導体素子の製造方法。 - 【請求項3】 アモルファスシリコン表面を汚染してい
る炭素をオゾンガスを用いた光表面処理により低温で還
元除去した後に、自然酸化膜を除去し真空中あるいは不
活性ガス等の非酸化雰囲気中で加熱処理することによ
り、アモルファスシリコン表面から結晶化をおこし、シ
リコン膜表面に凹凸を形成することを特徴とする半導体
素子の製造方法。 - 【請求項4】 アモルファスシリコン表面を汚染してい
る炭素,自然酸化膜並びに表面のダメージを受けたシリ
コン層をハロゲン系ガスを用いた光表面処理により低温
で還元除去した後に、真空中あるいは不活性ガス等の非
酸化雰囲気中で加熱処理することにより、アモルファス
シリコン表面から結晶化をおこし、シリコン膜表面に凹
凸を形成することを特徴とする半導体素子の製造方法。 - 【請求項5】 電極の一部に選択的にシリコン膜のグレ
インに起因する凹凸を形成することを特徴とする半導体
素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3053933A JP2692402B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3053933A JP2692402B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0567730A true JPH0567730A (ja) | 1993-03-19 |
JP2692402B2 JP2692402B2 (ja) | 1997-12-17 |
Family
ID=12956546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3053933A Expired - Lifetime JP2692402B2 (ja) | 1991-02-26 | 1991-02-26 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2692402B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529569A (ja) * | 1991-07-25 | 1993-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH05226605A (ja) * | 1991-11-19 | 1993-09-03 | Samsung Electron Co Ltd | キャパシタおよびその製造方法 |
JPH05299603A (ja) * | 1992-04-24 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP0734060A1 (en) * | 1995-03-22 | 1996-09-25 | Samsung Electronics Co., Ltd. | DRAM capacitor storage electrode with textured surface |
JPH0997879A (ja) * | 1995-09-29 | 1997-04-08 | Nec Corp | 半導体装置およびその製造方法 |
US5663085A (en) * | 1995-04-27 | 1997-09-02 | Nec Corporation | Method for fabricating capacitive element of semiconductor memory device |
US5858837A (en) * | 1996-11-12 | 1999-01-12 | Nec Corporation | Method of manufacturing semiconductor memory device |
US5953608A (en) * | 1996-07-04 | 1999-09-14 | Nec Corporation | Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide |
KR100228420B1 (ko) * | 1995-12-02 | 1999-11-01 | 김영환 | 반도체 소자의 캐패시터 전극 제조방법 |
US6278156B1 (en) | 1997-11-12 | 2001-08-21 | Nec Corporation | Dielectric separate type semiconductor device |
US6281161B1 (en) | 1998-08-27 | 2001-08-28 | Micron Technology, Inc. | Platinum-containing materials and catalysts |
US7060615B2 (en) | 1998-08-27 | 2006-06-13 | Micron Technology, Inc. | Methods of forming roughened layers of platinum |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225123A (ja) * | 1988-03-04 | 1989-09-08 | Fujitsu Ltd | 半導体基板の洗浄方法 |
JPH02106927A (ja) * | 1988-10-17 | 1990-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1991
- 1991-02-26 JP JP3053933A patent/JP2692402B2/ja not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01225123A (ja) * | 1988-03-04 | 1989-09-08 | Fujitsu Ltd | 半導体基板の洗浄方法 |
JPH02106927A (ja) * | 1988-10-17 | 1990-04-19 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529569A (ja) * | 1991-07-25 | 1993-02-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JPH05226605A (ja) * | 1991-11-19 | 1993-09-03 | Samsung Electron Co Ltd | キャパシタおよびその製造方法 |
JPH05299603A (ja) * | 1992-04-24 | 1993-11-12 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
EP0734060A1 (en) * | 1995-03-22 | 1996-09-25 | Samsung Electronics Co., Ltd. | DRAM capacitor storage electrode with textured surface |
US5663085A (en) * | 1995-04-27 | 1997-09-02 | Nec Corporation | Method for fabricating capacitive element of semiconductor memory device |
JPH0997879A (ja) * | 1995-09-29 | 1997-04-08 | Nec Corp | 半導体装置およびその製造方法 |
KR100228420B1 (ko) * | 1995-12-02 | 1999-11-01 | 김영환 | 반도체 소자의 캐패시터 전극 제조방법 |
US5953608A (en) * | 1996-07-04 | 1999-09-14 | Nec Corporation | Method of forming a DRAM stacked capacitor using an etch blocking film of silicon oxide |
US5858837A (en) * | 1996-11-12 | 1999-01-12 | Nec Corporation | Method of manufacturing semiconductor memory device |
US6278156B1 (en) | 1997-11-12 | 2001-08-21 | Nec Corporation | Dielectric separate type semiconductor device |
US6281161B1 (en) | 1998-08-27 | 2001-08-28 | Micron Technology, Inc. | Platinum-containing materials and catalysts |
US6583022B1 (en) | 1998-08-27 | 2003-06-24 | Micron Technology, Inc. | Methods of forming roughened layers of platinum and methods of forming capacitors |
US7060615B2 (en) | 1998-08-27 | 2006-06-13 | Micron Technology, Inc. | Methods of forming roughened layers of platinum |
US7098503B1 (en) | 1998-08-27 | 2006-08-29 | Micron Technology, Inc. | Circuitry and capacitors comprising roughened platinum layers |
US7291920B2 (en) | 1998-08-27 | 2007-11-06 | Micron Technology, Inc. | Semiconductor structures |
US7719044B2 (en) | 1998-08-27 | 2010-05-18 | Micron Technology, Inc. | Platinum-containing integrated circuits and capacitor constructions |
Also Published As
Publication number | Publication date |
---|---|
JP2692402B2 (ja) | 1997-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5366917A (en) | Method for fabricating polycrystalline silicon having micro roughness on the surface | |
US5691249A (en) | Method for fabricating polycrystalline silicon having micro roughness on the surface | |
JP2519612B2 (ja) | 表面積が極大化されたシリコン層の製造方法 | |
KR100275754B1 (ko) | 커패시터 하부전극의 반구형 그레인 형성전 전처리방법 | |
JP2692402B2 (ja) | 半導体素子の製造方法 | |
JPH07235526A (ja) | 凸凹ポリシリコン及び多結晶シリコン膜の形成方法 | |
JP2679433B2 (ja) | 多結晶シリコン膜の形成方法 | |
KR100376351B1 (ko) | 커패시터 소자 제조 방법 | |
JPH08204145A (ja) | 半導体装置の製造方法 | |
JP2738256B2 (ja) | 半導体装置およびその製造方法 | |
JP3071284B2 (ja) | 半導体素子の製造方法 | |
JP3206921B2 (ja) | 極薄ゲート酸化物を形成する方法 | |
JP2830705B2 (ja) | 半導体装置の製造方法 | |
JP3186077B2 (ja) | 多結晶シリコン膜の形成方法 | |
US6077776A (en) | Polysilicon residue free process by thermal treatment | |
JP2882217B2 (ja) | 半導体素子の製造方法 | |
JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
US8152918B2 (en) | Methods for epitaxial silicon growth | |
JPH09232529A (ja) | 半導体記憶装置およびその製造方法 | |
JP2800408B2 (ja) | 半導体装置の製造方法 | |
JPH065805A (ja) | 半導体装置の製造方法 | |
KR20020010830A (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
JPH1168061A (ja) | 粗面化導電性膜の形成方法及び半導体装置 | |
JP3057084B2 (ja) | 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法 | |
JPH1022474A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 14 |