JP3057084B2 - 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法 - Google Patents
半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法Info
- Publication number
- JP3057084B2 JP3057084B2 JP11114406A JP11440699A JP3057084B2 JP 3057084 B2 JP3057084 B2 JP 3057084B2 JP 11114406 A JP11114406 A JP 11114406A JP 11440699 A JP11440699 A JP 11440699A JP 3057084 B2 JP3057084 B2 JP 3057084B2
- Authority
- JP
- Japan
- Prior art keywords
- gas
- charge storage
- storage electrode
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造分野に係
り、特に半導体装置製造工程の中のキャパシタの電荷貯
蔵電極形成工程に関する。さらに詳しくは選択的半球形
シリコングレーン(Hemispherical Silicon Grain : HS
G)薄膜を適用した電荷貯蔵電極形成工程に関する。
り、特に半導体装置製造工程の中のキャパシタの電荷貯
蔵電極形成工程に関する。さらに詳しくは選択的半球形
シリコングレーン(Hemispherical Silicon Grain : HS
G)薄膜を適用した電荷貯蔵電極形成工程に関する。
【０００２】
【従来の技術】一般に、ＤＲＡＭを始め半導体装置の集
積度が高くなるにつれて端子セルの面積は縮小されてい
るにも拘わらず、半導体装置の動作特性を確保するため
には一定量以上のキャパシタンスを保たなければならな
いという課題を抱えている。
積度が高くなるにつれて端子セルの面積は縮小されてい
るにも拘わらず、半導体装置の動作特性を確保するため
には一定量以上のキャパシタンスを保たなければならな
いという課題を抱えている。
【０００３】かかる課題を解決するために、多様な３次
元構造の電荷貯蔵電極が提示され、電荷貯蔵電極の表面
積を確保しようとしたが、電荷貯蔵電極の形成のための
工程の難易度が高く、工程完了後に大きい段差を誘発し
て後続工程を難しくするという問題点があった。また、
他の解決方案として、Ｔａ2Ｏ5（Ｂａ1-xＳｒx）ＴｉＯ
3（以下、「ＢＳＴ」という）などの高誘電物質を用い
てキャパシタンスを確保しようと試みたが、素子への実
際適用のためには未だ解決されなければならない工程上
の不備点があって量産が難しいという問題点があった。
元構造の電荷貯蔵電極が提示され、電荷貯蔵電極の表面
積を確保しようとしたが、電荷貯蔵電極の形成のための
工程の難易度が高く、工程完了後に大きい段差を誘発し
て後続工程を難しくするという問題点があった。また、
他の解決方案として、Ｔａ2Ｏ5（Ｂａ1-xＳｒx）ＴｉＯ
3（以下、「ＢＳＴ」という）などの高誘電物質を用い
てキャパシタンスを確保しようと試みたが、素子への実
際適用のためには未だ解決されなければならない工程上
の不備点があって量産が難しいという問題点があった。
【０００４】近年、半球形シリコングレーン薄膜を電荷
貯蔵電極に適用した技術が提示されている。この技術は
微細構造特性を用いて薄膜の表面を凸凹化させることに
より、薄膜の表面積を２倍以上増加させることができ、
２５６メガ級以上の高集積半導体装置に適用することが
できる。従来の半球形シリコングレーン電荷貯蔵電極形
成工程は、電荷貯蔵電極コンタクトホールが穿設された
ウェーハ全体構造上に半球形シリコングレーンを成長さ
せ、ドーピング工程、デグレーズ(deglaze)工程及びエ
ッチバック(etch back)工程を施したので、工程数の増
加、パーティクル(particle)発生などの問題点により量
産性が低下するという問題点があった。
貯蔵電極に適用した技術が提示されている。この技術は
微細構造特性を用いて薄膜の表面を凸凹化させることに
より、薄膜の表面積を２倍以上増加させることができ、
２５６メガ級以上の高集積半導体装置に適用することが
できる。従来の半球形シリコングレーン電荷貯蔵電極形
成工程は、電荷貯蔵電極コンタクトホールが穿設された
ウェーハ全体構造上に半球形シリコングレーンを成長さ
せ、ドーピング工程、デグレーズ(deglaze)工程及びエ
ッチバック(etch back)工程を施したので、工程数の増
加、パーティクル(particle)発生などの問題点により量
産性が低下するという問題点があった。
【０００５】最近はかかる半球形シリコングレーン電荷
貯蔵電極技術の問題点を解決するため、電荷貯蔵電極形
成領域のみでＨＳＧが成長する選択的ＨＳＧ工程を適用
する技術が提示されている。この技術は電荷貯蔵電極を
確定するパターニング過程で必須的にドライエッチング
工程を伴うが、このようなドライエッチング工程で用い
られるガスの種類に応じて後続の選択的ＨＳＧ工程の選
択性及びグレーンサイズを決定する重要な変数として作
用することが確認された。特に、炭素ハロゲン化物(car
bon halide)系ガス（例えば、Ｃ2Ｆ6、ＣＦ4、ＣＨ
Ｆ3、ＣＣｌ4等）を使用する場合、ＨＳＧが形成されな
いか、或いは形成されてもＨＳＧのグレーンサイズが極
めて小さくて電荷貯蔵電極の表面積拡張効果が得られな
いという問題点が生じている。これは電荷貯蔵電極のパ
ターニングに用いられるドライエッチングガスとしての
炭素ハロゲン化物系ガス中に含有された炭素（Ｃ）成分
がエッチング工程後ＨＳＧが選択的に形成されるアモル
ファスシリコン表面及び層間絶縁膜に残留して、ＨＳＧ
の形成に必要なシード(seed)形成を妨害するか、或いは
シード形成後シリコン原子の表面移動を妨げる要素とし
て作用するからである。
貯蔵電極技術の問題点を解決するため、電荷貯蔵電極形
成領域のみでＨＳＧが成長する選択的ＨＳＧ工程を適用
する技術が提示されている。この技術は電荷貯蔵電極を
確定するパターニング過程で必須的にドライエッチング
工程を伴うが、このようなドライエッチング工程で用い
られるガスの種類に応じて後続の選択的ＨＳＧ工程の選
択性及びグレーンサイズを決定する重要な変数として作
用することが確認された。特に、炭素ハロゲン化物(car
bon halide)系ガス（例えば、Ｃ2Ｆ6、ＣＦ4、ＣＨ
Ｆ3、ＣＣｌ4等）を使用する場合、ＨＳＧが形成されな
いか、或いは形成されてもＨＳＧのグレーンサイズが極
めて小さくて電荷貯蔵電極の表面積拡張効果が得られな
いという問題点が生じている。これは電荷貯蔵電極のパ
ターニングに用いられるドライエッチングガスとしての
炭素ハロゲン化物系ガス中に含有された炭素（Ｃ）成分
がエッチング工程後ＨＳＧが選択的に形成されるアモル
ファスシリコン表面及び層間絶縁膜に残留して、ＨＳＧ
の形成に必要なシード(seed)形成を妨害するか、或いは
シード形成後シリコン原子の表面移動を妨げる要素とし
て作用するからである。
【０００６】添付した図６ａ及び図６ｂは前述した従来
の技術によって形成された単純スタック構造の選択的半
球形シリコングレーン電荷貯蔵電極の電子顕微鏡(Scann
ingElectron Microscope;SEM)写真を示し、図６ａは電
荷貯蔵電極の上面、図６ｂはその側面のＨＳＧ成長状態
を確認することができる。図６ｂに示すように、電荷貯
蔵電極の側面はエッチング時に炭素成分の影響をより少
なく受け、ある程度のＨＳＧのグレーンサイズを示して
いるが、図６ａに示すように、電荷貯蔵電極の上面はド
ライエッチングガスとしての炭素ハロゲン化物系ガス中
に含有された炭素Ｃ成分の影響によりＨＳＧのグレーン
が碌に成長しないことが分かる。
の技術によって形成された単純スタック構造の選択的半
球形シリコングレーン電荷貯蔵電極の電子顕微鏡(Scann
ingElectron Microscope;SEM)写真を示し、図６ａは電
荷貯蔵電極の上面、図６ｂはその側面のＨＳＧ成長状態
を確認することができる。図６ｂに示すように、電荷貯
蔵電極の側面はエッチング時に炭素成分の影響をより少
なく受け、ある程度のＨＳＧのグレーンサイズを示して
いるが、図６ａに示すように、電荷貯蔵電極の上面はド
ライエッチングガスとしての炭素ハロゲン化物系ガス中
に含有された炭素Ｃ成分の影響によりＨＳＧのグレーン
が碌に成長しないことが分かる。
【０００７】
【発明が解決しようとする課題】本発明の目的は、選択
的ＨＳＧ形成時に所望のグレーンサイズを得ることによ
り、キャパシタ有効表面積を充分確保することができる
半導体装置の選択的半球形シリコングレーン電荷貯蔵電
極形成方法を提供することにある。
的ＨＳＧ形成時に所望のグレーンサイズを得ることによ
り、キャパシタ有効表面積を充分確保することができる
半導体装置の選択的半球形シリコングレーン電荷貯蔵電
極形成方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、選択的半球形
シリコングレーン電荷貯蔵電極形成工程時、電荷貯蔵電
極を確定する(define)ためのアモルファスシリコン膜の
ドライエッチング工程で用いられる炭素ハロゲン化物系
ガスを制限し、ドライエッチング工程後にＨＳＧの成長
を妨げる炭素成分が残留しないようにする。即ち、本発
明は電荷貯蔵電極を確定する(define)ためのアモルファ
スシリコン膜のドライエッチング工程時、一般的な炭素
ハロゲン化物系ガスを用いて一部分をエッチングした
後、最終的にＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒガス
など炭素成分を含んでいないシリコンエッチングガスを
用いてアモルファスシリコン膜の残部をエッチングする
か、或いはアモルファスシリコン膜の選択エッチング
時、ＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒガスなど炭素
成分を含んでいないエッチングガスのみを使用する技術
である。
シリコングレーン電荷貯蔵電極形成工程時、電荷貯蔵電
極を確定する(define)ためのアモルファスシリコン膜の
ドライエッチング工程で用いられる炭素ハロゲン化物系
ガスを制限し、ドライエッチング工程後にＨＳＧの成長
を妨げる炭素成分が残留しないようにする。即ち、本発
明は電荷貯蔵電極を確定する(define)ためのアモルファ
スシリコン膜のドライエッチング工程時、一般的な炭素
ハロゲン化物系ガスを用いて一部分をエッチングした
後、最終的にＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒガス
など炭素成分を含んでいないシリコンエッチングガスを
用いてアモルファスシリコン膜の残部をエッチングする
か、或いはアモルファスシリコン膜の選択エッチング
時、ＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒガスなど炭素
成分を含んでいないエッチングガスのみを使用する技術
である。
【０００９】前述した本発明の技術的原理から提供され
る特徴的な半導体装置の選択的半球形シリコングレーン
電荷貯蔵電極形成方法は、半導体装置の選択的半球形シ
リコングレーン電荷貯蔵電極形成方法において、コンタ
クトホールの穿設されたウェーハ全体構造上にアモルフ
ァスシリコン膜を形成する第１段階と、炭素ハロゲン化
物系ガスを主エッチングガスとして前記アモルファスシ
リコン膜の一部を選択エッチングする第２段階と、炭素
成分を含んでいないシリコンエッチングガスを用いて前
記アモルファスシリコン膜の残部を選択エッチングする
第３段階と、前記第３段階遂行後、前記アモルファスシ
リコン膜の表面に選択的に半球形シリコングレーンを形
成する第４段階とを含んでなる。
る特徴的な半導体装置の選択的半球形シリコングレーン
電荷貯蔵電極形成方法は、半導体装置の選択的半球形シ
リコングレーン電荷貯蔵電極形成方法において、コンタ
クトホールの穿設されたウェーハ全体構造上にアモルフ
ァスシリコン膜を形成する第１段階と、炭素ハロゲン化
物系ガスを主エッチングガスとして前記アモルファスシ
リコン膜の一部を選択エッチングする第２段階と、炭素
成分を含んでいないシリコンエッチングガスを用いて前
記アモルファスシリコン膜の残部を選択エッチングする
第３段階と、前記第３段階遂行後、前記アモルファスシ
リコン膜の表面に選択的に半球形シリコングレーンを形
成する第４段階とを含んでなる。
【００１０】なお、前述した本発明の技術的原理から提
供される特徴的な半導体装置の選択的半球形シリコング
レーン電荷貯蔵電極形成方法は、半導体装置の選択的半
球形シリコングレーン電荷貯蔵電極形成方法において、
コンタクトホールの穿設されたウェーハ全体構造上にア
モルファスシリコン膜を形成する第１段階と、炭素成分
を含んでいないガスを主エッチングガスとして前記アモ
ルファスシリコン膜を選択エッチングする第２段階と、
前記第２段階遂行後、前記アモルファスシリコン膜の表
面に選択的に半球形シリコングレーンを形成する第３段
階とを含んでなる。
供される特徴的な半導体装置の選択的半球形シリコング
レーン電荷貯蔵電極形成方法は、半導体装置の選択的半
球形シリコングレーン電荷貯蔵電極形成方法において、
コンタクトホールの穿設されたウェーハ全体構造上にア
モルファスシリコン膜を形成する第１段階と、炭素成分
を含んでいないガスを主エッチングガスとして前記アモ
ルファスシリコン膜を選択エッチングする第２段階と、
前記第２段階遂行後、前記アモルファスシリコン膜の表
面に選択的に半球形シリコングレーンを形成する第３段
階とを含んでなる。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施例を説
明する。添付した図１ａ乃至図１ｅは本発明の一実施例
による電荷貯蔵電極形成工程を示す。次に、同図を参照
してその工程を考察する。
明する。添付した図１ａ乃至図１ｅは本発明の一実施例
による電荷貯蔵電極形成工程を示す。次に、同図を参照
してその工程を考察する。
【００１２】まず、図１ａに示すように、所定の工程を
済ませたシリコン基板１０の全体構造上に層間絶縁膜１
１を蒸着する。ここで、層間絶縁膜１１としては、単層
または多層の絶縁膜を用いてもよく、ＢＰＳＧ(Boro Ph
ospho Silicate Glass)、ＢＳＧ(Boro Silicate Glas
s)、ＰＳＧ(Phospho Silicate Glass)など不純物がドー
プされた酸化膜を用いても、熱酸化膜、高温酸化膜(Hig
h Temperature Oxide:HTO)のような蒸着酸化膜などの不
純物がドープされていない酸化膜を用いてもよい。即
ち、本発明の実施に層間絶縁膜１１の種類はあまり影響
を与えない。
済ませたシリコン基板１０の全体構造上に層間絶縁膜１
１を蒸着する。ここで、層間絶縁膜１１としては、単層
または多層の絶縁膜を用いてもよく、ＢＰＳＧ(Boro Ph
ospho Silicate Glass)、ＢＳＧ(Boro Silicate Glas
s)、ＰＳＧ(Phospho Silicate Glass)など不純物がドー
プされた酸化膜を用いても、熱酸化膜、高温酸化膜(Hig
h Temperature Oxide:HTO)のような蒸着酸化膜などの不
純物がドープされていない酸化膜を用いてもよい。即
ち、本発明の実施に層間絶縁膜１１の種類はあまり影響
を与えない。
【００１３】次に、図１ｂに示すように層間絶縁膜１１
を選択エッチングして電荷貯蔵電極のコンタクトホール
を形成する。
を選択エッチングして電荷貯蔵電極のコンタクトホール
を形成する。
【００１４】続いて、図１ｃに示すように、コンタクト
ホールが穿設された全体構造上に不純物のドープされた
アモルファスシリコン膜１２を蒸着する。この時、アモ
ルファスシリコン膜１２はＳｉＨ4ガス、Ｓｉ2Ｈ6ガス
などのシリコンＳｉソースから得ることができ、ドーピ
ングソースとしてはＰＨ3ガスなど燐（Ｐ）の含まれた
ガスを使用してもよい。勿論、ドープされていないアモ
ルファスシリコン膜を蒸着した後イオン注入工程を施し
てもよい。
ホールが穿設された全体構造上に不純物のドープされた
アモルファスシリコン膜１２を蒸着する。この時、アモ
ルファスシリコン膜１２はＳｉＨ4ガス、Ｓｉ2Ｈ6ガス
などのシリコンＳｉソースから得ることができ、ドーピ
ングソースとしてはＰＨ3ガスなど燐（Ｐ）の含まれた
ガスを使用してもよい。勿論、ドープされていないアモ
ルファスシリコン膜を蒸着した後イオン注入工程を施し
てもよい。
【００１５】次に、図１ｄに示すように、アモルファス
シリコン膜１２上に電荷貯蔵電極を確定する(define)た
めのフォトレジストパターン１３を形成する。
シリコン膜１２上に電荷貯蔵電極を確定する(define)た
めのフォトレジストパターン１３を形成する。
【００１６】次に、図１ｅに示すように、フォトレジス
トパターン１３をエッチングマスクとしてアモルファス
シリコン膜１２をドライエッチングする。この時、ドラ
イエッチングは、Ｃ2Ｆ6、ＣＦ4、ＣＨＦ3、ＣＣｌ4等
の炭素ハロゲン化物系ガスを用いてアモルファスシリコ
ン膜１２の一部をエッチングし、その後アモルファスシ
リコン膜１２の残部をＳＦ6ガス或いはＣｌ2＋Ｏ2ガス
を用いてエッチングする２段階ドライエッチングで行わ
れる。ここで、炭素ハロゲン化物系ガスはエッチング率
（或いはエッチング速度）(etch rate)及びエッチング
バイアス(etch bias)に優れた特性を有し、ＳＦ6ガス或
いはＣｌ2＋Ｏ2ガスは後続の選択的ＨＳＧ成長時に炭素
Ｃ成分によるＨＳＧ成長抑制現象を防止する。
トパターン１３をエッチングマスクとしてアモルファス
シリコン膜１２をドライエッチングする。この時、ドラ
イエッチングは、Ｃ2Ｆ6、ＣＦ4、ＣＨＦ3、ＣＣｌ4等
の炭素ハロゲン化物系ガスを用いてアモルファスシリコ
ン膜１２の一部をエッチングし、その後アモルファスシ
リコン膜１２の残部をＳＦ6ガス或いはＣｌ2＋Ｏ2ガス
を用いてエッチングする２段階ドライエッチングで行わ
れる。ここで、炭素ハロゲン化物系ガスはエッチング率
（或いはエッチング速度）(etch rate)及びエッチング
バイアス(etch bias)に優れた特性を有し、ＳＦ6ガス或
いはＣｌ2＋Ｏ2ガスは後続の選択的ＨＳＧ成長時に炭素
Ｃ成分によるＨＳＧ成長抑制現象を防止する。
【００１７】以後、ＳｉＨ4ガス或いはＳｉ2Ｈ6ガスを
用いてパターニングされたアモルファスシリコン膜１２
の表面にＨＳＧシード(seed)を形成し、１０-4Ｔｏｒｒ
以下の高真空状態で４５０℃以上の温度でアニーリング
を施すことにより、アモルファスシリコン膜１２の表面
のシリコン原子がシードを中心として表面移動するよう
にしてＨＳＧを形成する。
用いてパターニングされたアモルファスシリコン膜１２
の表面にＨＳＧシード(seed)を形成し、１０-4Ｔｏｒｒ
以下の高真空状態で４５０℃以上の温度でアニーリング
を施すことにより、アモルファスシリコン膜１２の表面
のシリコン原子がシードを中心として表面移動するよう
にしてＨＳＧを形成する。
【００１８】添付した図２ａ及び図２ｂは本発明の一実
施例によって形成された単純スタック型ＨＳＧ電荷貯蔵
電極の電子顕微鏡写真を示すもので、前記図１ｅの２段
階エッチング工程でＳＦ6ガスを使用した場合を示す。
図２ａは電荷貯蔵電極の上面、図２ｂはその側面のＨＳ
Ｇ成長状態を示しているが、図示したように電荷貯蔵電
極の上面及び側面において全て充分なグレーンサイズを
確保することができる。前述した従来の技術を示す図６
ａ及び図６ｂと比較してみれば、本発明の明らかな改善
点を確認することができる。
施例によって形成された単純スタック型ＨＳＧ電荷貯蔵
電極の電子顕微鏡写真を示すもので、前記図１ｅの２段
階エッチング工程でＳＦ6ガスを使用した場合を示す。
図２ａは電荷貯蔵電極の上面、図２ｂはその側面のＨＳ
Ｇ成長状態を示しているが、図示したように電荷貯蔵電
極の上面及び側面において全て充分なグレーンサイズを
確保することができる。前述した従来の技術を示す図６
ａ及び図６ｂと比較してみれば、本発明の明らかな改善
点を確認することができる。
【００１９】添付した図３ａ及び図３ｂは上述した本発
明の一実施例によって形成されたシリンダ構造の選択的
ＨＳＧ電荷貯蔵電極の電子顕微鏡(Scanning Electron M
icroscope;SEM)写真を示す。ここで、図２ａは前述した
２段階エッチング工程時にエッチングガスとしてＳＦ6
ガスを用いた場合の断面を示し、図２ｂはＣｌ2＋Ｏ2ガ
スを用いた場合を示すもので、それぞれ選択的ＨＳＧが
十分なサイズに成長している状態を確認することができ
る。即ち、本発明は電荷貯蔵電極の形状にあまり影響を
受けない。
明の一実施例によって形成されたシリンダ構造の選択的
ＨＳＧ電荷貯蔵電極の電子顕微鏡(Scanning Electron M
icroscope;SEM)写真を示す。ここで、図２ａは前述した
２段階エッチング工程時にエッチングガスとしてＳＦ6
ガスを用いた場合の断面を示し、図２ｂはＣｌ2＋Ｏ2ガ
スを用いた場合を示すもので、それぞれ選択的ＨＳＧが
十分なサイズに成長している状態を確認することができ
る。即ち、本発明は電荷貯蔵電極の形状にあまり影響を
受けない。
【００２０】添付した図４ａ乃至図４ｅはシングル型(s
ingle type)装備内でアモルファスシリコン膜の表面に
成長したＨＳＧの電子顕微鏡写真を示すもので、アモル
ファスシリコン膜パターニング時に用いられたそれぞれ
のエッチングガスによる電荷貯蔵電極の上面のＨＳＧ成
長状態を示している。ここで、図４ａはＣ2Ｆ2ガスのみ
を用いた場合、図４ｂはＣＨＦ3＋ＣＦ4ガスのみを用い
た場合、図４はＣＨＦ 3＋Ａｒガスのみを用いた場合を
示すものである。即ち、従来の技術によってアモルファ
スシリコン膜をパターニングした場合を示すもので、そ
れぞれ選択的ＨＳＧのグレーンサイズが微細であるか、
或いはほとんど形成されていないことが分かる。一方、
図４ｄ及び図４ｅはそれぞれＳＦ6ガス及びＣｌ2＋Ｏ2
ガスを用いた場合を示すもので、選択的ＨＳＧのグレー
ンサイズが充分大きく成長することが分かる。
ingle type)装備内でアモルファスシリコン膜の表面に
成長したＨＳＧの電子顕微鏡写真を示すもので、アモル
ファスシリコン膜パターニング時に用いられたそれぞれ
のエッチングガスによる電荷貯蔵電極の上面のＨＳＧ成
長状態を示している。ここで、図４ａはＣ2Ｆ2ガスのみ
を用いた場合、図４ｂはＣＨＦ3＋ＣＦ4ガスのみを用い
た場合、図４はＣＨＦ 3＋Ａｒガスのみを用いた場合を
示すものである。即ち、従来の技術によってアモルファ
スシリコン膜をパターニングした場合を示すもので、そ
れぞれ選択的ＨＳＧのグレーンサイズが微細であるか、
或いはほとんど形成されていないことが分かる。一方、
図４ｄ及び図４ｅはそれぞれＳＦ6ガス及びＣｌ2＋Ｏ2
ガスを用いた場合を示すもので、選択的ＨＳＧのグレー
ンサイズが充分大きく成長することが分かる。
【００２１】添付した図５ａ乃至図５ｅはバッチ型(bat
ch type)装備内でアモルファスシリコン膜の表面に成長
しているＨＳＧの電子顕微鏡ＳＥＭ写真を示すもので、
アモルファスシリコン膜のパターニング時に用いられた
それぞれのエッチングガスによる電荷貯蔵電極の上面の
ＨＳＧ成長状態を示している。ここで、図５ａはＣ2Ｆ2
ガスのみを用いた場合、図５ｂはＣＨＦ3＋ＣＦ4ガスの
みを用いた場合、図５ｃはＣＨＦ3＋Ａｒガスのみを用
いた場合を示すものである。即ち、従来の技術によって
アモルファスシリコン膜をパターニングした場合を示す
もので、それぞれ選択的ＨＳＧのグレーンサイズが微細
であるか、或いはほとんど形成されていないことが分か
る。一方、図５ｄ及び図５ｅはそれぞれＳＦ6ガス及び
Ｃｌ2＋Ｏ2ガスを用いた場合を示すもので、選択的ＨＳ
Ｇのグレーンサイズが充分大きく成長することが分か
る。即ち、本発明はＨＳＧ蒸着装備の種類に大きく影響
を受けない。
ch type)装備内でアモルファスシリコン膜の表面に成長
しているＨＳＧの電子顕微鏡ＳＥＭ写真を示すもので、
アモルファスシリコン膜のパターニング時に用いられた
それぞれのエッチングガスによる電荷貯蔵電極の上面の
ＨＳＧ成長状態を示している。ここで、図５ａはＣ2Ｆ2
ガスのみを用いた場合、図５ｂはＣＨＦ3＋ＣＦ4ガスの
みを用いた場合、図５ｃはＣＨＦ3＋Ａｒガスのみを用
いた場合を示すものである。即ち、従来の技術によって
アモルファスシリコン膜をパターニングした場合を示す
もので、それぞれ選択的ＨＳＧのグレーンサイズが微細
であるか、或いはほとんど形成されていないことが分か
る。一方、図５ｄ及び図５ｅはそれぞれＳＦ6ガス及び
Ｃｌ2＋Ｏ2ガスを用いた場合を示すもので、選択的ＨＳ
Ｇのグレーンサイズが充分大きく成長することが分か
る。即ち、本発明はＨＳＧ蒸着装備の種類に大きく影響
を受けない。
【００２２】本発明の他の実施例では上述した一実施例
においてアモルファスシリコン膜の２段階選択エッチン
グ時にＳＦ6ガスまたはＣｌ2＋Ｏ2ガスに代えてＨＢｒ
ガスを使用する。ＨＢｒガスを使用する場合にも炭素成
分の残留を防止することができ、ＳＦ6ガスまたはＣｌ2
＋Ｏ2を使用する場合とほぼ同様の結果を期待すること
ができる。なお、ＨＢｒガスを使用すると、優れたエッ
チングバイアスが得られるという長所がある。
においてアモルファスシリコン膜の２段階選択エッチン
グ時にＳＦ6ガスまたはＣｌ2＋Ｏ2ガスに代えてＨＢｒ
ガスを使用する。ＨＢｒガスを使用する場合にも炭素成
分の残留を防止することができ、ＳＦ6ガスまたはＣｌ2
＋Ｏ2を使用する場合とほぼ同様の結果を期待すること
ができる。なお、ＨＢｒガスを使用すると、優れたエッ
チングバイアスが得られるという長所がある。
【００２３】本発明の別の実施例は上述した一実施例及
び他の実施例と同様に、２段階のエッチングを施すこと
なく、ＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒガスなど炭
素成分を含んでいないエッチングガスのみを用いてアモ
ルファスシリコン膜をパターニングした後、選択的ＨＳ
Ｇを成長させる。この場合、炭素ハロゲン化物系ガスと
共に２段階でエッチングす場合に比べてエッチング速度
が遅いため、生産性が多少劣るという短所があるが、Ｈ
ＳＧのグレーンサイズ確保の面ではさらに有利である。
び他の実施例と同様に、２段階のエッチングを施すこと
なく、ＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒガスなど炭
素成分を含んでいないエッチングガスのみを用いてアモ
ルファスシリコン膜をパターニングした後、選択的ＨＳ
Ｇを成長させる。この場合、炭素ハロゲン化物系ガスと
共に２段階でエッチングす場合に比べてエッチング速度
が遅いため、生産性が多少劣るという短所があるが、Ｈ
ＳＧのグレーンサイズ確保の面ではさらに有利である。
【００２４】上述した本発明は、前記の実施例及び添付
図面によって限定されるものではない。また、本発明の
技術的思想を外れない範囲内でいろいろな置換、変形及
び変更が可能なのは本発明の属する技術分野で通常の知
識を有する者において明らかなことである。
図面によって限定されるものではない。また、本発明の
技術的思想を外れない範囲内でいろいろな置換、変形及
び変更が可能なのは本発明の属する技術分野で通常の知
識を有する者において明らかなことである。
【００２５】
【発明の効果】以上述べたように、本発明は従来の半球
形シリコングレーン電荷貯蔵電極パターニング時に用い
られた炭素ハロゲン化物系ガスを制限することにより、
炭素成分の残留による選択的ＨＳＧの成長抑制を防止す
ることができる。また、これにより、ＨＳＧのグレーン
サイズを充分確保することができ、半導体装置の高集積
化に寄与する効果がある。
形シリコングレーン電荷貯蔵電極パターニング時に用い
られた炭素ハロゲン化物系ガスを制限することにより、
炭素成分の残留による選択的ＨＳＧの成長抑制を防止す
ることができる。また、これにより、ＨＳＧのグレーン
サイズを充分確保することができ、半導体装置の高集積
化に寄与する効果がある。
【図１】本発明の一実施例による電荷貯蔵電極形成工程
図である。
図である。
【図２】本発明の一実施例によって形成された単純スタ
ック構造の選択的半球形シリコングレーン電荷貯蔵電極
の電子顕微鏡（ＳＥＭ）写真図である。
ック構造の選択的半球形シリコングレーン電荷貯蔵電極
の電子顕微鏡（ＳＥＭ）写真図である。
【図３】本発明の一実施例によって形成されたシリンダ
構造の選択的半球形シリコングレーン電荷貯蔵電極の電
子顕微鏡写真図である。
構造の選択的半球形シリコングレーン電荷貯蔵電極の電
子顕微鏡写真図である。
【図４】シングル型(single type)装備内でアモルファ
スシリコン膜の表面に成長しているＨＳＧの電子顕微鏡
写真図である。
スシリコン膜の表面に成長しているＨＳＧの電子顕微鏡
写真図である。
【図５】バッチ型(batch type)装備内でアモルファスシ
リコン膜の表面に成長しているＨＳＧの電子顕微鏡写真
図である。
リコン膜の表面に成長しているＨＳＧの電子顕微鏡写真
図である。
【図６】従来の技術によって形成された単純スタック構
造の選択的半球形シリコングレーン電荷貯蔵電極の電子
顕微鏡写真図である。
造の選択的半球形シリコングレーン電荷貯蔵電極の電子
顕微鏡写真図である。
１０ シリコン基板 １１ 層間絶縁膜 １２ アモルファスシリコン膜 １３ フォトレジスト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 呉 動 静 大韓民国 京畿道 利川市 夫鉢邑 新 河里 481−１ サミクアパートメント 102−809 (72)発明者 禹 相 浩 大韓民国 京畿道 利川市 大月面 巳 洞里 441−１ 現代電子アパートメン ト102−1308 (72)発明者 申 承 祐 大韓民国 京畿道 利川市 増浦洞 94 −３ シンハンアパートメント105− 1902 (72)発明者 韓 一 根 大韓民国 京畿道 利川市 増浦洞 190−１ スンキュンアパートメント204 −1002 (72)発明者 梁 洪 善 大韓民国 京畿道 龍仁市 水枝邑 竹 田里 885 ビュクサンアパートメント 301−508 (56)参考文献 特開 平７−235526（ＪＰ，Ａ) 特開 平３−11629（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/108 H01L 21/205 H01L 21/3065 H01L 21/8242 H01L 29/92
Claims (8)
- 【請求項１】 半導体装置の選択的半球形シリコングレ
ーン電荷貯蔵電極形成方法において、コンタクトホール
の形成されたウェーハ全体構造上にアモルファスシリコ
ン膜を形成する第１段階と、炭素ハロゲン化物系ガスを
主エッチングガスとして前記アモルファスシリコン膜の
一部を選択エッチングする第２段階と、炭素成分を含ん
でいないシリコンエッチングガスを用いて前記アモルフ
ァスシリコン膜の残部を選択エッチングする第３段階
と、前記第３段階遂行後、前記アモルファスシリコン膜
の表面に選択的に半球形シリコングレーンを形成する第
４段階と、を含んでなる半導体装置の選択的半球形シリ
コングレーン電荷貯蔵電極形成方法。 - 【請求項２】 前記炭素成分を含んでいないシリコンエ
ッチングガスが、ＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒ
ガスの中の少なくともいずれか一つを含むことを特徴と
する請求項１記載の半導体装置の選択的半球形シリコン
グレーン電荷貯蔵電極形成方法。 - 【請求項３】 前記炭素ハロゲン化物系ガスが、Ｃ2Ｆ6
ガス、ＣＦ4ガス、ＣＨＦ3ガス、ＣＣｌ4ガスの中、少
なくともいずれか一つを含むことを特徴とする請求項１
または請求項２記載の半導体装置の選択的半球形シリコ
ングレーン電荷貯蔵電極形成方法。 - 【請求項４】 前記第２段階で前記炭素ハロゲン化物系
ガスと共に不活性ガスをさらに使用することを特徴とす
る請求項３記載の半導体装置の選択的半球形シリコング
レーン電荷貯蔵電極形成方法。 - 【請求項５】 前記第４段階が１０-4Ｔｏｒｒを超えな
い工程圧力及び少なくと４５０℃の温度で行われるアニ
ーリングを含むことを特徴とする請求項１または請求項
２記載の半導体装置の選択的半球形シリコングレーン電
荷貯蔵電極形成方法。 - 【請求項６】 半導体装置の選択的半球形シリコングレ
ーン電荷貯蔵電極形成方法において、コンタクトホール
の形成されたウェーハ全体構造上にアモルファスシリコ
ン膜を形成する第１段階と、炭素成分を含んでいないガ
スを主エッチングガスとして前記アモルファスシリコン
膜を選択エッチングする第２段階と、前記第２段階遂行
後、前記アモルファスシリコン膜の表面に選択的に半球
形シリコングレーンを形成する第３段階と、を含んでな
る半導体装置の選択的半球形シリコングレーン電荷貯蔵
電極形成方法。 - 【請求項７】 前記炭素成分を含んでいないシリコンエ
ッチングガスが、ＳＦ6ガス、Ｃｌ2＋Ｏ2ガス、ＨＢｒ
ガスの中、少なくともいずれか一つを含むことを特徴と
する請求項６記載の半導体装置の選択的半球形シリコン
グレーン電荷貯蔵電極形成方法。 - 【請求項８】 前記第４段階が１０-4Ｔｏｒｒを超えな
い工程圧力及び少なくとも４５０℃の温度で行われるア
ニーリングを含むことを特徴とする請求項６または請求
項７記載の半導体装置の選択的半球形シリコングレーン
電荷貯蔵電極形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-14388 | 1998-04-22 | ||
| KR1019980014388A KR100265329B1 (ko) | 1998-04-22 | 1998-04-22 | 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000012807A JP2000012807A (ja) | 2000-01-14 |
| JP3057084B2 true JP3057084B2 (ja) | 2000-06-26 |
Family
ID=19536582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11114406A Expired - Fee Related JP3057084B2 (ja) | 1998-04-22 | 1999-04-22 | 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6200877B1 (ja) |
| JP (1) | JP3057084B2 (ja) |
| KR (1) | KR100265329B1 (ja) |
| TW (1) | TW462129B (ja) |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4680085A (en) * | 1986-04-14 | 1987-07-14 | Ovonic Imaging Systems, Inc. | Method of forming thin film semiconductor devices |
| JP2626913B2 (ja) * | 1988-07-29 | 1997-07-02 | 三菱電機株式会社 | シリコン表面の処理方法 |
| US5691249A (en) * | 1990-03-20 | 1997-11-25 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5366917A (en) | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
| US5445712A (en) * | 1992-03-25 | 1995-08-29 | Sony Corporation | Dry etching method |
| KR0131743B1 (ko) * | 1993-12-28 | 1998-04-15 | 김주용 | 디램셀의 저장전극 형성방법 |
| JP3029235B2 (ja) * | 1993-12-29 | 2000-04-04 | 現代電子産業株式会社 | 半導体素子の電荷貯蔵電極形成方法 |
| JP2817645B2 (ja) | 1995-01-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5665622A (en) | 1995-03-15 | 1997-09-09 | International Business Machines Corporation | Folded trench and rie/deposition process for high-value capacitors |
| US5547892A (en) * | 1995-04-27 | 1996-08-20 | Taiwan Semiconductor Manufacturing Company | Process for forming stacked contacts and metal contacts on static random access memory having thin film transistors |
| KR100194789B1 (ko) * | 1995-12-16 | 1999-06-15 | 김영환 | 반도체 소자의 폴리머 제거 방법 |
| KR100224707B1 (ko) * | 1995-12-23 | 1999-10-15 | 윤종용 | 반도체 장치 커패시터의 제조방법 |
| US5702968A (en) | 1996-01-11 | 1997-12-30 | Vanguard International Semiconductor Corporation | Method for fabricating a honeycomb shaped capacitor |
| US5741741A (en) * | 1996-05-23 | 1998-04-21 | Vanguard International Semiconductor Corporation | Method for making planar metal interconnections and metal plugs on semiconductor substrates |
| US5618747A (en) | 1996-06-03 | 1997-04-08 | Industrial Technology Research Institute | Process for producing a stacked capacitor having polysilicon with optimum hemispherical grains |
-
1998
- 1998-04-22 KR KR1019980014388A patent/KR100265329B1/ko not_active IP Right Cessation
-
1999
- 1999-04-20 TW TW088106261A patent/TW462129B/zh not_active IP Right Cessation
- 1999-04-20 US US09/294,348 patent/US6200877B1/en not_active Expired - Lifetime
- 1999-04-22 JP JP11114406A patent/JP3057084B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6200877B1 (en) | 2001-03-13 |
| KR19990080850A (ko) | 1999-11-15 |
| KR100265329B1 (ko) | 2000-09-15 |
| JP2000012807A (ja) | 2000-01-14 |
| TW462129B (en) | 2001-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5909625A (en) | Method for forming layer of hemispherical grains and for fabricating a capacitor of a semiconductor device | |
| JP2692402B2 (ja) | 半導体素子の製造方法 | |
| KR100234380B1 (ko) | 반구형 그레인의 실리콘막을 갖는 반도체장치의 제조방법 | |
| KR0175174B1 (ko) | 반도체 장치의 제조방법 | |
| EP0941552B1 (en) | Semiconductor device with memory capacitor and method of manufacturing such a device | |
| JP3057084B2 (ja) | 半導体装置の選択的半球形シリコングレ―ン電荷貯蔵電極形成方法 | |
| KR100304702B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| JP2882217B2 (ja) | 半導体素子の製造方法 | |
| KR100350588B1 (ko) | Ｈｓｇ 하부 전극 구조, 이를 이용한 커패시터 및 그 제조 방법 | |
| KR100384841B1 (ko) | 반구형실리콘그레인을 이용한 반도체 소자의 캐패시터형성방법 | |
| JP2800408B2 (ja) | 半導体装置の製造方法 | |
| JP2001007301A (ja) | 半導体装置およびその製造方法 | |
| KR100377171B1 (ko) | 반구형 실리콘을 이용한 반도체 소자의 캐패시터 형성방법 | |
| KR100384843B1 (ko) | 캐패시터의 제조 방법 | |
| KR100465635B1 (ko) | 반도체 소자의 커패시터 형성방법 | |
| KR100861356B1 (ko) | 반도체 장치의 캐패시터 제조 방법 | |
| KR100224693B1 (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR100291410B1 (ko) | 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법 | |
| KR100318452B1 (ko) | 이중측벽스페이서를이용한실린더구조의반구형실리콘그레인전하저장전극형성방법 | |
| JPH09213892A (ja) | 半導体素子の製造方法 | |
| JPH08298309A (ja) | 半導体装置の製造方法 | |
| JPH05299600A (ja) | 半導体装置の製造方法 | |
| KR19980076543A (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
| KR20020010091A (ko) | 반구형 알갱이의 실리콘을 이용하여 형성된 요철면을 가진커패시터전극 | |
| KR19990059118A (ko) | 반도체 소자의 전하저장전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |