KR100291410B1 - 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법 - Google Patents

반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법 Download PDF

Info

Publication number
KR100291410B1
KR100291410B1 KR1019980045272A KR19980045272A KR100291410B1 KR 100291410 B1 KR100291410 B1 KR 100291410B1 KR 1019980045272 A KR1019980045272 A KR 1019980045272A KR 19980045272 A KR19980045272 A KR 19980045272A KR 100291410 B1 KR100291410 B1 KR 100291410B1
Authority
KR
South Korea
Prior art keywords
charge storage
forming
storage electrode
semiconductor device
silicon grain
Prior art date
Application number
KR1019980045272A
Other languages
English (en)
Other versions
KR20000027356A (ko
Inventor
김재영
정태우
Original Assignee
박종섭
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 현대전자산업주식회사 filed Critical 박종섭
Priority to KR1019980045272A priority Critical patent/KR100291410B1/ko
Publication of KR20000027356A publication Critical patent/KR20000027356A/ko
Application granted granted Critical
Publication of KR100291410B1 publication Critical patent/KR100291410B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치 제조 공정 중 캐패시터의 전하저장전극 형성 공정에 관한 것이며, 더 자세히는 선택적 반구형 실리콘 그레인(Hemispherical Silicon Grain; HSG) 박막을 적용한 전하저장전극 형성 공정에 관한 것이며, HSG 증착시 하지 층간절연막 상에서의 낮은 선택성으로 인한 전하저장전극 상호간의 마이크로-브릿지를 방지할 수 있는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법을 제공하고자 한다. 본 발명은 실린더형 전하저장전극을 형성할 때 전하저장전극 구조를 형성한 다음 탄소(C) 성분을 하지 층간절연막 표면에 주입하여 HSG 증착시 선택성을 높이는 기술이다. 탄소 성분을 주입하는 방법은 플라즈마 처리, 이온주입 등을 사용할 수 있다. HSG는 Si 원자가 Si-Si 결합을 끊고 움직이면서 반구형으로 재배열함으로서 그 증착이 이루어지는데, 탄소 성분이 층간절연막 표면에 주입되면 결합력이 매우 강한 Si-C 결합을 유발하여 HSG의 형성을 억제하게 된다. 따라서 본 발명은 하지 층간절연막 표면에서 미세한 HSG가 형성되는 것을 억제하여 마이크로 브릿지를 방지할 수 있다.

Description

반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
본 발명은 반도체 기술에 관한 것으로, 특히 반도체 장치 제조 공정 중 캐패시터의 전하저장전극 형성 공정에 관한 것이며, 더 자세히는 선택적 반구형 실리콘 그레인(Hemispherical Silicon Grain; HSG) 박막을 적용한 전하저장전극 형성 공정에 관한 것이다.
일반적으로, DRAM을 비롯한 반도체 장치의 집적도가 높아짐에 따라 단위 셀의 면적은 축소되고 있음에도 불구하고, 반도체 장치의 동작 특성을 확보하기 위해서는 일정량 이상의 캐패시턴스를 유지해야 하는 과제를 안고 있다.
이와 같은 과제를 해결하고자 다양한 3차원 구조의 전하저장전극이 제시되어 전하저장전극의 표면적을 확보하고자 하였으나, 전하저장전극 형성을 위한 공정의 난이도가 높고, 공정 완료후 큰 단차를 유발하여 후속 공정을 어렵게 만드는 문제점이 있었다. 그리고, 다른 해결 방안으로서 Ta2O5, (Ba1-xSrx)TiO3(BST라 함) 등의 고유전 물질을 사용하여 캐패시턴스를 확보하고자 하였으나, 실제 소자에 적용하기에는 아직 해결해야 할 공정 상의 미비점이 있어 양산이 어려운 문제점이 있었다.
근래에는 반구형 실리콘 그레인 박막을 전하저장전극에 적용한 기술이 제시되고 있다. 이 기술은 미세구조 특성을 이용하여 박막의 표면을 요철화시킴으로서 박막의 표면적을 크게 증가시킬 수 있어 256M DRAM급 이상의 고집적 반도체 장치에 적용할 수 있다. 종래의 반구형 실리콘 그레인 전하저장전극 형성 공정은 전하저장전극 콘택홀이 형성된 웨이퍼 전체구조 상부에 반구형 실리콘 그레인을 성장시키고, 도핑(doping) 공정, 디글래이즈(deglaze) 공정 및 에치백(etch back) 공정을 실시하는 바, 공정수가 증가, 파티클(particle) 발생 등의 문제점으로 인해 양산성이 떨어지는 문제점이 있었다.
최근, 이러한 반구형 실리콘 그레인 전하저장전극 기술의 문제점을 해결하기 위하여 전하저장전극 형성 영역에서만 HSG가 성장되는 선택적 HSG 공정을 적용하는 기술이 제시되고 있다.
첨부된 도면 도 1a 내지 도 1d는 종래기술에 따른 선택적 HSG 전하저장전극 형성 공정을 도시한 것으로, 이하 이를 참조하여 설명한다.
우선 도 1a에 도시된 바와 같이 통상의 트랜지스터(도시되지 않음) 형성 공정을 마친 실리콘 기판(10)상에 평탄화된 층간절연막(11)을 형성하고 콘택홀을 형성한 다음, 폴리실리콘막(12)을 증착한다. 이어서, 폴리실리콘막(12) 상부에 희생막(13) 및 반사방지막(14)을 형성하고, 그 상부에 전하저장전극 형성을 위한 포토레지스트 패턴(15)을 형성한다.
다음으로 도 1b에 도시된 바와 같이 포토레지스트 패턴(15)을 식각 마스크로 사용하여 반사방지막(14) 및 희생막(13)을 선택 식각한 다음, 포토레지스트 패턴(15)을 제거한다.
이어서 도 1c에 도시된 바와 같이 반사방지막(14) 및 희생막(13)을 식각 마스크로 사용하여 폴리실리콘막(12)을 선택 식각한다. 이때 희생막(13) 상부의 반사방지막(14)이 모두 제거될 수 있도록 한다. 이어서 전체구조 상부에 폴리실리콘막(16)을 증착한다.
계속하여 도 1d에 도시된 바와 같이 폴리실리콘막(16)을 전면 건식 식각하여 측벽 스페이서(16a)를 형성한다.
이상과 같은 구조로 실린더형 전하저장전극 구조를 만들고 나서 선택적 HSG를 증착하고, 희생막(13)을 제거하면 첨부된 도면 도 2a 및 도 2b에 도시된 바와 같이 전하저장전극 평면과 측면에 HSG가 균일하게 형성된 전하저장전극을 얻을 수 있다.
이러한 선택적 HSG 기술의 적용으로 인해 HSG를 사용하지 않는 경우에 비해 약 1.4배 정도의 캐패시턴스 증가를 가져오는 한편, 브릿지 페일 확률(Bridge Fail Rate) 또한 10% 정도 증가하는 단점을 수반한다. 브릿지 페일의 증가는 선택적 HSG를 형성할 때 HSG가 형성되지 않아야 할 하지 층간절연막에서도 아주 미세하게 HSG가 형성되어 전하저장전극 패턴 상호간의 마이크로-브릿지(micro-Bridge)를 야기하기 때문으로 파악되고 있다.
본 발명은 HSG 증착시 하지 층간절연막 상에서의 낮은 선택성으로 인한 전하저장전극 상호간의 마이크로-브릿지를 방지할 수 있는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법을 제공하고자 한다.
도 1a 내지 도 1d는 종래기술에 따른 선택적 HSG 전하저장전극 형성 공정도.
도 2a 및 도 2b는 종래기술에 따라 형성된 선택적 HSG 전하저장전극의 전자현미경(SEM) 사진도.
도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 선택적 HSG 전하저장전극 형성 공정도.
도 4a 및 도 4b는 본 발명의 일 실시예에 따라 형성된 선택적 HSG 전하저장전극의 전자현미경 사진도.
* 도면의 주요 부분에 대한 부호의 설명
20 : 실리콘 기판 21 : 층간절연막
22, 25 : 폴리실리콘막 23 : 희생막
24 : 반사방지막 25a : 측벽 스페이서
상기의 기술적 과제를 달성하기 위하여 본 발명은, 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법에 있어서, 하지 층간절연막 상에 실리콘 전하저장전극 구조를 형성하는 제1 단계; 상기 층간절연막 표면에 탄소 성분을 주입하는 제2 단계; 및 상기 실리콘 전하저장전극 구조 표면에 선택적으로 반구형 실리콘 그레인을 증착하는 제3 단계를 포함하여 이루어진다.
또한 본 발명은, 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법에 있어서, 콘택홀이 형성된 하지 층간절연막 상에 제1 폴리실리콘막, 희생막 및 반사방지막을 형성하는 제1 단계; 상기 반사방지막, 상기 희생막 및 상기 제1 폴리실리콘막을 선택 식각하는 제2 단계; 상기 제2 단계 수행후, 전체구조 상부에 제2 폴리실리콘막을 형성하는 제3 단계; 상기 제2 폴리실리콘막을 전면 건식 식각하여 측벽 스페이서를 형성하는 제4 단계; 상기 제4 단계 수행후, 탄소 성분을 포함하는 가스를 사용하여 과도 식각을 수행하여 상기 반사방지막을 제거하고, 상기 층간절연막 표면에 탄소 성분을 주입하는 제5 단계; 노출된 상기 제1 및 제2 폴리실리콘막 표면에 선택적으로 반구형 실리콘 그레인을 증착하는 제6 단계; 및 상기 희생막을 제거하는 제7 단계를 포함하여 이루어진다.
본 발명은 실린더형 전하저장전극을 형성할 때 전하저장전극 구조를 형성한 다음 탄소(C) 성분을 하지 층간절연막 표면에 주입하여 HSG 증착시 선택성을 높이는 기술이다. 탄소 성분을 주입하는 방법은 플라즈마 처리, 이온주입 등을 사용할 수 있다. HSG는 Si 원자가 Si-Si 결합을 끊고 움직이면서 반구형으로 재배열함으로서 그 증착이 이루어지는데, 탄소 성분이 층간절연막 표면에 주입되면 결합력이 매우 강한 Si-C 결합을 유발하여 HSG의 형성을 억제하게 된다. 따라서 본 발명은 하지 층간절연막 표면에서 미세한 HSG가 형성되는 것을 억제하여 마이크로 브릿지를 방지할 수 있다.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 본 발명의 바람직한 실시예를 소개하기로 한다.
첨부된 도면 도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 선택적 HSG 전하저장전극 형성 공정을 도시한 것으로, 이하 이를 참조하여 그 공정을 살펴보기로 한다.
우선 도 3a에 도시된 바와 같이 통상의 트랜지스터(도시되지 않음) 형성 공정을 마친 실리콘 기판(20)상에 평탄화된 층간절연막(21)을 형성하고 콘택홀을 형성한 다음, 폴리실리콘막(22)을 증착한다. 이어서, 폴리실리콘막(22) 상부에 PSG(Phospho Silicate Glass), O3-TEOS 등의 희생막(23) 및 반사방지막(24)을 형성하고, 반사방지막(24), 희생막(23) 및 폴리실리콘막(22)을 선택 식각한다. 이때, 선택 식각을 위해 사용되는 포토레지스트 패턴(도시되지 않음)을 폴리실리콘막(22) 식각시까지 식각한 후 제거한다.
이어서 도 3b에 도시된 바와 같이 전체구조 상부에 측벽 스페이서 형성을 위한 폴리실리콘막(25)을 증착한다.
계속하여 도 3c에 도시된 바와 같이 폴리실리콘막(25)을 전면 건식 식각하여 측벽 스페이서(25a)를 형성하고, 도 3d에 도시된 바와 같이 탄소(C) 성분을 함유한 식각 가스(C2F6, CF4등의 C-F(Carbon Fluoride) 계열 가스, CHF3등의 C-H-F(Carbon Hydro Fluoride) 계열 가스를 단독 또는 혼합하여 사용하거나, C-F 계열 가스 또는 C-H-F 계열 가스에 CO, O2등 산소(O)가 포함된 가스를 더 첨가하여 사용할 수 있음)를 사용하여 과도 식각을 수행하여 반사방지막(24)을 제거한다. 이때, 층간절연막(21) 표면에 탄소(C)가 주입된다.
탄소 성분을 주입을 위해 플라즈마를 발생시키기 위한 장비로는 Helicon(PMT), Herical(HDP), TCP, ICP, ECR 등과 같이 고밀도 플라즈마 소스를 사용하는 장비와, 평행판(Parallel Plate), RIE(Reactive Ion Etching), MERIE 장비 등 거의 모든 플라즈마 장비를 사용할 수 있으며, 플라즈마 형성시 압력은 1∼1000mT, 소오스 가스 유량은 1∼200sccm, 소오스 가스의 양을 비활성 기체의 10∼100% 범위로 조절하며, 소오스 파워(Source Power) 및 바이어스 파워(Bias Power)를 각각 10∼3000Ｗ 범위로, 전극(Electrode) 온도를 0∼300℃ 범위로 조절한다.
이후, HSG를 증착(530℃∼750℃에서 증착)하면 도 4a 및 도 4b에 도시된 바와 같이 전하저장전극 구조 표면에만 선택적으로 HSG가 형성되며, 희생막(23)은 HSG 증착후 이루어진다. 이때, HSG 증착시 층간절연막(21) 표면에는 탄소(C)가 주입되어 있기 때문에 HSG의 선택성이 증대되어 마이크로 브릿지를 방지할 수 있다. 선택적 HSG 도 4a 및 도 4b를 도 2a 및 도 2b와 비교할 때, 전하저장전극 표면적의 대부분을 차지하는 측면은 탄소 성분에 노출되지 않아 HSG의 형성 정도에 별 다른 차이가 없으나, 탄소 성분에 노출된 측벽 스페이서 상부에는 상대적으로 HSG가 덜 형성됨을 확인할 수 있다. 그러나, 측벽 스페이서의 상부는 전하저장전극 표면적에서 차지하는 비율이 아주 작기 때문에 캐패시턴스에 큰 영향을 주지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
예를 들어, 전술한 실시예에서는 실린더형 전하저장전극 구조에 선택적 HSG를 형성하는 경우를 일례로 들어 설명하였으나, 본 발명의 기술적 사상은 그 적용에 있어 전하저장전극의 구조에 구애받지 않는다.
또한, 전술한 실시예에서는 측벽 스페이서 식각 직후의 과도식각시 탄소 성분이 함유된 식각 가스를 사용하여 탄소 성분의 주입과 반사방지막의 제거를 함께 이루는 경우를 일례로 들어 설명하였으나, 반사방지막을 사용하지 않거나, 반사방지막을 미리 제거하는 경우에도 본 발명이 적용됨은 당연하다.
또한, 전술한 바와 같이 본 발명에서 하지 층간절연막에 탄소를 주입하는 방법은 실시예와 같이 과도 식각시를 이용하는 경우 외에 플라즈마 처리법, 이온주입법 등 원소의 주입에 사용 가능한 모든 방법을 적용할 수 있다.
전술한 본 발명에 따라 전하저장전극을 형성하면 종래기술과 비교하여 거의 동일한 전하저장용량을 확보하면서 마이크로-브릿지를 크게 저감할 수 있는 효과가 있다. 실제로 4세대 64M DRAM 기준으로 동일 크기를 갖는 실린더형 전하저장전극을 형성하는 경우, 종래기술에 비해 전하저장용량은 1∼2fF 정도 줄어드는 반면 브릿지 페일 확률은 5% 이상 저감되는 효과가 있다. 이에 따라 본 발명은 저감되는 페일 확률만큼의 수율 향상을 기대할 수 있다.

Claims (12)

  1. 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법에 있어서,
    하지 층간절연막 상에 실리콘 전하저장전극 구조를 형성하는 제1 단계;
    상기 층간절연막 표면에 탄소 성분을 주입하는 제2 단계; 및
    상기 실리콘 전하저장전극 구조 표면에 선택적으로 반구형 실리콘 그레인을 증착하는 제3 단계
    를 포함하여 이루어진 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  2. 제 1 항에 있어서,
    상기 제2 단계에서,
    탄소 성분을 함유한 플라즈마에 상기 층간절연막을 노출시키는 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  3. 제 1 항에 있어서,
    상기 제2 단계에서,
    탄소 성분의 이온주입을 사용하는 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  4. 제 2 항에 있어서,
    상기 탄소 성분을 함유한 플라즈마 형성시 플라즈마 소오스로서 C-F 계열 가스 또는 C-H-F 계열 가스를 사용하는 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  5. 제 4 항에 있어서,
    상기 탄소 성분을 함유한 플라즈마 형성시 산소(O)를 포함하는 가스를 더 첨가하는 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 탄소 성분을 함유한 플라즈마 형성시,
    1∼1000mT의 압력 및 1∼200sccm의 가스 유량을 사용하며, 소오스 가스의 양을 비활성 기체의 10∼100% 범위로 조절하는 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  7. 제 6 항에 있어서,
    상기 탄소 성분을 함유한 플라즈마 형성시,
    10∼3000Ｗ의 소오스 파워 및 바이어스 파워, 0∼300℃의 전극 온도를 사용하는 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제3 단계에서,
    상기 반구형 실리콘 그레인의 증착 온도가 530∼750℃인 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  9. 제 4 항에 있어서,
    상기 C-F 계열 가스가 C2F6또는 CF4가스인 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  10. 제 4 항에 있어서,
    상기 C-H-F 계열 가스가 CHF3가스인 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  11. 제 5 항에 있어서,
    상기 산소(O)를 포함하는 가스가 CO 또는 CO2가스인 것을 특징으로 하는 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
  12. 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법에 있어서,
    콘택홀이 형성된 하지 층간절연막 상에 제1 폴리실리콘막, 희생막 및 반사방지막을 형성하는 제1 단계;
    상기 반사방지막, 상기 희생막 및 상기 제1 폴리실리콘막을 선택 식각하는 제2 단계;
    상기 제2 단계 수행후, 전체구조 상부에 제2 폴리실리콘막을 형성하는 제3 단계;
    상기 제2 폴리실리콘막을 전면 건식 식각하여 측벽 스페이서를 형성하는 제4 단계;
    상기 제4 단계 수행후, 탄소 성분을 포함하는 가스를 사용하여 과도 식각을 수행하여 상기 반사방지막을 제거하고, 상기 층간절연막 표면에 탄소 성분을 주입하는 제5 단계;
    노출된 상기 제1 및 제2 폴리실리콘막 표면에 선택적으로 반구형 실리콘 그레인을 증착하는 제6 단계; 및
    상기 희생막을 제거하는 제7 단계
    를 포함하여 이루어진 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법.
KR1019980045272A 1998-10-28 1998-10-28 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법 KR100291410B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980045272A KR100291410B1 (ko) 1998-10-28 1998-10-28 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980045272A KR100291410B1 (ko) 1998-10-28 1998-10-28 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법

Publications (2)

Publication Number Publication Date
KR20000027356A KR20000027356A (ko) 2000-05-15
KR100291410B1 true KR100291410B1 (ko) 2001-07-12

Family

ID=19555689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980045272A KR100291410B1 (ko) 1998-10-28 1998-10-28 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법

Country Status (1)

Country Link
KR (1) KR100291410B1 (ko)

Also Published As

Publication number Publication date
KR20000027356A (ko) 2000-05-15

Similar Documents

Publication Publication Date Title
KR100801771B1 (ko) 반도체 디바이스에서 높은 종횡비의 트렌치 에칭 방법
US5567637A (en) Method of fabricating a micro-trench floating gate electrode for flash memory cell
US6306772B1 (en) Deep trench bottle-shaped etching using Cl2 gas
US5909621A (en) Single-side corrugated cylindrical capacitor structure of high density DRAMs
US5696036A (en) DRAM no capacitor dielectric process
KR100547541B1 (ko) 캐패시터와메모리구조및방법
KR100291410B1 (ko) 반도체 소자의 선택적 반구형 실리콘 그레인 전하저장전극 형성방법
JP2008085092A (ja) 半導体装置の製造方法
US7052956B2 (en) Method for forming capacitor of semiconductor device
TWI278035B (en) Method for fabricating semiconductor device
US6878601B1 (en) Method for fabricating a capacitor containing metastable polysilicon
KR100567058B1 (ko) 반도체 소자의 캐패시터 형성방법
CN113539971B (zh) 半导体结构及其形成方法
KR100333644B1 (ko) 선택적 반구형 실리콘 그레인을 사용한 반도체 소자의 전하저장 전극 형성방법
KR100265329B1 (ko) 반도체 장치의 선택적 반구형 실리콘 그레인전하저장전극 형성방법
KR100272491B1 (ko) 식각 지연 현상을 개선할 수 있는 반도체 장치의 제조 방법
KR100861356B1 (ko) 반도체 장치의 캐패시터 제조 방법
KR100414866B1 (ko) 반도체 소자의 이너 캐패시터 형성방법
KR100465635B1 (ko) 반도체 소자의 커패시터 형성방법
KR100332130B1 (ko) 반도체소자의전하저장전극형성방법
KR100541679B1 (ko) 반도체소자의 캐패시터 형성방법
KR20080061154A (ko) 반도체 소자의 캐패시터 형성방법
KR19980057062A (ko) 반도체 장치의 전하저장전극 형성방법
KR20000041757A (ko) 디램소자의 절연 필드 형성 방법
KR20050002487A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee