KR100332130B1 - 반도체소자의전하저장전극형성방법 - Google Patents

Abstract

본 발명의 목적은 요철형태를 갖는 전하 저장전극 형성방법을 제공하는 것으로, 실리콘기판상에 폴리실리콘층을 디파인한 후 제 1식각공정으로 거친 요철의 전하 저장전극을 형성하고, 제 2식각공정으로 둥근 요철의 전하 저장전극을 형성하므로써 소자의 수율을 향상시킬 수 있는 효과가 있다.

Description

반도체 소자의 전하 저장전극 형성방법

본 발명은 반도체 소자의 전하 저장전극 형성방법에 관한 것으로 특히, 디램(DRAM) 소자의 캐패시터 제조공정에서 전하 저장전극의 표면을 요철형태로 형성하여 전하 저장용량을 증대시킬 수 있도록 한 반도체 소자의 전하 저장전극 형성방법에 관한 것이다.

일반적으로 반도체 소자의 고집적화에 수반하여 캐패시터 제조시 표면에 요철을 형성시켜서 실제면적은 증가하지 않으면서 용량을 늘리는 방법을 사용한다. 그러면 종래 반도체 소자의 전하 저장전극 형성방법을 설명하면 다음과 같다.

종래의 전하 저장전극면을 증대시키기 위한 요철형 제조기술은 전하저장전극막으로 사용되는 폴리실리콘층을 증착시킬 때 온도, 압력, 사용가스량 등의 공정조건을 조절하여 폴리실리콘층 증착 동안 실리콘 핵입자를 중심으로 결합되는 실리콘 원자들의 표면이동(Surface Migration)을 극대화시키므로써 전하 저장전극막의 표면 요철상태를 심화시키는 방법을 채택하고 있으나, 상기와 같은 공정에 의해 제조된 전하 저장전극은 준안전 상태에 놓여 있으므로 공정조건을 설정하기가 까다롭고 웨이퍼내의 균질도가 떨어지며 배치(Batch)방식의 증착로 에서는 웨이퍼간 균질도가 불량하여 소자의 수율이 떨어진다는 문제점이 있다.

따라서 본 발명은 폴리실리콘층을 증착한 후 식각공정을 이용하여 상기 폴리실리콘층의 표면에 요철을 형성하므로서 상기한 단점을 해소할 수 있는 반도체 소자의 전하 저장전극 형성방법을 제공하는 데 그 목적이 있다.

상기한 목적을 달성하기 위한 본 발명은 접합영역이 형성된 실리콘기판상에 층간절연막을 형성한 후 상기 층간절연막을 패터닝하고, 그 위에 폴리실리콘층을 형성하는 단계와, 상기 단계로부터 상기 폴리실리콘층을 마스크공정 및 제 1식각공정으로 캐패시터 영역을 디파인하여 전하 저장전극을 형성하는 단계와, 상기 단계로부터 상기 전하 저장전극의 표면을 제 2식각공정으로 거친 요철형태를 갖는 전하 저장전극을 형성하는 단계와, 상기 단계로부터 거친 요철형태로 형성된 상기 전하 저장전극을 제 3식각공정으로 둥근 요철형태를 갖는 전하 저장전극을 형성하는 단계로 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.

제 1A 내지 1D 도는 본 발명에 따른 반도체 소자의 전하 저장전극 형성방법을 설명하기 위한 소자의 단면도이다.

제 1A 도는 접합영역(4)이 형성된 실리콘기판(1)상에 층간절연막(2)을 형성한 후 상기 층간절연막(2)을 패터닝하고, 그 위에 폴리실리콘층(3)을 형성한 상태의 단면도이다. 상기 폴리실리콘층(3)은 저압기상화학 증착방법을 이용하며, 600 내지 640℃의 온도에서 1500 내지 2500Å의 두께로 형성한다.

제 1B 도는 상기 폴리실리콘층(3)을 마스크공정 및 제 1식각공정으로 캐패시터 영역을 디파인(Define)하여 전하 저장전극(5)을 형성한 상태의 단면도이다.

제 1C 도는 상기 전하 저장전극(5)의 표면을 제 2식각공정으로 거친 요철형태를 갖는 전하 저장전극(5A)을 형성한 상태의 단면도이다. 상기 제 2식각공정은 반응성 이온 식각공정으로 10^-4mT 이하의 압력에서 Cl₂가스를 5 내지 10초간 공급하여 전하 저장전극(5)의 표면을 비등방성 식각한다.

제 1D 도는 거친 요철형태로 형성된 상기 전하 저장전극(5A)을 제 3식각공정으로 둥근 요철형태를 갖는 전하 저장전극(5B)을 형성한 상태의 단면도이다. 상기 제 3식각공정은 반응성 이온 식각공정으로 10^-4mT 이하의 압력에서 등방성 식각특성을 갖는 SF₆가스를 4 내지 6초간 공급하여 거친 요철을 갖는 전하 저장전극(5A)의 표면을 둥글게 식각한다. 상기 거친 요철형태를 갖는 전하 저장전극(5A)을 둥근 요철형태를 갖는 전하 저장전극(5B)으로 형성하므로써 캐패시터로 사용될때 발생될수 있는 국부 전기장 효과를 감소시킨다.

상술한 바와같이 본 발명에 의하면 실리콘기판상에 폴리실리콘층을 디파인한 후 1차 식각공정으로 거친 요철의 전하 저장전극을 형성하고, 2차 식각공정으로 둥근 요철의 전하 저장전극을 형성하므로써 소자의 수율을 향상시킬 수 있는 탁월한 효과가 있다.

제 1A 내지 1D 도는 본 발명에 따른 반도체 소자의 전하 저장전극 형성 방법을 설명하기 위한 소자의 단면도.

* 도면의 주요부분에 대한 부호설명 *

1 : 실리콘기판 2 : 층간절연막

3 : 폴리실리콘층 4 : 접합영역

5,5A 및 5B : 전하 저장전극

Claims (7)

1. 접합영역이 형성된 실리콘 기판 상에 층간 절연막을 형성한 후 식각 공정으로 상기 층간 절연막의 소정 영역을 제거하고, 전체 상부에 폴리실리콘층을 형성하는 단계와,

   상기 층간 절연막 상부의 상기 폴리실리콘층을 제 1 식각 공정으로 패터닝하여 전하 저장전극을 정의하는 단계와,

   상기 전하 저장전극의 표면이 거친 요철 형태가 갖도록 제 2 식각 공정으로 비등방성 식각을 실시하는 단계와,

   상기 전하 저장전극의 표면의 거친 요철이 둥근 요철 형태가 되도록 제 3식각 공정으로 등방성 식각을 실시하여 둥근 요철을 갖는 전하 저장전극을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.
2. 제 1 항에 있어서,

   상기 폴리실리콘층은 저압기상화학 증착방법으로 증착되는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.
3. 제 1 항에 있어서,

   상기 폴리실리콘층은 600 내지 640℃의 온도에서 1500 내지 2500Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.
4. 제 1 항에 있어서,

   상기 제 2 식각 공정은 반응성 이온 식각 공정인 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.
5. 제 1 항에 있어서,

   상기 제 2 식각 공정은 10^-4mT 이하의 압력에서 Cl₂가스를 5 내지 10초간 공급하여 전하 저장전극을 비등방성 식각하는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.
6. 제 1 항에 있어서,

   상기 제 3 식각 공정은 반응성 이온 식각공정인 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.
7. 제 1 항에 있어서,

   상기 제 3 식각 공정은 10^-4mT 이하의 압력에서 SF₆가스를 4 내지 6초간 공급하여 거친 요철형태의 전하 저장전극의 표면을 등방성 식각하는 것을 특징으로 하는 반도체 소자의 전하 저장전극 형성방법.