JPH05217815A - メモリ セル コンデンサの製造方法及びその構造 - Google Patents

メモリ セル コンデンサの製造方法及びその構造

Info

Publication number
JPH05217815A
JPH05217815A JP4296730A JP29673092A JPH05217815A JP H05217815 A JPH05217815 A JP H05217815A JP 4296730 A JP4296730 A JP 4296730A JP 29673092 A JP29673092 A JP 29673092A JP H05217815 A JPH05217815 A JP H05217815A
Authority
JP
Japan
Prior art keywords
film
capacitor
polycrystalline silicon
memory cell
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4296730A
Other languages
English (en)
Other versions
JP3277001B2 (ja
Inventor
Young-Kwon Jun
クヮン ジュン ヨング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of JPH05217815A publication Critical patent/JPH05217815A/ja
Application granted granted Critical
Publication of JP3277001B2 publication Critical patent/JP3277001B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/318—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor the storage electrode having multiple segments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/964—Roughened surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】コンデンサ電極の表面積を増加し、大容量で均
一性の向上したメモリ セル コンデンサを製造する方法
及びその構造を提供する。 【構成】円筒状のコンデンサ ストレージ ノードが、コ
ンデンサ ノードとソース・ドレイン領域との連接部上
に位置し、基板に対して直立した多数の円筒状突起を有
していることを特徴とするメモリ セル コンデンサの製
造方法及びその構造から成る。 【効果】コンデンサ ノードの表面積を画期的に増加す
ることが出来、従って、より小さいスペースに、均一で
より大きな容量を有するメモリ セル コンデンサが得ら
れる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、メモリ セル コンデン
サの製造方法及びその構造に関し、特に、大容量で均一
性の向上したメモリ セル コンデンサの製造方法及びそ
の構造に関する。
【０００２】
【従来の技術】ダイナミック ランダム アクセス メモ
リ（以下ＤＲＡＭと記す）の製造技術の分野において
は、より小さいスペースに、より大きな容量を有するコ
ンデンサを製造するための努力が継続されてきており、
従来は、多結晶シリコンの表面に凹凸を設けることによ
ってコンデンサの面積を増加する等の方法がとられてい
る。 図３は、ＤＲＡＭコンデンサを形成する従来技術
の１例を示したものである。その製造工程を簡単に説明
すれば以下のとおりである。
【０００３】まず、図３（Ａ）に示すように、シリコン
等からなる半導体基板１上に所要の回路要素等を形成し
た後、全体を絶縁膜２で覆う。次いで、光触刻工法によ
り、絶縁膜２の所定の位置に、ソース・ドレイン領域と
コンデンサの電極とを連接するコンタクト穴を形成す
る。引き続いて、６００℃程度の温度で低圧化学蒸着法
（ＬＰＣＶＤ）工程により、ドープされた多結晶シリコ
ン膜３をデポジションして、コンデンサのノード部をパ
ターニングして形成する。
【０００４】その後、 圧 力：約１．０トル（ｔｏｒｒ） 温 度：約５５０℃ 雰囲気：ヘリウムＨｅで稀釈されたＳｉＨ4（２０％）
ガス の条件下で、図３（Ｂ）に示すように、表面に多数の半
球状凹凸を有する多結晶シリコン膜４をデポジションす
る。
【０００５】次いで、図３（Ｃ）に示すように、ＨＢｒ
ガスの雰囲気で、リアクティブ イオン エッチング（ド
ライ エッチング）を施し、多結晶シリコン膜４をエッ
チング バックすることによって、コンデンサのノード
部をパターニングして形成する。
【０００６】その後、図示しない誘電体膜及び多結晶シ
リコンからなるプレート電極を形成して、コンデンサが
作られる。
【０００７】
【発明が解決しようとする課題】しかしながら、多結晶
シリコン膜４の表面に多数の半球状凹凸を形成すること
によって、コンデンサ ノードの表面積を増加する上記
従来の方法には、増加し得る表面積に限界があるという
問題がある。即ち、表面に多数の半球状凹凸を有する多
結晶シリコン膜４と平面状の多結晶シリコン膜との表面
積の比は、半球状凹凸の半径をｒとした場合、最大でも ２πｒ2／πｒ2＝２ であり、これ以上にすることは不可能である。
【０００８】本発明の目的は、このようなコンデンサ電
極の表面積増加の限界を克服して、大容量で均一性の向
上したメモリ セル コンデンサを製造する方法及びその
構造を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明のメモリ セル コンデンサの製造方法は、半
導体基板上に所要の回路要素等を形成した後、表面全体
を絶縁膜で覆い、光触刻工法により絶縁膜の所定の位置
にコンデンサ ノードのコンタクト穴を形成する工程
と、ドープされた多結晶シリコン膜を所定の厚さにデポ
ジションしてソース・ドレイン領域とコンデンサの電極
とを連接する工程と、シリコン窒化膜及びシリコン酸化
膜を順次デポジションし、コンデンサのストレージ電極
が形成される部位に、光触刻工程を用いて、開口部をパ
ターニングして形成する工程と、上記多結晶シリコン
膜、シリコン窒化膜及びシリコン酸化膜の露出部に、表
面に多数の半球状の凹部及び凸部を有する所定の厚さの
多結晶シリコン膜を形成する工程と、上記凹凸部を有す
る多結晶シリコン膜の上に所定の厚さのシリコン酸化膜
をデポジションし、エッチング バックして、上記多結
晶シリコンの凹部に選択的にシリコン酸化膜を残留させ
る工程と、上記残留したシリコン酸化膜をマスクとして
使用して、上記多結晶シリコン膜を所定の深さまでドラ
イ エッチングして、多数の円筒状の多結晶シリコンの
突起を形成する工程と、エッチングによって、上記シリ
コン酸化膜及び上記残留したシリコン酸化膜を除去する
工程と、上記シリコン酸化膜及び上記残留したシリコン
酸化膜を除去したあとに、蝕刻選択性の大きいポリイミ
ド膜をデポジションし、シリコン窒化膜が露出するまで
エッチング バックする工程と、ウエット エッチングに
より上記シリコン窒化膜を除去し、上記ポリイミド膜を
マスクとして利用して上記多結晶シリコン膜をエッチン
グによって除去し、上記ポリイミド膜をウエット エッ
チングで除去して、コンデンサのストレージ電極を形成
する工程とを含むことを特徴とする。
【００１０】また、上記ドープされた多結晶シリコン膜
は、５００℃以上の温度で、低圧化学蒸着法（ＬＰＣＶ
Ｄ）を適用して、２０００Å以上の厚さにデポジション
することを特徴とする。
【００１１】また、上記表面に多数の半球状の凹部及び
凸部を有する多結晶シリコン膜を形成する工程は、Ｓｉ
Ｈ4を使用して、０．１〜１０トル（ｔｏｒｒ）の圧力
と５６０〜６００℃の温度で、約１０００Åの厚さに形
成することを特徴とする。
【００１２】更にまた、上記表面に多数の半球状の凹部
及び凸部を有する多結晶シリコン膜を形成する工程は、
Ｓｉ2Ｈ6を使用して、０．１〜１トル（ｔｏｒｒ）の圧
力と５７０〜６１０℃の温度で、約１０００Åの厚さに
形成することを特徴とする。
【００１３】本発明のメモリ セル コンデンサの構造
は、円筒状のコンデンサ ストレージノードが、コンデ
ンサ ノードとソース・ドレイン領域との連接部上に位
置し、上記円筒状のコンデンサ ストレージ ノードは、
基板に対して直立した多数の突起を有していることを特
徴とする。
【００１４】
【作用】コンデンサ ノードとソース・ドレイン領域と
の連接部上に位置し、基板に対して直立した多数の円筒
状突起からなるコンデンサ ノード電極を得ることが出
来るので、コンデンサ ノードの表面積を画期的に増加
することが出来る。
【００１５】
【実施例】本発明の実施例であるメモリ セル コンデン
サの製造方法及びその構造を、添付図面を参照して説明
する。
【００１６】図１（Ａ）に示すように、シリコン等から
なる半導体基板１上に所要の回路要素等を形成した後、
表面全体を絶縁膜２で覆う。次いで、光触刻工法によ
り、絶縁膜２の所定の位置に、ソース・ドレイン領域と
コンデンサの電極とを連接するコンタクト穴３１を形成
する。
【００１７】次に、５００℃以上の温度で、低圧化学蒸
着法（ＬＰＣＶＤ）を適用して、ドープされた多結晶シ
リコン膜３を、２０００Å以上の厚さにデポジションす
る。
【００１８】その後で、図１（Ｂ）に示すように、シリ
コン窒化膜５及びシリコン酸化膜６を順次デポジション
し、コンデンサのストレージ電極（ノード）が形成され
る部位に、従来技術である光触刻工程を用いて、開口部
５５をパターニングして形成する。
【００１９】次に、図１（Ｃ）に示すように、多結晶シ
リコン膜３、シリコン窒化膜５及びシリコン酸化膜６の
露出部に、下記の条件下で多結晶シリコンをデポジショ
ンして、表面に多数の半球状の凹部４２及び凸部４４を
有する、厚さ約１０００Åの多結晶シリコン膜４を形成
する。
【００２０】（１）ＳｉＨ4 を使用する場合：圧力０．
１〜１０トル（ｔｏｒｒ） 温度５６０〜６００℃ （２）Ｓｉ2Ｈ6を使用する場合：圧力０．１〜１トル
（ｔｏｒｒ） 温度５７０〜６１０℃ 次に、図１（Ｄ）に示すように、厚さ２００〜１０００
Åの厚さにＣＶＤ（化学気相蒸着）酸化膜６２をデポジ
ションし、エッチング バックして、上記多結晶シリコ
ンの凹部４２に、選択的に酸化膜６２を残留させる。
【００２１】次に、図２（Ｅ）に示すように、残留した
酸化膜６２をマスクとして使用して、多結晶シリコン膜
３及び４をドライ エッチングして、多数の円筒状の多
結晶シリコンの突起３２を形成する。これらの円筒状の
多結晶シリコンの突起３２は、コンデンサ ノードとソ
ース・ドレイン領域との連接部上に位置し、多結晶シリ
コン膜３の平面上に多数のそれらが直立している。
【００２２】次に、図２（Ｆ）に示すように、ウエット
エッチング工程によって、シリコン酸化膜６及び６２
を除去した後、ポリイミド（Ｐｏｌｙｉｍｉｄｅ）膜７
をデポジションし、シリコン窒化膜５が露出するまでエ
ッチング バックする。ポリイミド膜７は、大きなエッ
チング選択性を有しており、シリコン窒化膜５及び多結
晶シリコン膜３との間でエッチング レートが大きく異
なる。
【００２３】次に、図２（Ｇ）に示すように、ウエット
エッチングによりシリコン窒化膜５を除去する。
【００２４】次に、図２（Ｈ）に示すように、コンデン
サのストレージ電極を形成するために、ポリイミド膜７
をマスクとして利用して、多結晶シリコン膜３をエッチ
ングによって除去し、更に、ポリイミド膜７をウエット
エッチングで除去する。これのよって、コンデンサの
ストレージ ノード３６が形成される。
【００２５】その後で、図示しない誘電膜及び多結晶シ
リコンからなるプレート電極を形成することによってコ
ンデンサが完成される。
【００２６】図２（Ｉ）に、このような工程によって完
成されたコンデンサの配置図の１例を示す。本発明の円
筒状のコンデンサ ストレージ ノードは、コンデンサ
ノードとソース・ドレイン領域との連接部上に位置し、
基板に対して直立した多数の突起３２を有している。
【００２７】
【発明の効果】コンデンサ ノードとソース・ドレイン
領域との連接部上に位置し、基板に対して直立した多数
の円筒状突起からなるコンデンサ ノード電極を得るこ
とが出来るので、コンデンサ ノードの表面積を画期的
に増加することが出来、従って、より小さいスペース
に、より大きな容量を有するメモリ セル コンデンサを
製造することが可能となる。
【図面の簡単な説明】
【図１】本発明のメモリ セル コンデンサの製造工程断
面図の前半である。
【図２】本発明のメモリ セル コンデンサの製造工程断
面図の後半及び完成されたメモリ セル コンデンサの配
置図である。
【図３】多結晶シリコンの表面に凹凸を設けることによ
ってコンデンサの面積を増加する従来のメモリ セル コ
ンデンサの製造工程断面図である。
【符号の説明】
１ 半導体基板 ２ 絶縁膜 ３ 多結晶シリコン膜 ３１ コンタクト穴 ３２ 多結晶シリコンの突起 ３６ コンデンサのストレージ ノード ４ 表面に多数の半球状凹凸を有する多結晶シリコン膜 ４２ 多結晶シリコン膜の凹部 ４４ 多結晶シリコン膜の凸部 ５ シリコン窒化膜 ５５ 開口部 ６ シリコン酸化膜 ６２ ＣＶＤ酸化膜 ７ ポリイミド膜

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】メモリ セル コンデンサの製造方法におい
    て、 半導体基板上に所要の回路要素等を形成した後、表面全
    体を絶縁膜で覆い、光触刻工法により絶縁膜の所定の位
    置にコンデンサ ノードのコンタクト穴を形成する工程
    と、 ドープされた多結晶シリコン膜を所定の厚さにデポジシ
    ョンしてソース・ドレイン領域とコンデンサの電極とを
    連接する工程と、 シリコン窒化膜及びシリコン酸化膜を順次デポジション
    し、コンデンサのストレージ電極が形成される部位に、
    光触刻工程を用いて、開口部をパターニングして形成す
    る工程と、 上記多結晶シリコン膜、シリコン窒化膜及びシリコン酸
    化膜の露出部に、表面に多数の半球状の凹部及び凸部を
    有する所定の厚さの多結晶シリコン膜を形成する工程
    と、 上記凹凸部を有する多結晶シリコン膜の上に所定の厚さ
    のシリコン酸化膜をデポジションし、エッチング バッ
    クして、上記多結晶シリコンの凹部に選択的にシリコン
    酸化膜を残留させる工程と、 上記残留したシリコン酸化膜をマスクとして使用して、
    上記多結晶シリコン膜を所定の深さまでドライ エッチ
    ングして、多数の円筒状の多結晶シリコンの突起を形成
    する工程と、 エッチングによって、上記シリコン酸化膜及び上記残留
    したシリコン酸化膜を除去する工程と、 上記シリコン酸化膜及び上記残留したシリコン酸化膜を
    除去したあとに、蝕刻選択性の大きいポリイミド膜をデ
    ポジションし、シリコン窒化膜が露出するまでエッチン
    グ バックする工程と、 ウエット エッチングにより上記シリコン窒化膜を除去
    し、上記ポリイミド膜をマスクとして利用して上記多結
    晶シリコン膜をエッチングによって除去し、上記ポリイ
    ミド膜をウエット エッチングで除去して、コンデンサ
    のストレージ電極を形成する工程とを含むことを特徴と
    するメモリ セル コンデンサの製造方法。
  2. 【請求項２】請求項１記載のメモリ セル コンデンサの
    製造方法において、ドープされた多結晶シリコン膜は、
    ５００℃以上の温度で、低圧化学蒸着法（ＬＰＣＶＤ）
    を適用して、２０００Å以上の厚さにデポジションする
    ことを特徴とするメモリ セル コンデンサの製造方法。
  3. 【請求項３】請求項１記載のメモリ セル コンデンサの
    製造方法において、表面に多数の半球状の凹部及び凸部
    を有する多結晶シリコン膜を形成する工程は、ＳｉＨ4
    を使用して、０．１〜１０トル（ｔｏｒｒ）の圧力と５
    ６０〜６００℃の温度で、約１０００Åの厚さに形成す
    ることを特徴とするメモリ セル コンデンサの製造方
    法。
  4. 【請求項４】請求項１記載のメモリ セル コンデンサの
    製造方法において、表面に多数の半球状の凹部及び凸部
    を有する多結晶シリコン膜を形成する工程は、Ｓｉ2Ｈ6
    を使用して、０．１〜１トル（ｔｏｒｒ）の圧力と５７
    ０〜６１０℃の温度で、約１０００Åの厚さに形成する
    ことを特徴とするメモリ セル コンデンサの製造方法。
  5. 【請求項５】メモリ セル コンデンサにおいて、円筒状
    のコンデンサ ストレージ ノードは、コンデンサ ノー
    ドとソース・ドレイン領域との連接部上に位置し、上記
    円筒状のコンデンサ ストレージ ノードは、基板に対し
    て直立した多数の突起を有していることを特徴とするメ
    モリ セル コンデンサ。
JP29673092A 1991-11-12 1992-11-06 メモリセルコンデンサの製造方法 Expired - Lifetime JP3277001B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1991-20031 1991-11-12
KR1019910020031A KR950009740B1 (ko) 1991-11-12 1991-11-12 메모리 캐패시터 제조방법 및 그 구조

Publications (2)

Publication Number Publication Date
JPH05217815A true JPH05217815A (ja) 1993-08-27
JP3277001B2 JP3277001B2 (ja) 2002-04-22

Family

ID=19322639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29673092A Expired - Lifetime JP3277001B2 (ja) 1991-11-12 1992-11-06 メモリセルコンデンサの製造方法

Country Status (5)

Country Link
US (1) US5342800A (ja)
JP (1) JP3277001B2 (ja)
KR (1) KR950009740B1 (ja)
DE (1) DE4237100A1 (ja)
TW (1) TW274627B (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960003498B1 (ko) * 1992-06-18 1996-03-14 금성일렉트론주식회사 반도체장치의 캐패시터 제조방법
US5652167A (en) 1992-06-30 1997-07-29 Fujitsu Ltd. Method of liquid treatment of micro-structures comprising structural members liable to be bent
JP2682386B2 (ja) * 1993-07-27 1997-11-26 日本電気株式会社 半導体装置の製造方法
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
JP3347203B2 (ja) * 1993-12-27 2002-11-20 富士通株式会社 微細空洞形成方法及び微細空洞を有する微小装置
US5972771A (en) * 1994-03-11 1999-10-26 Micron Technology, Inc. Enhancing semiconductor structure surface area using HSG and etching
US5482885A (en) * 1994-03-18 1996-01-09 United Microelectronics Corp. Method for forming most capacitor using poly spacer technique
US5492848A (en) * 1994-03-18 1996-02-20 United Microelectronics Corp. Stacked capacitor process using silicon nodules
US5427974A (en) * 1994-03-18 1995-06-27 United Microelectronics Corporation Method for forming a capacitor in a DRAM cell using a rough overlayer of tungsten
US5512768A (en) * 1994-03-18 1996-04-30 United Microelectronics Corporation Capacitor for use in DRAM cell using surface oxidized silicon nodules
US5466627A (en) * 1994-03-18 1995-11-14 United Microelectronics Corporation Stacked capacitor process using BPSG precipitates
US5482882A (en) * 1994-03-18 1996-01-09 United Microelectronics Corporation Method for forming most capacitor using polysilicon islands
US6121081A (en) * 1994-11-15 2000-09-19 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon
US5726085A (en) * 1995-03-09 1998-03-10 Texas Instruments Inc Method of fabricating a dynamic random access memory (DRAM) cell capacitor using hemispherical grain (HSG) polysilicon and selective polysilicon etchback
US5856007A (en) * 1995-07-18 1999-01-05 Sharan; Sujit Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
KR0179838B1 (ko) * 1995-09-02 1999-04-15 문정환 반도체 소자의 절연막 구조 및 절연막 평탄화 방법
KR100332130B1 (ko) * 1995-12-12 2002-08-21 주식회사 하이닉스반도체 반도체소자의전하저장전극형성방법
US5650351A (en) * 1996-01-11 1997-07-22 Vanguard International Semiconductor Company Method to form a capacitor having multiple pillars for advanced DRAMS
US5928969A (en) * 1996-01-22 1999-07-27 Micron Technology, Inc. Method for controlled selective polysilicon etching
US6027970A (en) * 1996-05-17 2000-02-22 Micron Technology, Inc. Method of increasing capacitance of memory cells incorporating hemispherical grained silicon
US5804489A (en) * 1996-07-12 1998-09-08 Vanguard International Semiconductor Corporation Method of manufacturing a crown shape capacitor in semiconductor memory using a single step etching
US5849624A (en) * 1996-07-30 1998-12-15 Mircon Technology, Inc. Method of fabricating a bottom electrode with rounded corners for an integrated memory cell capacitor
US5888295A (en) * 1996-08-20 1999-03-30 Micron Technology, Inc. Method of forming a silicon film
US5933742A (en) * 1996-09-06 1999-08-03 Powerchip Semiconductor Corp. Multi-crown capacitor for high density DRAMS
US5814549A (en) * 1996-11-18 1998-09-29 Powerchip Semiconductor Corp. Method of making porous-si capacitor dram cell
US5849628A (en) 1996-12-09 1998-12-15 Micron Technology, Inc. Method of producing rough polysilicon by the use of pulsed plasma chemical vapor deposition and products produced by same
US5681774A (en) * 1997-01-30 1997-10-28 Vanguard International Semiconductor Corp. Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask
US5937314A (en) * 1997-02-28 1999-08-10 Micron Technology, Inc. Diffusion-enhanced crystallization of amorphous materials to improve surface roughness
US5817554A (en) * 1997-03-07 1998-10-06 Vanguard International Semiconductor Corporation Use of a grated top surface topography for capacitor structures
US5837581A (en) * 1997-04-04 1998-11-17 Vanguard International Semiconductor Corporation Method for forming a capacitor using a hemispherical-grain structure
US6066539A (en) * 1997-04-11 2000-05-23 Micron Technology, Inc. Honeycomb capacitor and method of fabrication
US5920763A (en) * 1997-08-21 1999-07-06 Micron Technology, Inc. Method and apparatus for improving the structural integrity of stacked capacitors
US6265263B1 (en) * 1998-02-19 2001-07-24 Texas Instruments - Acer Incorporated Method for forming a DRAM capacitor with porous storage node and rugged sidewalls
US6077743A (en) * 1998-04-24 2000-06-20 Vanguard International Semiconductor Corporation Method for making dynamic random access memory cells having brush-shaped stacked capacitors patterned from a hemispherical grain hard mask
KR100323990B1 (ko) 1998-06-02 2002-08-21 삼성전자 주식회사 반구형결정입자들을갖는캐패시터의제조방법
US6429127B1 (en) 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6482736B1 (en) 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers
NO20013880L (no) 2000-08-22 2002-02-25 Rohm & Haas Matriks og fremgangsmåte for fremstilling av polyolefiner
WO2004082138A1 (ja) 2003-03-14 2004-09-23 Ntt Docomo Inc. 整合回路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4545852A (en) * 1984-06-20 1985-10-08 Hewlett-Packard Company Planarization of dielectric films on integrated circuits
JP2503565B2 (ja) * 1988-01-21 1996-06-05 三菱電機株式会社 半導体装置の製造方法
KR930009583B1 (ko) * 1990-11-29 1993-10-07 삼성전자 주식회사 융모모양의 커패시터구조를 가진 반도체 메모리장치의 제조방법
US5256587A (en) * 1991-03-20 1993-10-26 Goldstar Electron Co., Ltd. Methods of patterning and manufacturing semiconductor devices
KR930006730B1 (ko) * 1991-03-20 1993-07-23 삼성전자 주식회사 고집적 반도체 메모리장치의 커패시터 제조방법
US5254503A (en) * 1992-06-02 1993-10-19 International Business Machines Corporation Process of making and using micro mask

Also Published As

Publication number Publication date
DE4237100A1 (en) 1993-05-13
TW274627B (ja) 1996-04-21
KR950009740B1 (ko) 1995-08-26
US5342800A (en) 1994-08-30
JP3277001B2 (ja) 2002-04-22
KR930011310A (ko) 1993-06-24

Similar Documents

Publication Publication Date Title
JP3277001B2 (ja) メモリセルコンデンサの製造方法
US5561310A (en) Storage electrode of DRAM cell
US5716883A (en) Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
JP3222944B2 (ja) Ｄｒａｍセルのキャパシタの製造方法
US5508223A (en) Method for manufacturing DRAM cell with fork-shaped capacitor
US5219780A (en) Method for fabricating a semiconductor memory cell
JP2741672B2 (ja) スタック形ｄｒａｍセルのキャパシタ製造方法
JP2780156B2 (ja) 半導体メモリ装置及びその製造方法
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
JP2770789B2 (ja) 半導体記憶装置の製造方法
KR100207462B1 (ko) 반도체 장치의 커패시터 제조방법
KR0141950B1 (ko) 반도체소자의 제조방법
US5346846A (en) Method of manufacturing a highly integrated semiconductor device
JPH0629463A (ja) 半導体素子の製造方法
US6136661A (en) Method to fabricate capacitor structures with very narrow features using silyated photoresist
US5877053A (en) Method of fabricating DRAM cell with capacitor having multiple concave structure
JP3085831B2 (ja) 半導体装置の製造方法
JP2936326B1 (ja) キャパシタの下位電極の製造方法
JP2944990B2 (ja) クラウン型コンデンサの製造方法
US6080633A (en) Method for manufacturing capacitor's lower electrode
KR0151263B1 (ko) 반도체 메모리 소자의 커패시터 제조방법
KR100374545B1 (ko) 반도체기억장치제조방법
KR0172771B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR100260486B1 (ko) 반도체장치의전하저장전극형성방법
KR100419748B1 (ko) 반도체소자의제조방법

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 11