JP2944990B2

JP2944990B2 - クラウン型コンデンサの製造方法

Info

Publication number: JP2944990B2
Application number: JP10120655A
Authority: JP
Inventors: 建邁宋
Original assignee: SEKAI SENSHIN SEKITAI DENRO KOFUN JUGENKOSHI
Current assignee: SEKAI SENSHIN SEKITAI DENRO KOFUN JUGENKOSHI
Priority date: 1998-01-05
Filing date: 1998-04-30
Publication date: 1999-09-06
Anticipated expiration: 2018-04-30
Also published as: JPH11204760A; TW355842B

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、高密度半導体メモ
リセルの製造方法に関し、特に、クラウン型コンデンサ
による表面積拡大の容量値増加のダイナミックラム(DRA
M)の製造方法に関する。

【０００２】

【従来の技術】半導体工業は、特定半導体チップの製造
コストを低減させると共に、デバイスの性能を継続的に
改善することを目的としている。この目的の一部は、サ
ブミクロン化された半導体のチップを、生産することが
可能になったこと、またはチップミクロン化によって実
現されているが、小型化は、特性の劣化を招き、キャパ
シタンスとインダクタンスの減少によって実現される。
半導体の小型化は、より小さいチップに大きい半導体チ
ップと同じ機能を果たすように高密度に堆積されるの
で、所定のサイズの基材からより多いチップが得られる
ことになり、単一チップの製造コストが低減している。
ＤＲＡＭセルのコンデンサは、積層コンデンサ(stacked
type capacitor STC)で有る故、ＤＲＡＭセルの製造に
小型化を要求する場合、ＳＴＣの容量を増加させること
が困難となる。

【０００３】一般のＤＲＡＭセルは、トランスフォゲー
トトランジスタに重なる構成を有し、前記トランスファ
ゲートトランジスタのソースに接続される。前記トラン
スファゲートトランジスタの小型化はＳＴＣのサイズの
制限となる。二電極で構成し、誘電体で隔離されるＳＴ
Ｃの容量を増加するには、誘電体を薄くするか、または
コンデンサの面積を拡大しなければならない。前記誘電
体を薄くすることは、誘電体の薄過ぎによる信頼性と歩
留りの低減に制限され、なお、ＳＴＣの面積も下方の前
記トランスファゲートトランジスタのサイズによって規
制される。よって、一チップ６４メガビットまたは更に
高密度のＤＲＡＭ技術の進歩は、さらに小型のトランス
ファゲートトランジスタを有する特殊セルの使用に至
り、近隣する前記セルが相互に干渉しない状態のＳＴＣ
が占める総面積は制限される。

【０００４】ＳＴＣの設計エリアを縮減する対策は、Ｓ
ＴＣの下方またはストレージノードのみの表面積増加と
共に、元来設計エリアのＳＴＣと同じ面積を維持する新
規半導体の製造プロセスが提出されている。この目的を
達成するための方法の一つとしてFazan 等が記述するUS
P 5,278,091 に、下電極表面に、半球粒状(HSG) ポリシ
リコン層を有する下ポリシリコンまたは電極を形成さ
せ、ＨＳＧ層の荒い表面により下電極の表面積を増加さ
せ、ＳＴＣの容量を拡大する方法が提案されている。し
かし、ＨＳＧ層の荒さは、堆積条件の影響にされ、ＨＳ
Ｇ層の荒さ再現性と容量値との達成が難しい。本発明
は、下電極またはストレージノードをクラウン形状に形
成することによってクラウン型ＳＴＣを得る製造方法を
提供する。このクラウン型ストレージノード構造は、制
御の難しいＨＳＧ堆積プロセスを使用せずに表面積また
は容量の増加を実現することができる。本発明に於ける
クラウン形状のストレージノード形成は、第１と第２の
ホトリソグラフィによると共に新しい製造プロセス手
順、例えば、クラウン型ストレージノードを形成する形
成に必要とするポリシリコン層のドライエッチングプロ
セスの定時間を使用してクラウン型ＳＴＣを形成するこ
とを特徴とする。

【０００５】

【発明の概要】本発明の目的は、ポリシリコンのクラウ
ン型ストレージノードを形成することにより、ＳＴＣの
表面積を拡大することを特徴とするＳＴＣ構造を有する
ＤＲＡＭ０提供することにある。本発明の次の目的は、
２つのホトリソグラフィによるマスク形成工程のみを使
用するポリシリコンのクラウン型ストレージノードをを
提供することにある。本発明のさらの目的は、定時間、
異方性、ドライエッチング工程によってポリシリコンを
定義し、これによってポリシリコンのクラウン型ストレ
ージノードを形成することにある。

【０００６】

【課題を解決するための手段】次に本発明に係るＤＲＡ
Ｍセル内にクラウン型ストレージノードを形成するＳＴ
Ｃの製造方法を説明する。先ず、半導体基板上に、薄い
ゲート絶縁層と、ポリシリコンゲートと、軽ドープソー
ス及びドレインと、ポリシリコンゲート側壁上の絶縁ス
ペーサと、重ドープソース及びドレイン領域等を含むト
ランスファゲートトランジスタを形成する。次に第１の
絶縁層を堆積して平坦化する。次に前記第１の絶縁層上
にストレージノードの接触孔を開設して、トランスファ
ゲートトランジスタのソース／ドレイン領域を露出させ
る。次に、第１の絶縁層上に第１のポリシリコン層を堆
積して、前記ストレージノードの接触孔を完全に充填す
る。次に、第１のポリシリコン層上に第２の絶縁層を堆
積して、ホトリソグラフィにてパターニングし、前記第
１のポリシリコン層に絶縁メサを形成して、ポリシリコ
ンを充填した前記ストレージノードの接触孔に重ねる。
次に前記絶縁メサの露出する表面と前記絶縁メサに被覆
されていないエリアの第１のポリシリコン層表面に第２
のポリシリコン層を堆積する。その後、第１の定時間内
に選択的に異方性ドライエッチングで前記絶縁メサと前
記絶縁メサに被覆されていない領域の第１のポリシリコ
ン層表面の第２のポリシリコン層を剥離して前記絶縁メ
サの側縁にポリシリコンスペーサを形成する。さらに、
第２の定時間内に選択的に異方性ドライエッチングで前
記絶縁メサに被覆されていない第１の絶縁層の上部を剥
離して、前記絶縁メサを囲む第１のポリシリコン層の底
部を形成する。なお、前記絶縁メサを除去し、前記第１
のポリシリコン層底部の露出部を除去することにより、
エッチングされていない第１のポリシリコン上に位置す
るポリシリコンスペーサと、ストレージノードの接触孔
内に於いて、ソース／ドレイン領域に接続される前記エ
ッチングされていない第１のポリシリコンにて組成する
クラウン型ストレージノード上に容量誘電体層を形成
し、ポリシリコン上電極を画成してクラウン型ＳＴＣの
製造プロセスを完成する。

【０００７】

【発明の実施の形態】ＤＲＡＭデバイス内に、クラウン
型下電極の表面積を拡大することによって、容量が増加
するクラウン型ストレージノードを有するＳＴＣの形成
方法を以下に説明する。なお、本発明のクラウン型スト
レージノードを有するＤＲＡＭデバイス内に使用される
トランスファゲートトランジスタは、Ｎチヤネルデバイ
スで説明するが、本発明に開示されたクラウン型ストレ
ージノードを有するＳＴＣは、Ｐチャネルデバイスのト
ランスファゲートトランジスタを使用することも可能で
ある。図１に示す〈100 〉単結晶方向のｐ型半導体基板
1 を用い、領域2 の電界酸化層(FOX) は、隔離目的の達
成に使用される。前記電界酸化層領域2 は、酸素と水蒸
気の混合ガス雰囲気内に於いて８５０〜１０５０℃の熱
酸化により厚さ３０００〜５０００Åに形成され、パタ
ニングされた窒化シリコン−酸化シリコンの酸化防止マ
スクは、前記電界酸化層領域2 が基板1 の後続デバイス
が使用するエリアに成長することを回避するために使用
され、電界酸化層領域2 を生成した後、熱燐酸溶液に
て、上方の窒化シリコン層を溶解し、緩衝フッ酸溶液で
下方の酸化シリコン層を溶解して前記酸化防止マスクを
除去し、洗浄ステップ後，酸素と水蒸気の混合ガス雰囲
気内に於いて８５０〜１０５０℃の熱酸化により厚さ５
０〜１５０Åの二酸化シリコンのゲート絶縁酸化層3 が
形成される。なお、温度が５００〜７００℃であるＬＰ
ＣＶＤでポリシリコンゲート層を１０００〜３０００Å
に堆積する。前記ポリシリコンゲート層の形成は、シラ
ン(silane)に砒素またはフォスフィンを添加し、同時に
ドープして完成するか、または、前記ポリシリコンゲー
ト層を単独に生成した後、イオン注入を行い、または、
ＰＯＣｌ₃でドープする。従来のホトリソグラフィと反
応イオンビームエッチング(RIE) は、前記ポリシリコン
ゲート層のエッチング剤に塩素を使用して、図１に示す
ポリシリコンゲート4 を形成し、プラズマ酸素アッシン
グ（plasma oxygen ashing) と洗浄を経てホトレジスト
剤を除去する。

【０００８】軽ドープドソース／ドレイン領域5 は、エ
ネルギー２０〜５０KeV の燐イオン注入によってドープ
濃度を1E13から1E14 atoms/cm²程度に形成し、温度が４
００〜７００℃のＬＰＣＶＤまたはプラズマエッチング
化学気相成長法により厚さ１５００〜４０００Åの二酸
化シリコン側壁絶縁層を堆積し、ＣＨＦ₃をエッチング
剤として異方性反応イオンビームエッチング(RIE) によ
り、前記ポリシリコンゲート層4 の側壁に絶縁スペーサ
6 を形成し、エネルギー３０〜８０KeV の燐イオン注入
にて、図１に示すドープ濃度1E15〜1E16atoms/cm²の重
ドープドソース／ドレイン領域7 を形成する。なお、温
度が４００〜７００℃のＬＰＣＶＤまたはプラズマエッ
チング化学気相成長法より厚さ５０００〜１００００Å
の二酸化珪素の絶縁層8 を堆積し、化学機械研磨法で前
記絶縁層8 を平坦化することにより図２に示す平滑地形
面を形成する。次にクラウン型ストレージノードを生成
する第１のホトリソグラフィを使用して、ホトレジスタ
9 を前記絶縁層8 上方に形成し、従来のホトリソグラフ
ィと異方性反応イオンビームエッチング(RIE) にＣＨＦ
₃をエッチング剤とし、前記絶縁層8 にストレージノー
ド接触孔10を形成することによって、重ドープドソース
／ドレイン領域7 の上面を露出させ、プラズマ酸素アッ
シングと洗浄にて前記ホトレジスト9 を除去した後、ポ
リシリコン層11a をＬＰＣＶＤで堆積し、シランに砒素
またはフォスフィンを添加して同時にドープする。前記
ポリシリコン層11a は、温度５００〜７００℃で厚さ１
０００〜２０００Åに堆積され、前記ストレージノード
接触孔10を、図３に示すように充填する。

【０００９】なお、図３に示す絶縁層12a は、４００〜
７００℃のＬＰＣＶＤまたはプラズマエッチング化学気
相成長法より厚さ５０００〜１００００Åに堆積する。
クラウン型ステージノードは、第２のホトリソグラフィ
で形成される。絶縁メサ12b のレジストマスクにホトレ
ジスト13を使用し、エッチング剤にＣＨＦ₃を用いて、
選択的に異方性反応イオンビームエッチング(RIE) で絶
縁メサ12b を形成する。選択性反応イオンビームエッチ
ングガスは、前記絶縁メサ12b の形成過程に於いては、
下方の第１のポリシリコン層をエッチせず、且つ、ＣＨ
Ｆ₃のオーバーエッチに於いて、前記ホトレジスト13に
被覆されていない領域の前記絶縁層12a を完全に除去
し、図４が示すように、ポリシリコンを充填した狭いス
テージノード接触孔10の上に絶縁メサ12b を直接重ね
る。

【００１０】プラズマ酸素アッシング（plasma oxygen
ashing) と洗浄によって前記ホトレジスト13を剥離した
後、ＬＰＣＶＤで厚さ５００〜１０００Åのポリシリコ
ン薄膜14a を堆積する。前記ポリシリコン薄膜14a は、
図５で示されるように、シランにフォスフィン(phosphi
ne) を添加してＮ型ドープを同時に行うことによって堆
積される。次に、重要である異方性反応イオンビームエ
ッチング(RIE) によってポリシリコン下電極形状を形成
する。塩素(Cl₂) をポリシリコンの選択性エッチング剤
とする反応イオンビームエッチング(RIE) は、定時間で
前記絶縁メサ12b の表面上方から前記ポリシリコン層14
a を剥離して、前記絶縁メサ12b の周縁にポリシリコン
絶縁スペーサ14b を形成する。このプロセスは、同時
に、下方絶縁層11a の前記絶縁メサ12b に被覆されてい
ない領域の上方から前記ポリシリコン層14a を剥離す
る。前記選択性エッチング剤塩素(Cl₂) の選択性は、前
記ポリシリコン層のエッチが完了する以前は、前記絶縁
メサ12b のエッチングを阻止する。

【００１１】引き続き定時間内の異方性反応イオンビー
ムエッチング(RIE) を行って、前記絶縁メサ12b に被覆
されていないエリアの前記ポリシリコン層11a 上に於い
て、前記ポリシリコン層11a が露出する上部をエッチ
し、厚さ５００〜１０００Åのポリシリコン薄膜11b を
図６が示すように残留させる。前記絶縁メサ12b の剥離
方法を以下に述べる。フッ化水素溶液を使用するウェッ
トエッチプロセス、または、ＣＨＦ₃をエッチング剤と
するドライ反応イオンビームエッチング(RIE) の選択性
エッチングに於いて、前記絶縁メサ12b を除去すること
により、エッチングされていない前記ポリシリコン層11
a で形成するポリシリコンスペーサ14b を下方ポリシリ
コンから上方へ突出延在させる。このプロセスに於い
て、前記ポリシリコン薄膜11b は、図７が開示するよう
に前記絶縁層8 を保護し、後続の塩素をエッチング剤と
する異方性反応イオンビームエッチング(RIE) によっ
て、前記絶縁層8 上の前記ポリシリコン薄膜11b を選択
的に剥離し、図８に開示するクラウン型ストレージノー
ドの最終形状を形成すると共に、前記ポリシリコンスペ
ーサ14b の間にある前記ポリシリコン層11a を薄くする
ことにより厚さ５００〜１０００Åのポリシリコン11c
を形成する。クラウン型ストレージノードの形成は後続
ポリシリコンスペーサの高さを影響する。前記絶縁スペ
ーサの厚さの変更よって、表面積の増加量の調整が可能
である。

【００１２】図９に、クラウン型ストレージノードを有
するＳＴＣ（積層コンデンサ）示す。容量誘電体層15
は、前記クラウン型ストレージノードに重なるように形
成された高誘電定数の絶縁層であって、例えば、スパッ
タリング技術による厚さ１０〜１００Åの酸化タンタル
(Ta₂O₅）で形成する。前記容量誘電体層15は、シリコン
オキシニトリド−窒化シリコン−酸化シリコン(ONO) で
あってもよい。ＯＮＯ層は、厚さ１０〜５０Åに堆積し
た酸化シリコン層に厚さ１０〜２０Åの窒化シリコン層
を堆積し、その後に熱酸化によって前記窒化シリコン層
の上部を酸化して前記窒化シリコン層の未酸化部分にシ
リコンオキシニトリド層を形成させて、等価シリコン酸
化物の厚さが４０〜８０Åである前記酸化シリコン層の
上方に重ね、最後に、温度５００〜７００℃のＬＰＣＶ
Ｄによる厚さ１０００〜３０００Åの第２のポリシリコ
ン層16を堆積する。前記ポリシリコン層16のドープ作業
は、シランにフォスフィンを添加して堆積と同時に完成
される。さらに、塩素をエッチング剤とするホトリソグ
ラフィ及び反応イオンビームエッチング(RIE) により、
図９に示す上電極と極板を形成する。図９に開示した前
記クラウン型ストレージノードを有するＳＴＣ17は、前
記ポリシリコンスペーサ14b と前記下方ポリシリコン11
c 有することによって、表面積が増加し、平面ストレー
ジノード電極のＳＴＣと比較してより大きい容量の提供
が可能である。ホトレジストは、再度のプラズマ酸素ア
ッシングと洗浄プロセスで除去する。

【００１３】以上、本発明について、特に実施例を開示
して詳述したが、この方面の技術に精通した者が理解し
うる如何なる方式の変更、または、その局部に於ける可
能な変化は、何れも本発明の主旨と範囲から離脱しえな
いものである。

【図面の簡単な説明】

【図１】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図２】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図３】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図４】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図５】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図６】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図７】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図８】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【図９】クラウン型ＳＴＣの主要製造プロセスに於ける
製造物の断面図。

【符号の簡単な説明】

１半導体基板２電界酸化層
（ＦＯＸ）領域３ゲート酸化層４ポリシリコ
ンゲート５軽ドープドソース／ドレイン領域６絶縁スペー
サ７重ドープドソース／ドレイン領域８酸化シリコ
ン絶縁層９ホトレジスト 10 ストレージ
ノード接触孔 11a ポリシリコン層 11b ポリシリコ
ン薄膜 11c ポリシリコン 12a 絶縁層 12b 絶縁メサ 13 ホトレジス
ト 14a ポリシリコン薄膜 14b ポリシリコ
ンスペーサ 15 容量誘電体層 16 ポリシリ
コン層 17 クラウン型ストレージノードを有するＳＴＣ

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上にクラウン型ストレージノ
ードを有するスタックドコンデンサ(STC) の製造方法で
あって、 (1) トランスファゲートトランジスタを提供し、 (2) 前記トランスファゲートトランジスタ上に第１の絶
縁層を堆積し、 (3) 前記第１の絶縁層上にストレージノードの接触孔を
形成して前記トランスファゲートトランジスタのソース
とドレイン領域を露出させ、 (4) 前記第１の絶縁層に第１のポリシリコン層を形成
し、前記ストレージノードの接触孔を完全に充填し、 (5) 第２の絶縁層から前記第１のポリシリコン層上に絶
縁メサ(insulator mesa)を形成して前記ストレージノー
ド接触孔に直接堆積させ、 (6) 第２のポリシリコン層から前記絶縁メサの周囲にポ
リシリコンスペーサを形成し、 (7) 前記第１のポリシリコン層の前記絶縁メサに被覆さ
れない領域上部を剥離し、前記第１の絶縁層の前記絶縁
メサに被覆されない領域の前記第１のポリシリコン層に
薄膜底部を残し、前記ポリシリコンスペーサが付けられ
た前記絶縁メサをエッチングしていない第１のポリシリ
コン上に堆積させ、 (8) 前記絶縁メサを剥離し、 (9) 前記第１の絶縁層の上部表面から前記第１のポリシ
リコン薄膜底部を剥離して、前記ポリシリコンが上方に
突出する前記ポリシリコンスペーサによって構成される
クラウン型ストレージノードを形成し、 (10)前記クラウン型ストレージノード上に容量誘電体層
を形成し、 (11)前記容量誘電体層上にポリシリコンの上部電極を形
成するステップを具えることを特徴とするクラウン型コ
ンデンサの製造方法。
【請求項２】前記トランスファゲートトランジスタ
は、ｎ−チヤネルまたはｐ−チヤネルＭＯＳＦＥＴであ
って、二酸化珪素ゲート絶縁層と、ポリシリコンゲート
と、絶縁側壁スペーサおよびＮまたはＰ型のソース／ド
レイン領域を有することを特徴とする請求項１に記載の
クラウン型コンデンサの製造方法。
【請求項３】前記第１のポリシリコン層は、低圧化学
気相成長法(LPCVD)により厚さ１０００〜２０００Åに
堆積し、シラン雰囲気に砒素または燐を添加して同時に
ドープして完成することを特徴とする請求項１に記載の
クラウン型コンデンサの製造方法。
【請求項４】前記絶縁メサは、ＬＰＣＶＤまたはプラ
ズマエッチング化学気相成長法(PECVD) によって厚さ５
０００〜１００００Åの絶縁層を堆積し、ホトリソグラ
フィとＣＨＦ₃をエッチング剤とする異方性反応イオン
ビームエッチング(RIE) によって絶縁層をパタニングし
て形成することを特徴とする請求項１に記載のクラウン
型コンデンサの製造方法。
【請求項５】前記ポリシリコンスペーサは、前記絶縁
メサの周縁に、ＬＰＣＶＤによって５００〜１０００Å
のポリシリコン薄膜を堆積し、塩素(Cl₂をエッチング剤
とする異方性反応イオンビームエッチング(RIE) によっ
て形成されることを特徴とする請求項１に記載のクラウ
ン型コンデンサの製造方法。
【請求項６】前記第１のポリシリコン層の前記絶縁メ
サに被覆されないエリアの前記上部は、定時間内に、塩
素(Cl₂) をエッチング剤とする異方性反応オンビームエ
ッチング(RIE) を行い、前記第１の絶縁層上に厚さ５０
０〜１０００Åの前記第１のポリシリコン層の薄膜部分
を残すことを特徴とする請求項１に記載のクラウン型コ
ンデンサの製造方法。
【請求項７】前記絶縁メサは、緩衝フッ酸溶液または
ＣＨＦ₃をエッチング剤とする異方性反応イオンビーム
エッチング(RIE) により下方のエッチングされていない
第１のポリシリコン層から選択的に剥離されることを特
徴とする請求項１に記載のクラウン型コンデンサの製造
方法。
【請求項８】前記第１のポリシリコン層の薄膜底部
は、塩素(Cl₂) をエチング剤とする異方性反応イオンビ
ームエッチングにより下方の前記第１の絶縁層から選択
的に剥離することを特徴とする請求項１に記載のクラウ
ン型コンデンサの製造方法。
【請求項９】前記クラウン型ストレージノードは、下
方の前記第１のポリシリコン上の前記ポリシリコンスペ
ーサによって構成され、且つ、前記第１のポリシリコン
が厚さ５００〜１０００Åであることを特徴とする請求
項１に記載のクラウン型コンデンサの製造方法。
【請求項１０】前記容量誘電体層は、シリコンオキシ
ニトリド／窒化シリコン／酸化シリコンによって組成さ
れ、前記ストレージノードの表面を熱酸化して１０〜５
０Åの酸化シリコン層を形成し、さらに厚さ１０〜２０
Åの窒化珪素層を堆積し、なお、前記の酸化した窒化シ
リコン層の上部を熱酸化することにより、窒化シリコン
の未酸化部分の上にシリコンオキシニトリド層を形成
し、前記酸化シリコン層に堆積することを特徴とする請
求項１に記載のクラウン型コンデンサの製造方法。
【請求項１１】半導体基板上のクラウン型ストレージ
ノードにダイナミックラム(DRAM)の積層コンデンサの表
面積を増加する製造方法に於いて、 (1) トランスファゲートトランジスタを提供し、 (2) 前記トランスゲートファトランジスタ上に第１の絶
縁層を堆積し、 (3) 第１のホトリソグラフィを用い、且つ、異方性反応
イオンビームエッチングにより前記第１の絶縁層上にス
トレージノード接触孔を設け、前記ストレージノード接
触孔の底部に前記トランスファゲートトランジスタのソ
ースとドレインを露出させ、 (4) 前記第１の絶縁層表面上に、第１のポリシリコン層
を堆積すると同時に該第１のポリシリコン層をドープ
し、且つ、前記ストレージノード接触孔を完全に充填
し、 (5) 同時にドープした前記第１のポリシリコン層上に第
２の絶縁層を堆積し、 (6) 第２のホトリソグラフィを用い、異方性反応イオン
ビームエッチングによって、同時にドープした前記第１
のポリシリコン層上に絶縁メサを形成し、 (7) 第２のポリシリコン薄膜を堆積し、 (8) 第１の定時間内に異方性反応イオンビームエッチン
グ(RIE) により前記第２のポリシリコン薄膜にポリシリ
コンスペーサを生成させ、 (9) 第２の定時間内に異方性反応イオンビームエッチン
グにより前記第１の絶縁層の前記絶縁メサに被覆されて
いないエリアの表面に、同時にドープした前記第１のポ
リシリコン層の上部を剥離し、前記第１の絶縁層の上部
表面に、同時にドープした前記第１のポリシリコン層の
底部を残し、 (10)前記絶縁メサを剥離して、同時にドープした前記第
１のポリシリコン層のエッチングされていない領域に組
成される前記第１のポリシリコンを露出させ、 (11)前記第１の絶縁層の表面から選択的に同時にドープ
した前記第１のポリシリコン層底部を剥離することによ
って、前記第１のポリシリコンによって上方に突出する
前記ポリシリコンスペーサで組成される前記クラウン型
ストレージノードを構成するようにし、 (12)前記クラウン型ストレージノード上に容量誘電体層
を形成し、 (13)前記容量誘電体層上にポリシリコンの上電極を形成
する，ステップ等を具えることを特徴とするクラウン型コンデ
ンサの製造方法。
【請求項１２】前記トランスファゲートトランジスタ
は、ｎ−チヤネルまたはｐ−チヤネルＭＯＳＦＥＴであ
って、酸化シリコンゲート絶縁層と、ポリシリコンゲー
ト構造と、絶縁側壁およびＮまたはＰ型のソース／ドレ
イン領域を有することを特徴とする請求項11に記載のク
ラウン型コンデンサの製造方法。
【請求項１３】前記第１の絶縁層は、４００℃〜７０
０℃のＬＰＣＶＤまたはプラズマエッチング化学気相成
長法より厚さ１０００〜２０００Åに堆積した酸化シリ
コンであることを特徴とする請求項11に記載のクラウン
型コンデンサの製造方法。
【請求項１４】同時にドープされる前記第１のポリシ
リコン層は低圧化学気相成長法(LPCVD) を用い、且つ、
シリコンに砒素またはフオスフィンをシラン雰囲気に添
加調合し、５００℃〜７００℃で厚さ１０００〜２００
０Åに堆積した層であることを特徴とする請求項11に記
載のクラウン型コンデンサの製造方法。
【請求項１５】前記第２の絶縁層は、５００℃〜７０
０℃のＬＰＣＶＤまたはプラズマエッチング化学気相成
長法によって厚さを５０００〜１００００Åに堆積した
層であることを特徴とする請求項11に記載のクラウン型
コンデンサの製造方法。
【請求項１６】前記絶縁メサは、前記第２のホトリソ
グラフィと、ＣＨＦ₃をエッチング剤とする異方性反応
イオンビームエッチング(RIE) によって形成されること
を特徴とする請求項11に記載のクラウン型コンデンサの
製造方法。
【請求項１７】前記第２のポリシリコン薄膜は、ＬＰ
ＣＶＤによって約５００〜１０００Åに堆積した層であ
ることを特徴とする請求項11に記載のクラウン型コンデ
ンサの製造方法。
【請求項１８】前記ポリシリコンスペーサは、前記第
２のポリシリコン薄膜上に塩素をエッチング剤とし、前
記第１の定時間内に異方性反応イオンビームエッチング
(RIE) によって形成されることを特徴とする請求項11に
記載のクラウン型コンデンサの製造方法。
【請求項１９】前記第２の時間内に於ける異方性反応
イオンビームエッチング(RIE) は、塩素をエッチング剤
とし、同時にドープする前記第１のポリシリコン層上部
を剥離するために用いられ、且つ、前記第１の絶縁層表
面上に５００〜１０００Åの同時にドープする前記第１
のポリシリコン層の前記薄膜底部を残すことを特徴とす
る請求項11に記載のクラウン型コンデンサの製造方法。
【請求項２０】前記絶縁メサは、緩衝フッ酸溶液また
はＣＨＦ₃をエッチング剤とする異方性反応イオンビー
ムエッチング(RIE) によって下方のエッチングされてい
ない第１のポリシリコン層から選択的に剥離することを
特徴とする請求項11に記載のクラウン型コンデンサの製
造方法。
【請求項２１】同時にドープされた前記第１のポリシ
リコンの薄膜底部は、塩素をエッチング剤とする異方性
反応イオンビームエッチング(RIE) によって前記第１の
絶縁層から選択的に剥離することを特徴とする請求項11
に記載のクラウン型コンデンサの製造方法。
【請求項２２】前記容量誘電体層は、シリコンオキシ
ニトリド／窒化シリコン／酸化シリコン(0N0) であっ
て、等価シリコン酸化物の厚さが４０〜８０Åであっ
て、前記ストレージノードに厚さ１０〜５０Åの薄い酸
化シリコン層を成長させ、さらに１０〜２０Åの厚さの
窒化シリコン層を堆積し、前記窒化シリコン層の上部を
酸化して前記窒化シリコン層の未酸化部分にシリコンオ
キシニトリド層を形成させ、前記薄い酸化シリコン層上
に堆積することを特徴とする請求項11に記載のクラウン
型コンデンサの製造方法。
【請求項２３】前記積層コンデンサのポリシリコン上
部電極は、ＬＰＣＶＤにて１０００〜３０００Åの厚さ
に堆積されると同時にドープされたポリシリコン層で形
成され、塩素をエッチング剤とする異方性反応イオンビ
ームエッチング(RIE) によりパターニングされることを
特徴とする請求項11に記載のクラウン型コンデンサの製
造方法。