JP2001053248A - 半導体素子のシリンダ形ストレージ電極製造方法 - Google Patents

半導体素子のシリンダ形ストレージ電極製造方法

Info

Publication number
JP2001053248A
JP2001053248A JP2000236182A JP2000236182A JP2001053248A JP 2001053248 A JP2001053248 A JP 2001053248A JP 2000236182 A JP2000236182 A JP 2000236182A JP 2000236182 A JP2000236182 A JP 2000236182A JP 2001053248 A JP2001053248 A JP 2001053248A
Authority
JP
Japan
Prior art keywords
film
storage electrode
silicon nitride
contact pad
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000236182A
Other languages
English (en)
Other versions
JP3667210B2 (ja
Inventor
Daikaku Tei
大赫 鄭
Chang-Yong Song
昌龍 宋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2001053248A publication Critical patent/JP2001053248A/ja
Application granted granted Critical
Publication of JP3667210B2 publication Critical patent/JP3667210B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug

Abstract

(57)【要約】 【課題】 半導体素子のシリンダ形ストレージ電極の製
造方法を提供する。 【解決手段】 半導体基板上の第１絶縁膜内で半導体基
板内の活性領域につながるようにコンタクトパッド２３
０’を形成する。次に、そのコンタクトパッド２３０’
上にエッチング阻止膜としてシリコン窒化膜２４０’を
形成する。次に、シリコン窒化膜２４０’上に第２絶縁
膜を形成する。次に、第２絶縁膜の一部を除去してシリ
コン窒化膜２４０’の一部の表面を露出させる。次に、
所定のエッチング液を用いた湿式エッチング法により、
コンタクトパッドの表面が露出されるようにシリコン窒
化膜の露出部分を除去する。次に、酸化膜２５０及び露
出されたコンタクトパッド２３０’の露出面にストレー
ジ電極用導電層を形成する。そして最後に、ストレージ
電極用導電層の上部、酸化膜２５０及びシリコン窒化膜
を除去して分離されたシリンダ形ストレージ電極２７
０’を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子のキャパ
シタ製造方法に係り、特に半導体素子のシリンダ形スト
レージ電極の製造方法に関する。
【０００２】
【従来の技術】最近、半導体素子の集積度が高くなるに
つれて、パターンの微細化も次第に進んでおり、このた
め、多くの問題が現れている。特に、ダイナミックラン
ダムアクセスメモリ（Dynamic Random Access Memory、
以下、ＤＲＡＭ）などの高集積半導体メモリ素子におい
ては、メモリセルの占める面積が減少し続ける一方であ
る。したがって、減少されたセル領域を補償するため
に、メモリセルの特性を向上させるための方法が望まれ
ている。ＤＲＡＭ素子において、メモリセルの特性は、
メモリセルを構成するセルキャパシタの容量に依存して
いる。別の言い方をすれば、セルキャパシタンスが増大
するほどメモリセルの特性、例えば、低電圧特性及びア
ルファ（α）粒子に起因するソフトエラー特性は向上さ
れる。このようなセルキャパシタンスはキャパシタのス
トレージ電極の表面積に比例するので、ストレージ電極
の表面積を増大させることによって、高性能のメモリセ
ルを具現することができる。したがって、限られた面積
内に表面積の広がったストレージ電極を形成するために
３次元的な構造をもつストレージ電極、例えば、シリン
ダ形ストレージ電極を形成する方法が提案されている。
【０００３】図１ないし図４は、従来のシリンダ形スト
レージ電極の製造方法の問題点を説明するための断面図
である。まず、図１を参照すれば、素子分離領域（図示
せず）によって限定される活性領域１１０をもった半導
体基板１００上に層間絶縁膜１２０を形成する。次に、
層間絶縁膜１２０上に所定のフォトレジスト膜パターン
（図示せず）を形成した後に、そのフォトレジスト膜パ
ターンをエッチングマスクとして層間絶縁膜１２０の露
出部分をエッチングする。すると、半導体基板１００内
の活性領域１１０を露出させるコンタクトホールが形成
される。次に、コンタクトホールが完全に埋め立てられ
るように導電膜１３０を形成する。
【０００４】次に、図２を参照すれば、図１に示した構
造体の全面を平坦化させて、層間絶縁膜１２０内に完全
に陥ったコンタクトパッド１３０’を形成する。通常、
このような平坦化過程は、層間絶縁膜１２０の表面が露
出されるまで、結果物にドライエッチング法を用いたエ
ッチバック工程によって行われる。このとき、エッチバ
ック工程が行われた後に形成されるコンタクトパッド１
３０’の上部はリセス(recess)されるが、その理由は、
シリコン酸化膜（ＳｉＯ２）などの層間絶縁膜１２０
と、ポリシリコン膜などの導電膜（図１の１３０）との
間にエッチング選択比が存在するからである。次に、層
間絶縁膜１２０及びコンタクトパッド１３０’の表面に
エッチング阻止膜として使用されるシリコン窒化膜（Ｓ
ｉ３Ｎ４）１４０を形成する。前述したように、パッド
導電膜１３０’の上部表面がリセスされているため、そ
の上に形成されるシリコン窒化膜１４０もまたリセスさ
れる。
【０００５】次に、図３を参照すれば、シリコン窒化膜
１４０上に酸化膜１５０を形成する。次に、酸化膜１５
０上にフォトレジスト膜パターン（図示せず）を形成し
た後に、前記フォトレジスト膜パターンをエッチングマ
スクとして酸化膜１５０の露出部分をエッチングする。
前記エッチングは、エッチング阻止膜としてのシリコン
窒化膜１４０上で停止される。すると、前記酸化膜１５
０内にはコンタクトパッド１３０'の表面に対応する部
分のシリコン窒化膜１４０の表面を露出させる開口部が
形成される。次に、前記コンタクトパッド１３０'を露
出させるために、シリコン窒化膜１４０の露出部分を除
去する。これは、プラズマを用いたドライエッチング法
によって行なう。
【０００６】次に、図４を参照すれば、プラズマを用い
たドライエッチング法は等方性エッチング法であるた
め、コンタクトパッド１３０'の表面の一部が露出され
てエッチングが終わった後にはシリコン窒化膜１４０'
の一部がコンタクトパッド１３０'の縁部に沿ってスペ
ーサの形で残存する問題が生じる（図中、Ａにて表
示）。このようにスペーサの形で残存するシリコン窒化
膜１４０'の一部はストレージ電極（図示せず）とパッ
ド導電膜１３０'との接触面積を減少させ、さらにはス
トレージ電極（図示せず）とパッド導電膜１３０'とが
接触できないようにし、結果としてキャパシタとしての
動作を行えないようにする。
【０００７】
【発明が解決しようとする課題】本発明の目的は、シリ
ンダ形ストレージ電極の形成中にパッド酸化膜上にエッ
チング阻止膜として形成されるシリコン窒化膜の露出部
分を完全に除去することによって、ストレージ電極とパ
ッド酸化膜とを完全に接触可能にする半導体素子のシリ
ンダ形ストレージ電極を製造する方法を提供することに
ある。
【０００８】
【課題を解決するための手段】前記目的を達成するため
に、本発明による半導体素子のシリンダ形ストレージ電
極の製造方法は、（ａ）半導体基板上の第１絶縁膜内で
前記半導体基板内の活性領域につながるようにコンタク
トパッドを形成する段階と、（ｂ）前記コンタクトパッ
ド上にエッチング阻止膜としてシリコン窒化膜を形成す
る段階と、（ｃ）前記シリコン窒化膜上に第２絶縁膜を
形成する段階と、（ｄ）前記絶縁膜の一部を除去して前
記シリコン窒化膜の一部の表面を露出させる段階と、
（ｅ）所定のエッチング液を用いた湿式エッチングによ
り、前記コンタクトパッドの表面が露出されるように前
記シリコン窒化膜の露出部分を除去する段階と、（ｆ）
前記酸化膜及び露出された前記コンタクトパッドの露出
面にストレージ電極用導電層を形成する段階と、（ｇ）
前記ストレージ電極用導電層の上部、酸化膜及び前記シ
リコン窒化膜を除去して分離されたシリンダ形ストレー
ジ電極を形成する段階とを含むことを特徴とする。
【０００９】前記コンタクトパッドは、ポリシリコン膜
を使って形成できる。好ましくは、前記シリコン窒化膜
は、１００〜５００Åの膜厚にて形成される。さらに、
好ましくは、前記（ｅ）段階でのエッチング液はリン酸
溶液であり、湿式エッチング工程は１００〜１７０℃の
温度で４〜３０分間行われる。前記ストレージ電極用導
電層はポリシリコン膜を使って形成できる。好ましく
は、前記（ｆ）段階は、拡散により行われる。
【００１０】前記（ｇ）段階は、前記ストレージ電極用
導電層上に流動性酸化膜を形成する段階と、全面にエッ
チバック工程を行なって前記酸化膜が露出されるように
前記酸化膜、ストレージ電極用導電層及び流動性酸化膜
の一部を除去する段階、及び前記酸化膜及びシリコン窒
化膜を順次除去する段階を含むことができる。この場
合、好ましくは、前記流動性酸化膜はＵＳＧ膜またはＢ
ＰＳＧ膜であり、また好ましくは、前記流動性酸化膜
は、化学気相蒸着法により形成する。
【００１１】本発明による半導体素子のシリンダ形スト
レージ電極の製造方法によれば、コンタクトパッド上に
形成されたエッチング阻止膜としてのシリコン窒化膜を
除去するためにリン酸溶液を用いた湿式エッチング法を
利用することによって、前記コンタクトパッド上のシリ
コン窒化膜を完全に除去することができ、これにより、
コンタクトパッドの表面とその上に形成されるストレー
ジ電極との接触面積を極大化できるという利点がある。
【００１２】
【発明の実施の形態】以下、添付した図面に基づき、本
発明の好適な実施形態について詳細に説明する。しか
し、本発明の実施形態は各種の形態に変形でき、本発明
の範囲が後述する実施形態に限定されるものではない。
本発明の実施形態は当業界における通常の知識を有した
者に本発明をより完全に説明するために提供されるもの
である。図中、同一の要素には同一の参照符号を使用し
た。
【００１３】図５ないし図１０は、本発明による半導体
素子のシリンダ形ストレージ電極の製造方法を説明する
ために示す断面図である。先ず、図５を参照すれば、素
子分離領域（図示せず）によって限定される活性領域２
１０をもった半導体基板２００上に層間絶縁膜２２０を
形成する。前記層間絶縁膜２２０としては、シリコン酸
化膜（ＳｉＯ２膜）を使用する。次に、層間絶縁膜２２
０上に所定のフォトレジスト膜パターン（図示せず）を
形成した後に、そのフォトレジスト膜パターンをエッチ
ングマスクとして層間絶縁膜２２０の露出部分をエッチ
ングする。すると、半導体基板２００内の活性領域２１
０を露出させるコンタクトホールが形成される。次に、
フォトレジスト膜パターンを除去した後に、全面にポリ
シリコン膜を塗布してコンタクトホールを完全に埋め立
てると共に、層間絶縁膜２２０上に塗布された導電膜２
３０を形成する。
【００１４】次に、図６を参照すれば、図５に示した構
造体の全面を平坦化させて、層間絶縁膜２２０内に完全
に陥没されたコンタクトパッド２３０’を形成する。こ
のため、層間絶縁膜２２０及び導電膜（図５の２３０）
の表面が露出されるように、全面にドライエッチング法
によりエッチバック工程を行なう。このとき、エッチバ
ック工程が行われた後に形成されるコンタクトパッド２
３０’の上部の表面がリセスされるが、その理由は、層
間絶縁膜２２０と導電膜（図５の２３０）との間にエッ
チング選択比が存在するからである。次に、層間絶縁膜
２２０及びコンタクトパッド２３０’の表面にエッチン
グ阻止膜として使用される窒化膜（Ｓｉ３Ｎ4膜）２４
０を形成する。ここで、前記シリコン窒化膜２４０の膜
厚は約１００〜５００Åである。前述したように、コン
タクトパッド２３０’の上部の表面がリセスされている
ため、前記シリコン窒化膜２４０はコンタクトパッド２
３０’の上では少し陥没された形で形成され、層間絶縁
膜２２０の上では平らな形で形成される。
【００１５】次に、図７を参照すれば、シリコン窒化膜
２４０上に酸化膜２５０を形成する。次に、酸化膜２５
０上にフォトレジスト膜パターン（図示せず）を形成し
た後に、前記フォトレジスト膜パターンをエッチングマ
スクとして酸化膜２５０の露出部分をエッチングする。
前記エッチングは、エッチング阻止膜としての機能をす
るシリコン窒化膜２４０上で停止される。すると、前記
酸化膜２５０内には、コンタクトパッド２３０'の表面
に対応する部分のシリコン窒化膜２４０の表面を露出さ
せる開口部２６０が形成される。前記開口部２６０を形
成した後には、フォトレジスト膜パターンを除去する。
【００１６】次に、図８を参照すれば、湿式エッチング
法によりエッチング工程を行ない、前記シリコン窒化膜
（図７の２４０）の露出部分を除去する。このとき、湿
式エッチング液としてはリン酸（Ｈ2ＰＯ3）溶液を使用
する。場合によってはＨＦ溶液も使用できるが、ＨＦ溶
液の濃度が高い場合にはポリシリコン膜として形成され
たコンタクトパッド２３０’に悪影響を及ぼすことがあ
って、好ましくない。湿式エッチング法によりエッチン
グを行なうに伴い異方性エッチングがなされて、シリコ
ン窒化膜（図７の２４０）の露出部分が除去されるだけ
でなく、酸化膜６０の下部に存在するシリコン窒化膜
（図７の２４０）の一部もアンダーカットされる。した
がって、リン酸溶液を用いた湿式エッチングを過度に行
なうと、酸化膜２５０がリフトされる場合が生じ、しか
も、後続工程で形成されるべきストレージ電極が隣接ス
トレージ電極と接触される、所謂ブリッジ現象も生じう
る。このため、リン酸溶液を用いた湿式エッチングは１
００〜１７０℃の温度で４〜３０分間行なうことによっ
て、 酸化膜２５０がリフトされる現象及び隣接ストレ
ージ電極とのブリッジ現象が生じないようにする。
【００１７】次に、図９を参照すれば、図８に示した構
造体の全面にストレージ電極として使用されるポリシリ
コン膜２６０を形成する。このとき、前記ポリシリコン
膜２６０は、拡散により形成する。次に、化学気相蒸着
（ＣＶＤ）法を利用して、ＵＳＧ（Undoped Silicate G
lass）膜またはＢＰＳＧ（Boron Phosphorus Silicate
Glass）膜などの流動性酸化膜２７０を全面に形成す
る。前記流動性酸化膜２７０は、後続工程である酸化膜
２６０の除去工程中にポリシリコン膜２６０の底面が除
去されないように、前記ポリシリコン膜２６０を保護す
る目的から形成するものである。次に、ドライエッチン
グ法を用いて酸化膜２５０、ポリシリコン膜２６０及び
流動性酸化膜２７０の一部を除去する。このとき、前記
ドライエッチングは、図中の点線（Ｂ）のところまでな
されるようにする。次に、湿式エッチング法を用いて酸
化膜２５０の残存部分を除去した後に、シリコン窒化膜
２４０’を除去する。すると、図１０に示したように、
コンタクトパッド２３０’と接触するシリンダ形ストレ
ージ電極２７０’が出来上がる。図１０中、符号“Ｃ”
で示したシリンダ形ストレージ電極２７０’の突出部分
は、シリコン窒化膜２４０’の除去に際し、前記ポリシ
リコン膜２６０がアンダーカットされることによって形
成されるものであって、ストレージ電極の面積のさらな
る増大をもたらすものである。
【図面の簡単な説明】
【図１】 従来のシリンダ形ストレージ電極の製造方法
時の問題点を説明するために示す断面図である。
【図２】 従来のシリンダ形ストレージ電極の製造方法
時の問題点を説明するために示す断面図である。
【図３】 従来のシリンダ形ストレージ電極の製造方法
時の問題点を説明するために示す断面図である。
【図４】 従来のシリンダ形ストレージ電極の製造方法
時の問題点を説明するために示す断面図である。
【図５】 本発明によるシリンダ形ストレージ電極の製
造方法を説明するために示す断面図である。
【図６】 本発明によるシリンダ形ストレージ電極の製
造方法を説明するために示す断面図である。
【図７】 本発明によるシリンダ形ストレージ電極の製
造方法を説明するために示す断面図である。
【図８】 本発明によるシリンダ形ストレージ電極の製
造方法を説明するために示す断面図である。
【図９】 本発明によるシリンダ形ストレージ電極の製
造方法を説明するために示す断面図である。
【図１０】 本発明によるシリンダ形ストレージ電極の
製造方法を説明するために示す断面図である。
【符号の説明】
２００ 半導体基板 ２２０ 層間絶縁膜 ２３０ 導電膜 ２３０’ コンタクトパッド ２４０’ シリコン窒化膜 ２５０ 酸化膜 ２６０ ポリシリコン膜 ２７０’ シリンダ形ストレージ電極 Ｃ シリンダ形ストレージ電極の突出部分

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）半導体基板上の第１絶縁膜内で前
    記半導体基板内の活性領域につながるようにコンタクト
    パッドを形成する段階と、（ｂ）前記コンタクトパッド
    上にエッチング阻止膜としてシリコン窒化膜を形成する
    段階と、（ｃ）前記シリコン窒化膜上に第２絶縁膜を形
    成する段階と、（ｄ）前記第２絶縁膜の一部を除去して
    前記シリコン窒化膜の一部の表面を露出させる段階と、
    （ｅ）所定のエッチング液を用いた湿式エッチング法に
    より、前記コンタクトパッドの表面が露出されるように
    前記シリコン窒化膜の露出部分を除去する段階と、
    （ｆ）前記酸化膜及び露出された前記コンタクトパッド
    の露出面にストレージ電極用導電層を形成する段階と、
    （ｇ）前記ストレージ電極用導電層の上部、酸化膜及び
    前記シリコン窒化膜を除去して分離されたシリンダ形ス
    トレージ電極を形成する段階とを含むことを特徴とする
    半導体素子のシリンダ形ストレージ電極の製造方法。
  2. 【請求項２】 前記コンタクトパッドは、ポリシリコン
    膜を使って形成することを特徴とする請求項１に記載の
    半導体素子のシリンダ形ストレージ電極の製造方法。
  3. 【請求項３】 前記シリコン窒化膜の膜厚は、１００〜
    ５００Åであることを特徴とする請求項１に記載の半導
    体素子のシリンダ形ストレージ電極の製造方法。
  4. 【請求項４】 前記（ｅ）段階でのエッチング液は、リ
    ン酸溶液であることを特徴とする請求項１に記載の半導
    体素子のシリンダ形ストレージ電極の製造方法。
  5. 【請求項５】 前記（ｅ）段階での湿式エッチング工程
    は、１００〜１７０℃の温度で行なうことを特徴とする
    請求項１に記載の半導体素子のシリンダ形ストレージ電
    極の製造方法。
  6. 【請求項６】 前記（ｅ）段階での湿式エッチング工程
    は、４〜３０分間行なうことを特徴とする請求項１に記
    載の半導体素子のシリンダ形ストレージ電極の製造方
    法。
  7. 【請求項７】 前記ストレージ電極用導電層は、ポリシ
    リコン膜を使って形成することを特徴とする請求項１に
    記載の半導体素子のシリンダ形ストレージ電極の製造方
    法。
  8. 【請求項８】 前記（ｆ）段階は、拡散により行なうこ
    とを特徴とする請求項１に記載の半導体素子のシリンダ
    形ストレージ電極の製造方法。
  9. 【請求項９】 前記（ｇ）段階は、（ｇ−１）前記スト
    レージ電極用導電層上に流動性酸化膜を形成する段階
    と、（ｇ−２）全面にエッチバック工程を行ない、前記
    酸化膜が露出されるように前記酸化膜、ストレージ電極
    用導電層及び流動性酸化膜の一部を除去する段階と、
    （ｇ−３） 前記酸化膜及びシリコン窒化膜を順次除去
    する段階とを含むことを特徴とする請求項１に記載の半
    導体素子のシリンダ形ストレージ電極の製造方法。
  10. 【請求項１０】 前記流動性酸化膜は、ＵＳＧ膜または
    ＢＰＳＧ膜であることを特徴とする請求項９に記載の半
    導体素子のシリンダ形ストレージ電極の製造方法。
  11. 【請求項１１】 前記流動性酸化膜は、化学気相蒸着法
    により形成することを特徴とする請求項９に記載の半導
    体素子のシリンダ形ストレージ電極の製造方法。
JP2000236182A 1999-08-06 2000-08-03 半導体素子のシリンダ形ストレージ電極製造方法 Expired - Fee Related JP3667210B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019990032313A KR100301064B1 (ko) 1999-08-06 1999-08-06 반도체소자의 실린더형 스토리지 전극 제조 방법
KR199932313 1999-08-06

Publications (2)

Publication Number Publication Date
JP2001053248A true JP2001053248A (ja) 2001-02-23
JP3667210B2 JP3667210B2 (ja) 2005-07-06

Family

ID=19606406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000236182A Expired - Fee Related JP3667210B2 (ja) 1999-08-06 2000-08-03 半導体素子のシリンダ形ストレージ電極製造方法

Country Status (3)

Country Link
US (1) US6406967B1 (ja)
JP (1) JP3667210B2 (ja)
KR (1) KR100301064B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006191056A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc リセスされたストレージノードコンタクトプラグを有する半導体メモリ装置の製造方法
KR100701688B1 (ko) 2004-12-03 2007-03-29 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US6818545B2 (en) * 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
US7902679B2 (en) * 2001-03-05 2011-03-08 Megica Corporation Structure and manufacturing method of a chip scale package with low fabrication cost, fine pitch and high reliability solder bump
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
KR100437830B1 (ko) * 2001-12-19 2004-06-30 주식회사 하이닉스반도체 반도체소자의 제조방법
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
KR100685674B1 (ko) 2002-12-30 2007-02-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
US7470997B2 (en) * 2003-07-23 2008-12-30 Megica Corporation Wirebond pad for semiconductor chip or wafer
US8067837B2 (en) 2004-09-20 2011-11-29 Megica Corporation Metallization structure over passivation layer for IC chip
KR100599091B1 (ko) 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US20060198008A1 (en) * 2005-03-07 2006-09-07 Micron Technology, Inc. Formation of micro lens by using flowable oxide deposition
CN100464422C (zh) * 2006-01-18 2009-02-25 财团法人工业技术研究院 空心柱型电容器及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5126916A (en) * 1991-12-20 1992-06-30 Industrial Technology Research Institute Stacked capacitor dram cell and method of fabricating
US6107155A (en) * 1998-08-07 2000-08-22 Taiwan Semiconductor Manufacturing Company Method for making a more reliable storage capacitor for dynamic random access memory (DRAM)
US6228736B1 (en) * 1998-08-07 2001-05-08 Taiwan Semiconductor Manufacturing Company Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM)
US6162680A (en) * 1999-05-24 2000-12-19 Worldwide Semiconductor Manufacturing Corp. Method for forming a DRAM capacitor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701688B1 (ko) 2004-12-03 2007-03-29 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
JP2006191056A (ja) * 2004-12-28 2006-07-20 Hynix Semiconductor Inc リセスされたストレージノードコンタクトプラグを有する半導体メモリ装置の製造方法

Also Published As

Publication number Publication date
KR20010017022A (ko) 2001-03-05
JP3667210B2 (ja) 2005-07-06
KR100301064B1 (ko) 2001-11-01
US6406967B1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
US5907782A (en) Method of forming a multiple fin-pillar capacitor for a high density dram cell
KR100553839B1 (ko) 캐패시터와 그 제조 방법, 이를 포함하는 반도체 장치 및그 제조 방법
JP3667210B2 (ja) 半導体素子のシリンダ形ストレージ電極製造方法
JPH06224388A (ja) 半導体メモリ装置の製造方法
JP3607444B2 (ja) 半導体装置のキャパシタ製造方法
JP2003031694A (ja) シリンダ型キャパシタを含む半導体素子及びその製造方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US6238968B1 (en) Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein
US5759895A (en) Method of fabricating a capacitor storage node having a rugged-fin surface
US6548348B1 (en) Method of forming a storage node contact hole in a porous insulator layer
JP2622243B2 (ja) 半導体素子のスタックキャパシター製造方法
JPH09237879A (ja) 半導体装置のキャパシタ製造方法
KR100721579B1 (ko) 캐패시터의 제조 방법
US6531358B1 (en) Method of fabricating capacitor-under-bit line (CUB) DRAM
JPH077088A (ja) 半導体装置のキャパシタおよびその製造方法
JP5000084B2 (ja) 導電パッドのシリンダースタックキャパシタにおけるストレージノード、半導体素子及び半導体素子の製造方法
KR20090044865A (ko) 캐패시터 제조 방법
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
JPH08125142A (ja) 半導体装置の製造方法
JP2944990B2 (ja) クラウン型コンデンサの製造方法
KR20010059173A (ko) 반도체소자의 캐패시터 형성방법
KR20050052076A (ko) 반도체 장치의 캐패시터 및 그 제조 방법
KR100866127B1 (ko) 반도체 소자의 캐패시터 형성방법
JP3202732B2 (ja) 半導体装置の製造方法
US20080242096A1 (en) Method for preparing bottle-shaped deep trenches

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20041124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20041129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050405

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees