JP3667210B2 - 半導体素子のシリンダ形ストレージ電極製造方法 - Google Patents
半導体素子のシリンダ形ストレージ電極製造方法 Download PDFInfo
- Publication number
- JP3667210B2 JP3667210B2 JP2000236182A JP2000236182A JP3667210B2 JP 3667210 B2 JP3667210 B2 JP 3667210B2 JP 2000236182 A JP2000236182 A JP 2000236182A JP 2000236182 A JP2000236182 A JP 2000236182A JP 3667210 B2 JP3667210 B2 JP 3667210B2
- Authority
- JP
- Japan
- Prior art keywords
- storage electrode
- film
- manufacturing
- insulating film
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003860 storage Methods 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 36
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229920005591 polysilicon Polymers 0.000 claims description 14
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 12
- 239000012530 fluid Substances 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 3
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 239000011229 interlayer Substances 0.000 description 18
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000001312 dry etching Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000000994 depressogenic effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical class 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体素子のキャパシタ製造方法に係り、特に半導体素子のシリンダ形ストレージ電極の製造方法に関する。
【０００２】
【従来の技術】
最近、半導体素子の集積度が高くなるにつれて、パターンの微細化も次第に進んでおり、このため、多くの問題が現れている。特に、ダイナミックランダムアクセスメモリ（Dynamic Random Access Memory、以下、ＤＲＡＭ）などの高集積半導体メモリ素子においては、メモリセルの占める面積が減少し続ける一方である。したがって、減少されたセル領域を補償するために、メモリセルの特性を向上させるための方法が望まれている。ＤＲＡＭ素子において、メモリセルの特性は、メモリセルを構成するセルキャパシタの容量に依存している。別の言い方をすれば、セルキャパシタンスが増大するほどメモリセルの特性、例えば、低電圧特性及びアルファ（α）粒子に起因するソフトエラー特性は向上される。このようなセルキャパシタンスはキャパシタのストレージ電極の表面積に比例するので、ストレージ電極の表面積を増大させることによって、高性能のメモリセルを具現することができる。したがって、限られた面積内に表面積の広がったストレージ電極を形成するために３次元的な構造をもつストレージ電極、例えば、シリンダ形ストレージ電極を形成する方法が提案されている。
【０００３】
図１ないし図４は、従来のシリンダ形ストレージ電極の製造方法の問題点を説明するための断面図である。
まず、図１を参照すれば、素子分離領域（図示せず）によって限定される活性領域１１０をもった半導体基板１００上に層間絶縁膜１２０を形成する。次に、層間絶縁膜１２０上に所定のフォトレジスト膜パターン（図示せず）を形成した後に、そのフォトレジスト膜パターンをエッチングマスクとして層間絶縁膜１２０の露出部分をエッチングする。すると、半導体基板１００内の活性領域１１０を露出させるコンタクトホールが形成される。次に、コンタクトホールが完全に埋め立てられるように導電膜１３０を形成する。
【０００４】
次に、図２を参照すれば、図１に示した構造体の全面を平坦化させて、層間絶縁膜１２０内に完全に陥ったコンタクトパッド１３０’を形成する。通常、このような平坦化過程は、層間絶縁膜１２０の表面が露出されるまで、結果物にドライエッチング法を用いたエッチバック工程によって行われる。このとき、エッチバック工程が行われた後に形成されるコンタクトパッド１３０’の上部はリセス(recess)されるが、その理由は、シリコン酸化膜（ＳｉＯ２）などの層間絶縁膜１２０と、ポリシリコン膜などの導電膜（図１の１３０）との間にエッチング選択比が存在するからである。次に、層間絶縁膜１２０及びコンタクトパッド１３０’の表面にエッチング阻止膜として使用されるシリコン窒化膜（Ｓｉ３Ｎ４）１４０を形成する。前述したように、パッド導電膜１３０’の上部表面がリセスされているため、その上に形成されるシリコン窒化膜１４０もまたリセスされる。
【０００５】
次に、図３を参照すれば、シリコン窒化膜１４０上に酸化膜１５０を形成する。次に、酸化膜１５０上にフォトレジスト膜パターン（図示せず）を形成した後に、前記フォトレジスト膜パターンをエッチングマスクとして酸化膜１５０の露出部分をエッチングする。前記エッチングは、エッチング阻止膜としてのシリコン窒化膜１４０上で停止される。すると、前記酸化膜１５０内にはコンタクトパッド１３０'の表面に対応する部分のシリコン窒化膜１４０の表面を露出させる開口部が形成される。次に、前記コンタクトパッド１３０'を露出させるために、シリコン窒化膜１４０の露出部分を除去する。これは、プラズマを用いたドライエッチング法によって行なう。
【０００６】
次に、図４を参照すれば、プラズマを用いたドライエッチング法は等方性エッチング法であるため、コンタクトパッド１３０'の表面の一部が露出されてエッチングが終わった後にはシリコン窒化膜１４０'の一部がコンタクトパッド１３０'の縁部に沿ってスペーサの形で残存する問題が生じる（図中、Ａにて表示）。このようにスペーサの形で残存するシリコン窒化膜１４０'の一部はストレージ電極（図示せず）とパッド導電膜１３０'との接触面積を減少させ、さらにはストレージ電極（図示せず）とパッド導電膜１３０'とが接触できないようにし、結果としてキャパシタとしての動作を行えないようにする。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、シリンダ形ストレージ電極の形成中にパッド酸化膜上にエッチング阻止膜として形成されるシリコン窒化膜の露出部分を完全に除去することによって、ストレージ電極とパッド酸化膜とを完全に接触可能にする半導体素子のシリンダ形ストレージ電極を製造する方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明による半導体素子のシリンダ形ストレージ電極の製造方法は、（ａ）半導体基板上の第１絶縁膜内で前記半導体基板内の活性領域につながるようにコンタクトパッドを形成する段階と、（ｂ）前記コンタクトパッド上にエッチング阻止膜としてシリコン窒化膜を形成する段階と、（ｃ）前記シリコン窒化膜上に第２絶縁膜を形成する段階と、（ｄ）前記絶縁膜の一部を除去して前記シリコン窒化膜の一部の表面を露出させる段階と、（ｅ）所定のエッチング液を用いた湿式エッチングにより、前記コンタクトパッドの表面が露出されるように前記シリコン窒化膜の露出部分を除去する段階と、（ｆ）前記酸化膜及び露出された前記コンタクトパッドの露出面にストレージ電極用導電層を形成する段階と、（ｇ）前記ストレージ電極用導電層の上部、酸化膜及び前記シリコン窒化膜を除去して分離されたシリンダ形ストレージ電極を形成する段階とを含むことを特徴とする。
【０００９】
前記コンタクトパッドは、ポリシリコン膜を使って形成できる。好ましくは、前記シリコン窒化膜は、１００〜５００Åの膜厚にて形成される。
さらに、好ましくは、前記（ｅ）段階でのエッチング液はリン酸溶液であり、湿式エッチング工程は１００〜１７０℃の温度で４〜３０分間行われる。
前記ストレージ電極用導電層はポリシリコン膜を使って形成できる。
好ましくは、前記（ｆ）段階は、拡散により行われる。
【００１０】
前記（ｇ）段階は、前記ストレージ電極用導電層上に流動性酸化膜を形成する段階と、全面にエッチバック工程を行なって前記酸化膜が露出されるように前記酸化膜、ストレージ電極用導電層及び流動性酸化膜の一部を除去する段階、及び前記酸化膜及びシリコン窒化膜を順次除去する段階を含むことができる。
この場合、好ましくは、前記流動性酸化膜はＵＳＧ膜またはＢＰＳＧ膜であり、また好ましくは、前記流動性酸化膜は、化学気相蒸着法により形成する。
【００１１】
本発明による半導体素子のシリンダ形ストレージ電極の製造方法によれば、コンタクトパッド上に形成されたエッチング阻止膜としてのシリコン窒化膜を除去するためにリン酸溶液を用いた湿式エッチング法を利用することによって、前記コンタクトパッド上のシリコン窒化膜を完全に除去することができ、これにより、コンタクトパッドの表面とその上に形成されるストレージ電極との接触面積を極大化できるという利点がある。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について詳細に説明する。しかし、本発明の実施形態は各種の形態に変形でき、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は当業界における通常の知識を有した者に本発明をより完全に説明するために提供されるものである。図中、同一の要素には同一の参照符号を使用した。
【００１３】
図５ないし図１０は、本発明による半導体素子のシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
先ず、図５を参照すれば、素子分離領域（図示せず）によって限定される活性領域２１０をもった半導体基板２００上に層間絶縁膜２２０を形成する。前記層間絶縁膜２２０としては、シリコン酸化膜（ＳｉＯ２膜）を使用する。次に、層間絶縁膜２２０上に所定のフォトレジスト膜パターン（図示せず）を形成した後に、そのフォトレジスト膜パターンをエッチングマスクとして層間絶縁膜２２０の露出部分をエッチングする。すると、半導体基板２００内の活性領域２１０を露出させるコンタクトホールが形成される。次に、フォトレジスト膜パターンを除去した後に、全面にポリシリコン膜を塗布してコンタクトホールを完全に埋め立てると共に、層間絶縁膜２２０上に塗布された導電膜２３０を形成する。
【００１４】
次に、図６を参照すれば、図５に示した構造体の全面を平坦化させて、層間絶縁膜２２０内に完全に陥没されたコンタクトパッド２３０’を形成する。このため、層間絶縁膜２２０及び導電膜（図５の２３０）の表面が露出されるように、全面にドライエッチング法によりエッチバック工程を行なう。このとき、エッチバック工程が行われた後に形成されるコンタクトパッド２３０’の上部の表面がリセスされるが、その理由は、層間絶縁膜２２０と導電膜（図５の２３０）との間にエッチング選択比が存在するからである。次に、層間絶縁膜２２０及びコンタクトパッド２３０’の表面にエッチング阻止膜として使用される窒化膜（Ｓｉ３Ｎ4膜）２４０を形成する。ここで、前記シリコン窒化膜２４０の膜厚は約１００〜５００Åである。前述したように、コンタクトパッド２３０’の上部の表面がリセスされているため、前記シリコン窒化膜２４０はコンタクトパッド２３０’の上では少し陥没された形で形成され、層間絶縁膜２２０の上では平らな形で形成される。
【００１５】
次に、図７を参照すれば、シリコン窒化膜２４０上に酸化膜２５０を形成する。次に、酸化膜２５０上にフォトレジスト膜パターン（図示せず）を形成した後に、前記フォトレジスト膜パターンをエッチングマスクとして酸化膜２５０の露出部分をエッチングする。前記エッチングは、エッチング阻止膜としての機能をするシリコン窒化膜２４０上で停止される。すると、前記酸化膜２５０内には、コンタクトパッド２３０'の表面に対応する部分のシリコン窒化膜２４０の表面を露出させる開口部２６０が形成される。前記開口部２６０を形成した後には、フォトレジスト膜パターンを除去する。
【００１６】
次に、図８を参照すれば、湿式エッチング法によりエッチング工程を行ない、前記シリコン窒化膜（図７の２４０）の露出部分を除去する。このとき、湿式エッチング液としてはリン酸（Ｈ2ＰＯ3）溶液を使用する。場合によってはＨＦ溶液も使用できるが、ＨＦ溶液の濃度が高い場合にはポリシリコン膜として形成されたコンタクトパッド２３０’に悪影響を及ぼすことがあって、好ましくない。湿式エッチング法によりエッチングを行なうに伴い異方性エッチングがなされて、シリコン窒化膜（図７の２４０）の露出部分が除去されるだけでなく、酸化膜６０の下部に存在するシリコン窒化膜（図７の２４０）の一部もアンダーカットされる。したがって、リン酸溶液を用いた湿式エッチングを過度に行なうと、酸化膜２５０がリフトされる場合が生じ、しかも、後続工程で形成されるべきストレージ電極が隣接ストレージ電極と接触される、所謂ブリッジ現象も生じうる。このため、リン酸溶液を用いた湿式エッチングは１００〜１７０℃の温度で４〜３０分間行なうことによって、 酸化膜２５０がリフトされる現象及び隣接ストレージ電極とのブリッジ現象が生じないようにする。
【００１７】
次に、図９を参照すれば、図８に示した構造体の全面にストレージ電極として使用されるポリシリコン膜２６０を形成する。このとき、前記ポリシリコン膜２６０は、拡散により形成する。次に、化学気相蒸着（ＣＶＤ）法を利用して、ＵＳＧ（Undoped Silicate Glass）膜またはＢＰＳＧ（Boron Phosphorus Silicate Glass）膜などの流動性酸化膜２７０を全面に形成する。前記流動性酸化膜２７０は、後続工程である酸化膜２６０の除去工程中にポリシリコン膜２６０の底面が除去されないように、前記ポリシリコン膜２６０を保護する目的から形成するものである。次に、ドライエッチング法を用いて酸化膜２５０、ポリシリコン膜２６０及び流動性酸化膜２７０の一部を除去する。このとき、前記ドライエッチングは、図中の点線（Ｂ）のところまでなされるようにする。次に、湿式エッチング法を用いて酸化膜２５０の残存部分を除去した後に、シリコン窒化膜２４０’を除去する。すると、図１０に示したように、コンタクトパッド２３０’と接触するシリンダ形ストレージ電極２７０’が出来上がる。図１０中、符号“Ｃ”で示したシリンダ形ストレージ電極２７０’の突出部分は、シリコン窒化膜２４０’の除去に際し、前記ポリシリコン膜２６０がアンダーカットされることによって形成されるものであって、ストレージ電極の面積のさらなる増大をもたらすものである。
【図面の簡単な説明】
【図１】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図２】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図３】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図４】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図５】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図６】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図７】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図８】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図９】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図１０】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【符号の説明】
２００ 半導体基板
２２０ 層間絶縁膜
２３０ 導電膜
２３０’ コンタクトパッド
２４０’ シリコン窒化膜
２５０ 酸化膜
２６０ ポリシリコン膜
２７０’ シリンダ形ストレージ電極
Ｃ シリンダ形ストレージ電極の突出部分
【発明の属する技術分野】
本発明は半導体素子のキャパシタ製造方法に係り、特に半導体素子のシリンダ形ストレージ電極の製造方法に関する。
【０００２】
【従来の技術】
最近、半導体素子の集積度が高くなるにつれて、パターンの微細化も次第に進んでおり、このため、多くの問題が現れている。特に、ダイナミックランダムアクセスメモリ（Dynamic Random Access Memory、以下、ＤＲＡＭ）などの高集積半導体メモリ素子においては、メモリセルの占める面積が減少し続ける一方である。したがって、減少されたセル領域を補償するために、メモリセルの特性を向上させるための方法が望まれている。ＤＲＡＭ素子において、メモリセルの特性は、メモリセルを構成するセルキャパシタの容量に依存している。別の言い方をすれば、セルキャパシタンスが増大するほどメモリセルの特性、例えば、低電圧特性及びアルファ（α）粒子に起因するソフトエラー特性は向上される。このようなセルキャパシタンスはキャパシタのストレージ電極の表面積に比例するので、ストレージ電極の表面積を増大させることによって、高性能のメモリセルを具現することができる。したがって、限られた面積内に表面積の広がったストレージ電極を形成するために３次元的な構造をもつストレージ電極、例えば、シリンダ形ストレージ電極を形成する方法が提案されている。
【０００３】
図１ないし図４は、従来のシリンダ形ストレージ電極の製造方法の問題点を説明するための断面図である。
まず、図１を参照すれば、素子分離領域（図示せず）によって限定される活性領域１１０をもった半導体基板１００上に層間絶縁膜１２０を形成する。次に、層間絶縁膜１２０上に所定のフォトレジスト膜パターン（図示せず）を形成した後に、そのフォトレジスト膜パターンをエッチングマスクとして層間絶縁膜１２０の露出部分をエッチングする。すると、半導体基板１００内の活性領域１１０を露出させるコンタクトホールが形成される。次に、コンタクトホールが完全に埋め立てられるように導電膜１３０を形成する。
【０００４】
次に、図２を参照すれば、図１に示した構造体の全面を平坦化させて、層間絶縁膜１２０内に完全に陥ったコンタクトパッド１３０’を形成する。通常、このような平坦化過程は、層間絶縁膜１２０の表面が露出されるまで、結果物にドライエッチング法を用いたエッチバック工程によって行われる。このとき、エッチバック工程が行われた後に形成されるコンタクトパッド１３０’の上部はリセス(recess)されるが、その理由は、シリコン酸化膜（ＳｉＯ２）などの層間絶縁膜１２０と、ポリシリコン膜などの導電膜（図１の１３０）との間にエッチング選択比が存在するからである。次に、層間絶縁膜１２０及びコンタクトパッド１３０’の表面にエッチング阻止膜として使用されるシリコン窒化膜（Ｓｉ３Ｎ４）１４０を形成する。前述したように、パッド導電膜１３０’の上部表面がリセスされているため、その上に形成されるシリコン窒化膜１４０もまたリセスされる。
【０００５】
次に、図３を参照すれば、シリコン窒化膜１４０上に酸化膜１５０を形成する。次に、酸化膜１５０上にフォトレジスト膜パターン（図示せず）を形成した後に、前記フォトレジスト膜パターンをエッチングマスクとして酸化膜１５０の露出部分をエッチングする。前記エッチングは、エッチング阻止膜としてのシリコン窒化膜１４０上で停止される。すると、前記酸化膜１５０内にはコンタクトパッド１３０'の表面に対応する部分のシリコン窒化膜１４０の表面を露出させる開口部が形成される。次に、前記コンタクトパッド１３０'を露出させるために、シリコン窒化膜１４０の露出部分を除去する。これは、プラズマを用いたドライエッチング法によって行なう。
【０００６】
次に、図４を参照すれば、プラズマを用いたドライエッチング法は等方性エッチング法であるため、コンタクトパッド１３０'の表面の一部が露出されてエッチングが終わった後にはシリコン窒化膜１４０'の一部がコンタクトパッド１３０'の縁部に沿ってスペーサの形で残存する問題が生じる（図中、Ａにて表示）。このようにスペーサの形で残存するシリコン窒化膜１４０'の一部はストレージ電極（図示せず）とパッド導電膜１３０'との接触面積を減少させ、さらにはストレージ電極（図示せず）とパッド導電膜１３０'とが接触できないようにし、結果としてキャパシタとしての動作を行えないようにする。
【０００７】
【発明が解決しようとする課題】
本発明の目的は、シリンダ形ストレージ電極の形成中にパッド酸化膜上にエッチング阻止膜として形成されるシリコン窒化膜の露出部分を完全に除去することによって、ストレージ電極とパッド酸化膜とを完全に接触可能にする半導体素子のシリンダ形ストレージ電極を製造する方法を提供することにある。
【０００８】
【課題を解決するための手段】
前記目的を達成するために、本発明による半導体素子のシリンダ形ストレージ電極の製造方法は、（ａ）半導体基板上の第１絶縁膜内で前記半導体基板内の活性領域につながるようにコンタクトパッドを形成する段階と、（ｂ）前記コンタクトパッド上にエッチング阻止膜としてシリコン窒化膜を形成する段階と、（ｃ）前記シリコン窒化膜上に第２絶縁膜を形成する段階と、（ｄ）前記絶縁膜の一部を除去して前記シリコン窒化膜の一部の表面を露出させる段階と、（ｅ）所定のエッチング液を用いた湿式エッチングにより、前記コンタクトパッドの表面が露出されるように前記シリコン窒化膜の露出部分を除去する段階と、（ｆ）前記酸化膜及び露出された前記コンタクトパッドの露出面にストレージ電極用導電層を形成する段階と、（ｇ）前記ストレージ電極用導電層の上部、酸化膜及び前記シリコン窒化膜を除去して分離されたシリンダ形ストレージ電極を形成する段階とを含むことを特徴とする。
【０００９】
前記コンタクトパッドは、ポリシリコン膜を使って形成できる。好ましくは、前記シリコン窒化膜は、１００〜５００Åの膜厚にて形成される。
さらに、好ましくは、前記（ｅ）段階でのエッチング液はリン酸溶液であり、湿式エッチング工程は１００〜１７０℃の温度で４〜３０分間行われる。
前記ストレージ電極用導電層はポリシリコン膜を使って形成できる。
好ましくは、前記（ｆ）段階は、拡散により行われる。
【００１０】
前記（ｇ）段階は、前記ストレージ電極用導電層上に流動性酸化膜を形成する段階と、全面にエッチバック工程を行なって前記酸化膜が露出されるように前記酸化膜、ストレージ電極用導電層及び流動性酸化膜の一部を除去する段階、及び前記酸化膜及びシリコン窒化膜を順次除去する段階を含むことができる。
この場合、好ましくは、前記流動性酸化膜はＵＳＧ膜またはＢＰＳＧ膜であり、また好ましくは、前記流動性酸化膜は、化学気相蒸着法により形成する。
【００１１】
本発明による半導体素子のシリンダ形ストレージ電極の製造方法によれば、コンタクトパッド上に形成されたエッチング阻止膜としてのシリコン窒化膜を除去するためにリン酸溶液を用いた湿式エッチング法を利用することによって、前記コンタクトパッド上のシリコン窒化膜を完全に除去することができ、これにより、コンタクトパッドの表面とその上に形成されるストレージ電極との接触面積を極大化できるという利点がある。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の好適な実施形態について詳細に説明する。しかし、本発明の実施形態は各種の形態に変形でき、本発明の範囲が後述する実施形態に限定されるものではない。本発明の実施形態は当業界における通常の知識を有した者に本発明をより完全に説明するために提供されるものである。図中、同一の要素には同一の参照符号を使用した。
【００１３】
図５ないし図１０は、本発明による半導体素子のシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
先ず、図５を参照すれば、素子分離領域（図示せず）によって限定される活性領域２１０をもった半導体基板２００上に層間絶縁膜２２０を形成する。前記層間絶縁膜２２０としては、シリコン酸化膜（ＳｉＯ２膜）を使用する。次に、層間絶縁膜２２０上に所定のフォトレジスト膜パターン（図示せず）を形成した後に、そのフォトレジスト膜パターンをエッチングマスクとして層間絶縁膜２２０の露出部分をエッチングする。すると、半導体基板２００内の活性領域２１０を露出させるコンタクトホールが形成される。次に、フォトレジスト膜パターンを除去した後に、全面にポリシリコン膜を塗布してコンタクトホールを完全に埋め立てると共に、層間絶縁膜２２０上に塗布された導電膜２３０を形成する。
【００１４】
次に、図６を参照すれば、図５に示した構造体の全面を平坦化させて、層間絶縁膜２２０内に完全に陥没されたコンタクトパッド２３０’を形成する。このため、層間絶縁膜２２０及び導電膜（図５の２３０）の表面が露出されるように、全面にドライエッチング法によりエッチバック工程を行なう。このとき、エッチバック工程が行われた後に形成されるコンタクトパッド２３０’の上部の表面がリセスされるが、その理由は、層間絶縁膜２２０と導電膜（図５の２３０）との間にエッチング選択比が存在するからである。次に、層間絶縁膜２２０及びコンタクトパッド２３０’の表面にエッチング阻止膜として使用される窒化膜（Ｓｉ３Ｎ4膜）２４０を形成する。ここで、前記シリコン窒化膜２４０の膜厚は約１００〜５００Åである。前述したように、コンタクトパッド２３０’の上部の表面がリセスされているため、前記シリコン窒化膜２４０はコンタクトパッド２３０’の上では少し陥没された形で形成され、層間絶縁膜２２０の上では平らな形で形成される。
【００１５】
次に、図７を参照すれば、シリコン窒化膜２４０上に酸化膜２５０を形成する。次に、酸化膜２５０上にフォトレジスト膜パターン（図示せず）を形成した後に、前記フォトレジスト膜パターンをエッチングマスクとして酸化膜２５０の露出部分をエッチングする。前記エッチングは、エッチング阻止膜としての機能をするシリコン窒化膜２４０上で停止される。すると、前記酸化膜２５０内には、コンタクトパッド２３０'の表面に対応する部分のシリコン窒化膜２４０の表面を露出させる開口部２６０が形成される。前記開口部２６０を形成した後には、フォトレジスト膜パターンを除去する。
【００１６】
次に、図８を参照すれば、湿式エッチング法によりエッチング工程を行ない、前記シリコン窒化膜（図７の２４０）の露出部分を除去する。このとき、湿式エッチング液としてはリン酸（Ｈ2ＰＯ3）溶液を使用する。場合によってはＨＦ溶液も使用できるが、ＨＦ溶液の濃度が高い場合にはポリシリコン膜として形成されたコンタクトパッド２３０’に悪影響を及ぼすことがあって、好ましくない。湿式エッチング法によりエッチングを行なうに伴い異方性エッチングがなされて、シリコン窒化膜（図７の２４０）の露出部分が除去されるだけでなく、酸化膜６０の下部に存在するシリコン窒化膜（図７の２４０）の一部もアンダーカットされる。したがって、リン酸溶液を用いた湿式エッチングを過度に行なうと、酸化膜２５０がリフトされる場合が生じ、しかも、後続工程で形成されるべきストレージ電極が隣接ストレージ電極と接触される、所謂ブリッジ現象も生じうる。このため、リン酸溶液を用いた湿式エッチングは１００〜１７０℃の温度で４〜３０分間行なうことによって、 酸化膜２５０がリフトされる現象及び隣接ストレージ電極とのブリッジ現象が生じないようにする。
【００１７】
次に、図９を参照すれば、図８に示した構造体の全面にストレージ電極として使用されるポリシリコン膜２６０を形成する。このとき、前記ポリシリコン膜２６０は、拡散により形成する。次に、化学気相蒸着（ＣＶＤ）法を利用して、ＵＳＧ（Undoped Silicate Glass）膜またはＢＰＳＧ（Boron Phosphorus Silicate Glass）膜などの流動性酸化膜２７０を全面に形成する。前記流動性酸化膜２７０は、後続工程である酸化膜２６０の除去工程中にポリシリコン膜２６０の底面が除去されないように、前記ポリシリコン膜２６０を保護する目的から形成するものである。次に、ドライエッチング法を用いて酸化膜２５０、ポリシリコン膜２６０及び流動性酸化膜２７０の一部を除去する。このとき、前記ドライエッチングは、図中の点線（Ｂ）のところまでなされるようにする。次に、湿式エッチング法を用いて酸化膜２５０の残存部分を除去した後に、シリコン窒化膜２４０’を除去する。すると、図１０に示したように、コンタクトパッド２３０’と接触するシリンダ形ストレージ電極２７０’が出来上がる。図１０中、符号“Ｃ”で示したシリンダ形ストレージ電極２７０’の突出部分は、シリコン窒化膜２４０’の除去に際し、前記ポリシリコン膜２６０がアンダーカットされることによって形成されるものであって、ストレージ電極の面積のさらなる増大をもたらすものである。
【図面の簡単な説明】
【図１】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図２】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図３】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図４】 従来のシリンダ形ストレージ電極の製造方法時の問題点を説明するために示す断面図である。
【図５】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図６】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図７】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図８】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図９】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【図１０】 本発明によるシリンダ形ストレージ電極の製造方法を説明するために示す断面図である。
【符号の説明】
２００ 半導体基板
２２０ 層間絶縁膜
２３０ 導電膜
２３０’ コンタクトパッド
２４０’ シリコン窒化膜
２５０ 酸化膜
２６０ ポリシリコン膜
２７０’ シリンダ形ストレージ電極
Ｃ シリンダ形ストレージ電極の突出部分
Claims (11)
- （ａ）半導体基板上の第１絶縁膜内で前記半導体基板内の活性領域につながるようにコンタクトパッドを形成する段階と、（ｂ）前記コンタクトパッド上にエッチング阻止膜としてシリコン窒化膜を形成する段階と、（ｃ）前記シリコン窒化膜上に第２絶縁膜を形成する段階と、（ｄ）前記第２絶縁膜の一部を除去して前記シリコン窒化膜の一部の表面を露出させる段階と、（ｅ）所定のエッチング液を用いた湿式エッチング法により、前記コンタクトパッドの表面及び前記第１絶縁膜の一部が露出されるように前記シリコン窒化膜の露出部分及び前記第２絶縁膜の下のシリコン窒化膜の一部を除去する段階と、（ｆ）前記第２絶縁膜及び露出された前記コンタクトパッドの露出面に、前記第１絶縁膜と前記第２絶縁膜との間に延在した突出部分を有するストレージ電極用導電層を形成する段階と、（ｇ）前記ストレージ電極用導電層の上部、第２絶縁膜及び前記シリコン窒化膜を除去して分離されたシリンダ形ストレージ電極を形成する段階とを含むことを特徴とする半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記コンタクトパッドは、ポリシリコン膜を使って形成することを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記シリコン窒化膜の膜厚は、１００〜５００Åであることを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記（ｅ）段階でのエッチング液は、リン酸溶液であることを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記（ｅ）段階での湿式エッチング工程は、１００〜１７０℃の温度で行なうことを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記（ｅ）段階での湿式エッチング工程は、４〜３０分間行なうことを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記ストレージ電極用導電層は、ポリシリコン膜を使って形成することを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記（ｆ）段階は、ストレージ電極用導電層のドーピングを拡散により行なうことを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記（ｇ）段階は、（ｇ−１）前記ストレージ電極用導電層上に流動性酸化膜を形成する段階と、（ｇ−２）全面にエッチバック工程を行ない、前記第２絶縁膜が露出されるように前記第２絶縁膜、ストレージ電極用導電層及び流動性酸化膜の一部を除去する段階と、（ｇ−３）前記第２絶縁膜及びシリコン窒化膜を順次除去する段階とを含むことを特徴とする請求項１に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記流動性酸化膜は、ＵＳＧ膜またはＢＰＳＧ膜であることを特徴とする請求項９に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
- 前記流動性酸化膜は、化学気相蒸着法により形成することを特徴とする請求項９に記載の半導体素子のシリンダ形ストレージ電極の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990032313A KR100301064B1 (ko) | 1999-08-06 | 1999-08-06 | 반도체소자의 실린더형 스토리지 전극 제조 방법 |
| KR199932313 | 1999-08-06 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001053248A JP2001053248A (ja) | 2001-02-23 |
| JP3667210B2 true JP3667210B2 (ja) | 2005-07-06 |
Family
ID=19606406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000236182A Expired - Fee Related JP3667210B2 (ja) | 1999-08-06 | 2000-08-03 | 半導体素子のシリンダ形ストレージ電極製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6406967B1 (ja) |
| JP (1) | JP3667210B2 (ja) |
| KR (1) | KR100301064B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642136B1 (en) * | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
| US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8158508B2 (en) * | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
| TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| US7099293B2 (en) * | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
| KR100437830B1 (ko) * | 2001-12-19 | 2004-06-30 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
| TWI245402B (en) | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| KR100685674B1 (ko) | 2002-12-30 | 2007-02-23 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
| US7470997B2 (en) * | 2003-07-23 | 2008-12-30 | Megica Corporation | Wirebond pad for semiconductor chip or wafer |
| US8067837B2 (en) | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
| KR100599091B1 (ko) | 2004-10-06 | 2006-07-12 | 삼성전자주식회사 | 캐패시터 제조 방법 |
| KR100701688B1 (ko) | 2004-12-03 | 2007-03-29 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| KR100596420B1 (ko) * | 2004-12-28 | 2006-07-06 | 주식회사 하이닉스반도체 | 리세스된 스토리지노드콘택플러그를 갖는반도체메모리장치의 제조 방법 |
| US8294279B2 (en) * | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
| US20060198008A1 (en) * | 2005-03-07 | 2006-09-07 | Micron Technology, Inc. | Formation of micro lens by using flowable oxide deposition |
| CN100464422C (zh) * | 2006-01-18 | 2009-02-25 | 财团法人工业技术研究院 | 空心柱型电容器及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5126916A (en) * | 1991-12-20 | 1992-06-30 | Industrial Technology Research Institute | Stacked capacitor dram cell and method of fabricating |
| US6228736B1 (en) * | 1998-08-07 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM) |
| US6107155A (en) * | 1998-08-07 | 2000-08-22 | Taiwan Semiconductor Manufacturing Company | Method for making a more reliable storage capacitor for dynamic random access memory (DRAM) |
| US6162680A (en) * | 1999-05-24 | 2000-12-19 | Worldwide Semiconductor Manufacturing Corp. | Method for forming a DRAM capacitor |
-
1999
- 1999-08-06 KR KR1019990032313A patent/KR100301064B1/ko not_active IP Right Cessation
-
2000
- 2000-08-03 JP JP2000236182A patent/JP3667210B2/ja not_active Expired - Fee Related
- 2000-08-07 US US09/632,583 patent/US6406967B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001053248A (ja) | 2001-02-23 |
| KR100301064B1 (ko) | 2001-11-01 |
| KR20010017022A (ko) | 2001-03-05 |
| US6406967B1 (en) | 2002-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3667210B2 (ja) | 半導体素子のシリンダ形ストレージ電極製造方法 | |
| KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| JP3457236B2 (ja) | 深いトレンチキャパシター蓄積電極の製造方法 | |
| JP2924771B2 (ja) | 蓄積容量部形成方法 | |
| US20030134468A1 (en) | Aggressive capacitor array cell layout for narrow diameter DRAM trench capacitor structures via SOI technology | |
| KR100546363B1 (ko) | 콘케이브 형태의 스토리지 노드 전극을 갖는 반도체메모리 소자 및 그 제조방법 | |
| JPH1116998A (ja) | ボイドを有するトレンチ素子分離膜形成方法 | |
| JP2001077325A (ja) | 写真工程の解像度を越えるトレンチを絶縁膜の内に形成する方法 | |
| JP3604525B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| JP2622243B2 (ja) | 半導体素子のスタックキャパシター製造方法 | |
| CN114823540B (zh) | 半导体结构的制作方法及半导体结构 | |
| US6964898B1 (en) | Method for fabricating deep trench capacitor | |
| KR100721579B1 (ko) | 캐패시터의 제조 방법 | |
| JP2003163283A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR100346450B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| JPH08125142A (ja) | 半導体装置の製造方法 | |
| KR100842911B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JPH11330400A (ja) | ダイナミックｒａｍセルキャパシタの製造方法 | |
| JP2882387B2 (ja) | 半導体装置の製造方法 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20050119498A (ko) | 커패시터 제조 방법 | |
| KR100278912B1 (ko) | 핀형 저장전극 제조방법 | |
| KR0165409B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100309812B1 (ko) | 반도체소자의제조방법 | |
| KR19990006018A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040816 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040824 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041124 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050405 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090415 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100415 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110415 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120415 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130415 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |