JP3457236B2 - 深いトレンチキャパシター蓄積電極の製造方法 - Google Patents

深いトレンチキャパシター蓄積電極の製造方法

Info

Publication number
JP3457236B2
JP3457236B2 JP31601399A JP31601399A JP3457236B2 JP 3457236 B2 JP3457236 B2 JP 3457236B2 JP 31601399 A JP31601399 A JP 31601399A JP 31601399 A JP31601399 A JP 31601399A JP 3457236 B2 JP3457236 B2 JP 3457236B2
Authority
JP
Japan
Prior art keywords
deep trench
film
storage electrode
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31601399A
Other languages
English (en)
Other versions
JP2001144265A (ja
Inventor
家順 蕭
文彬 顔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Original Assignee
Siemens AG
Mosel Vitelic Inc
Promos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG, Mosel Vitelic Inc, Promos Technologies Inc filed Critical Siemens AG
Priority to JP31601399A priority Critical patent/JP3457236B2/ja
Priority to DE19961085A priority patent/DE19961085A1/de
Priority to US09/552,027 priority patent/US6440792B1/en
Publication of JP2001144265A publication Critical patent/JP2001144265A/ja
Application granted granted Critical
Publication of JP3457236B2 publication Critical patent/JP3457236B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387—Making the trench

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、キャパシター蓄
積電極（storage node）の製造方法に関し、特に、深い
トレンチ（deep trench）キャパシター蓄積電極の製造
方法に関する。
【０００２】
【従来の技術】ダイナミックランダムアクセスメモリー
（ＤＲＡＭ）キャパシターの構造は、主要には２種類に
分けることができ、１つはスタックキャパシター（stac
k capacitor）であり、もう１つはトレンチキャパシタ
ー（trench capacitor）である。そして、スタックキャ
パシターあるいはトレンチキャパシターのいずれにして
も、半導体デバイスのサイズ縮減ニーズのもとに、製造
技術において益々多くの困難に遭遇している。
【０００３】トレンチキャパシターについて言えば、半
導体サイズが０．２μｍの製造プロセスでは、アスペク
ト比（aspect ratio）が３５：１にも達しており、デザ
インルール（design rule）が０．１８μｍの製造プロ
セスに突入する時には、トレンチサイズをさらに縮小す
る必要がある。そこで、いかにして大きな面積を有する
蓄積電極を製造して大きなキャパシター値を獲得するか
が、製造プロセスにおいて最も克服を必要とする技術と
なっている。
【０００４】図１において、従来技術にかかる深いトレ
ンチキャパシター蓄積電極の製造プロセスは、先ず、基
板１００上にパッド酸化物膜１０２およびハードマスク
（hard mask）膜１０４を形成してから、ハードマスク
膜１０４を利用して基板１００中に深いトレンチ１０６
を形成していた。
【０００５】図２において、深いトレンチ１０６の側壁
上にドーピング絶縁膜１１２を形成するとともに、深い
トレンチ１０６中にフォトレジスト１１４を形成する
が、フォトレジスト１１４が深いトレンチ１０６を完全
には充填せず、フォトレジスト１１４の表面が基板１０
０の上表面１００ａよりも低くなって、ドーピング絶縁
膜１１２のフォトレジスト１１４よりも高い部分を露出
させていた。次に、露出されたドーピング絶縁膜１１２
を除去して、図３に示したように、深いトレンチ１０６
の底部にフォトレジスト１１４と同じ高さのドーピング
絶縁膜１１２ａを形成していた。そして、基板１００お
よび深いトレンチ１０６に対してキャップ酸化物膜（ca
p oxide）、例えばキャップＴＥＯＳ（cap TEOS）酸化
物膜を堆積してから、このキャップ酸化物膜（いずれも
図示せず）をエッチバックして、深いトレンチ１０６の
側壁上にキャップ酸化物スペースウォール１１６を形成
すると同時に、フォトレジスト１１４を露出させてい
た。
【０００６】図４において、フォトレジスト１１４を除
去した後、基板１００に対して加熱工程を行い、ドーピ
ング絶縁膜１１２ａ中のドーパントを基板１００中に拡
散させて、ドーピング領域１１８を形成し、深いトレン
チキャパシターの蓄積電極としていた。次に、深いトレ
ンチ１０６底部のドーピング絶縁膜１１２ａおよび上部
のキャップ酸化物膜１１６を除去して、図５に示したよ
うに、蓄積電極上にキャパシター誘電膜１２０を形成す
るとともに、このキャパシター誘電膜１２０上に上部電
極（図示せず）を形成して、深いトレンチキャパシター
の作製を完了していた。
【０００７】
【発明が解決しようとする課題】しかしながら、臨界寸
法（critical dimension）が次第に縮小され、深いトレ
ンチ１０６のアスペクト比に対する要求も次第に３５よ
りも大きいものとなり、アスペクト比が大きくなればな
るほど、深いトレンチ１０６のエッチング工程も困難な
ものとなって、深いトレンチ１０６底部のサイズも更に
小さいものとなるので、図１に示した深いトレンチ１０
６の底部１０７が小さ過ぎるものとなって、形成される
蓄積電極の面積が縮小し、キャパシター値が低下するも
のとなっていた。
【０００８】そこで、この発明の主要な目的は、深いト
レンチ底部のサイズを拡大することにより、蓄積電極の
面積を増大させ、深いトレンチキャパシターのキャパシ
ター値を向上させる、深いトレンチキャパシター蓄積電
極の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】上記した課題を解決し、
所望の目的を達成するために、この発明にかかる深いト
レンチキャパシター蓄積電極の製造方法は、基板に適用
され、ハードマスク膜により基板上に深いトレンチをパ
ターニングするとともに、基板およびハードマスク膜間
にパッド絶縁膜を有するものであって、少なくとも、深
いトレンチ中に絶縁材料を形成し、絶縁材料が深いトレ
ンチを全面的に充填することなく、絶縁材料より高い深
いトレンチの側壁表面を露出させるステップと、絶縁材
料より高い深いトレンチの側壁上に硬質材料スペースウ
ォールを形成するステップと、絶縁材料を除去して、深
いトレンチ底部の基板表面を露出させるステップと、深
いトレンチ中にドーピング膜を形成して、深いトレンチ
底部の露出された基板表面を被覆するステップと、加熱
工程を行って、深いトレンチ底部の基板にドーピング領
域を形成し、深いトレンチの蓄積電極とするステップと
から構成される。
【００１０】また、この発明にかかるボトル状の深いト
レンチキャパシター蓄積電極の製造方法は、基板に適応
されるものであって、少なくとも、基板中に深いトレン
チを提供し、かつ基板の上表面にパッド酸化膜およびハ
ードマスク膜を順番に備えて、深いトレンチの表面を露
出させるステップと、深いトレンチ中に絶縁材料を形成
して、絶縁材料を深いトレンチの所定深さまで充填し、
絶縁材料の表面を基板の上表面より低いものとするステ
ップと、深いトレンチ側壁の上部表面に硬質材料スペー
スウォールを形成し、絶縁材料を露出させるステップ
と、絶縁材料を除去して、深いトレンチの底部表面を完
全に露出させるステップと、深いトレンチの底部をボト
ル状の深いトレンチとして形成するステップと、ボトル
状の深いトレンチ中にドーピング酸化シリコン膜を形成
して、ボトル状の深いトレンチ底部の露出した平面を被
覆するステップと、ドーピング酸化シリコン膜中のドー
パントをボトル状の深いトレンチ底部へ拡散させて、ボ
トル状の深いトレンチ蓄積電極を形成するステップとか
ら構成される。
【００１１】上記手段により、深いトレンチ中に適当な
深さの絶縁材料を充填し、絶縁材料より高い側壁表面を
露出させてから、露出された側壁表面に硬質材料スペー
スウォールを形成して、深いトレンチの上部側壁を被覆
した後に、絶縁材料を除去する。次に、深いトレンチ底
部に対する酸化工程を行って、深いトレンチ底部表面に
酸化物膜を形成し、酸化物膜を除去することにより、ボ
トル状の深いトレンチを形成する。そして、ドーピング
酸化物膜をボトル状の深いトレンチ底部に形成して、露
出されていた底部表面を被覆してから、熱処理によりド
ーピング酸化物膜中のドーパントをボトル状の深いトレ
ンチ底部から基板中に拡散させてドーピング領域を形成
して、蓄積電極とする。従って、蓄積電極となる深いト
レンチ底部の面積が拡大されるので、キャパシター値を
向上させることができる。
【００１２】
【発明の実施の形態】以下、この発明にかかる好適な実
施例を図面に基づいて説明する。図６において、先ず、
基板２００上にフォトリソグラフィーおよびエッチング
を利用してハードマスク膜２０２ならびにパッド絶縁膜
２０４をパターニングし、深いトレンチ２０６を形成す
る。例えば、基板２００上で熱酸化法を利用して厚さが
約５０Å（オングストローム）のパッド酸化物膜を形成
し、このパッド酸化物膜上に化学気相堆積法により厚さ
が約２０００Åの窒化シリコン膜あるいは窒化シリコン
／酸化物膜をハードマスク（hard mask）膜とすること
ができる。そして、このハードマスク膜２０２上にフォ
トレジスト膜（図示せず）を形成して、ハードマスク膜
２０２ならびにパッド絶縁膜２０４をパターニングし、
深いトレンチ２０６を形成する。
【００１３】次に、図示していないが、この深いトレン
チ２０６中に絶縁膜を形成して、深いトレンチ２０６を
完全に充填するとともに、ハードマスク膜２０２上にま
で及んでハードマスク膜２０２を被覆してから、この絶
縁膜をエッチバックし、ハードマスク膜２０２上および
深いトレンチ２０６上部の絶縁膜を除去すると、図７に
示したように、深いトレンチ２０６中に適当な深さｄの
絶縁材料２０８を充填したものができる。なお、この
際、絶縁材料２０８の表面２０８ａが基板２００の上表
面２００ａより低くなって、深いトレンチ２０６の上
部、つまり絶縁材料２０８の表面２０８ａより高い側壁
２０６ａを露出させる必要がある。すなわち、絶縁材料
２０８を充填する適当な深さｄは、後工程で蓄積電極を
形成する所定高さとなるものであり、形成される蓄積電
極の所定高さを超えるものであってはならない。また、
絶縁材料２０８に対するエッチバックは、ウェットエッ
チングまたはドライエッチングにより行うことができ、
エッチング時にエッチング剤のハードマスク膜２０２お
よび絶縁材料２０８に対するエッチング選択比（etchin
g selective ratio）を調整して、絶縁材料２０８だけ
をエッチングし、ハードマスク膜２０２が基板２００を
保護してエッチングによる損傷を受けないようにする必
要がある。絶縁膜としては、例えば化学気相堆積法によ
り形成される酸化物膜とすることができ、堆積厚さを約
２０００Åとし、絶縁材料２０８の高さを基板２００の
上表面２００ａよりも約１３０００Å低いものとする。
【００１４】図８において、深いトレンチ２０６上部の
側壁２０６ａ上に硬質材料スペースウォール２１０を形
成し、絶縁材料２０８の表面２０８ａを露出させる。こ
の硬質材料スペースウォール２１０の形成は、例えば、
基板２００上にコンフォーマル（conformal）硬質材料
膜を形成し、基板２００表面の起伏に沿ってハードマス
ク膜２０２および深いトレンチ２０６の側壁２０６ａな
らびに絶縁材料２０８を被覆する。次に、コンフォーマ
ル硬質材料膜をエッチバックするが、例えば、異方性
（anisotropic）エッチングによりハードマスク膜２０
２および絶縁材料２０８の水平面上のコンフォーマル硬
質材料膜だけを除去し、深いトレンチ２０６の側壁２０
６ａ上に硬質材料スペースウォール２１０を残留させ
る。従って、硬質材料スペースウォール２１０に対する
エッチバックは、例えば絶縁材料２０８をエッチングエ
ンドとして行うことができるので、コンフォーマル硬質
材料膜としては、絶縁材料２０８より大きなエッチング
選択比を有する材質を選択する必要がある。このコンフ
ォーマル硬質材料膜を、例えば化学気相堆積法により堆
積される厚さが約２００Åの窒化シリコン膜とすること
ができる。
【００１５】図９において、絶縁材料２０８を除去し
て、深いトレンチ２０６側壁２０６ａの底部表面２０６
ｂ、すなわち基板２００のシリコン基材を露出させる
が、絶縁材料２０８の除去は、例えば、ウェットエッチ
ングにより行い、深いトレンチ２０６底部の絶縁材料２
０８を完全に除去する。そして、基板２００を熱処理す
るが、例えば、炉管または短時間熱処理（ＲＴＰ）を利
用して酸素雰囲気で行うものとし、酸素が高温下で深い
トレンチ２０６中に露出されたシリコン基材と反応し
て、露出された基板２００の表面２０６ｂを酸化し、酸
化物膜２１２を形成する。酸化工程において、深いトレ
ンチ２０６の側壁２０６ａが硬質材料スペースウォール
２１０で被覆されているので、側壁２０６ａには酸化反
応が発生することはない。なお、酸化物膜２１２の厚さ
は実際の必要に応じて決定されるが、酸化反応により露
出されたシリコン基材が消耗されるので、基板２００お
よび酸化物膜２１２の境界面が基板２００の方向へ移動
するが、大まかに言って、約１０００Åの酸化物膜２１
２が生成されれば、基板２００および酸化物膜２１２の
境界面が基板２００の方向へ約５００Å移動するものと
なる。
【００１６】図１０において、上述した酸化反応で深い
トレンチ２０６の底部表面２０６ｂのシリコン基材を消
耗するので、酸化工程により形成された酸化物膜２１２
を例えばウェットエッチングにより除去すれば、図示し
たようなボトル状の深いトレンチ２０７を形成すること
ができる。酸化物膜２１２を除去した後は、ボトル状の
深いトレンチ２０７底部にある基板２００の表面２０６
ｂ′が露出されるが、ボトル状の深いトレンチ２０７上
部の側壁２０６ａならびに基板２００の上表面２００ａ
は、それぞれ硬質材料スペースウォール２１０およびハ
ードマスク膜２０２で被覆されているので、酸化物膜２
１２を除去する時に、基板２００の他の部分を損傷する
ことはない。
【００１７】図１１において、基板２００上にドーピン
グ膜２１４を形成するが、例えばインサイチュウ（in-s
itu）ドーピングイオン方式により、化学気相堆積法で
ドーピング酸化シリコン膜を形成して、ボトル状の深い
トレンチ２０７底部にある基板２００の表面２０６ｂ′
を被覆する。そして、図１２に示すように、ボトル状の
深いトレンチ２０７底部にドーピング領域２１６を形成
するが、このドーピング領域２１６を深いトレンチキャ
パシターの蓄積電極とすることができる。また、ボトル
状の深いトレンチ２０７上部には硬質材料スペースウォ
ール２１０を設けているので、ドーピング膜２１４中の
ドーパントが拡散することを防止し、ドーピング領域２
１６が必要以上に拡大することがなく、ボトル状の深い
トレンチ２０７底部を包囲する範囲に制限することがで
きる。
【００１８】上述したような製造プロセスにより形成さ
れたボトル状の深いトレンチ２０７は、蓄積電極となる
ドーピング領域２１６の電荷蓄積面積を約５０から１０
０％増加させることができるから、ドーピング領域２１
６の大幅な増加により蓄積電気容量も正比例で増大し、
キャパシター値を増大させることができる。
【００１９】次に、蓄積電極となるドーピング領域２１
６を完成させた後、硬質材料スペースウォール２１０お
よびドーピング膜２１４を除去するが、ドーピング膜２
１４は、例えばＢＨＦ（buffer HF）またはＤＨＦ（dil
uted HF）によるウェットエッチングで除去すると、ボ
トル状の深いトレンチ２０７の側壁が露出されて、図１
２に示したようになる。そして、図１３から図１７に示
すように、蓄積電極２１６上にキャパシター誘電膜なら
びに上部電極を形成して、深いトレンチキャパシター構
造を完成する。
【００２０】図１３において、基板２００およびボトル
状の深いトレンチ２０７上にキャパシター誘電膜２１
８、例えば窒化物／酸化物膜を形成してから、キャパシ
ター誘電膜２１８上に第１導電膜２２０を形成するが、
この第１導電膜２２０としては、例えばポリシリコン膜
とし、ボトル状の深いトレンチ２０７を完全に充填する
とともに、ハードマスク膜２０２を被覆する。そして、
図１４に図示した状態にするために、ハードマスク膜２
０２上ならびにボトル状の深いトレンチ２０７中のキャ
パシター誘電膜２１８および第１導電膜２２０を部分的
に除去し、第１導電膜２２０が少なくとも蓄積電極２１
６の深さにまで充填されるようにする。例えば、先ず第
１導電膜２２０をエッチバックするが、エッチバックす
る前に化学機械研磨法によりハードマスク膜２０２上の
第１導電膜２２０を除去してから、ボトル状の深いトレ
ンチ２０７中の第１導電膜２２０をウェットエッチング
あるいはドライエッチングする。第１導電膜２２０をエ
ッチングする時には、エッチング選択比を調整して、エ
ッチング時にハードマスク膜２０２を損傷しないように
する。次に、露出された部分のキャパシター誘電膜２１
８を除去して、図１４に図示したようなキャパシター誘
電膜２１８ａならびに第１導電膜２２０ａを形成し、ボ
トル状の深いトレンチ２０７側壁の上部表面２０６ａを
露出させる。この際、第１導電膜２２０ａおよび蓄積電
極２１６は、キャパシター誘電膜２１８ａによって分離
されている。
【００２１】図１４において、基板２００上にカラー酸
化物膜（collar oxide）２２２を形成するが、例えば、
化学気相堆積法により第１導電膜２２０ａおよびボトル
状の深いトレンチ２０７側壁の上部表面２０６ａならび
にハードマスク膜２０２上にカラー酸化物膜２２２を形
成する。次に、図１５に示した状態にするために、第１
導電膜２２０ａ上のカラー酸化物膜２２２を除去し、ボ
トル状の深いトレンチ２０７側壁の上部表面２０６ａ上
のカラー酸化物膜２２２ａを残留させる。そして、図１
５に示したように、ボトル状の深いトレンチ２０７中に
第２導電膜２２４、例えばポリシリコン膜を充填すると
ともに、ハードマスク膜２０２を被覆する。
【００２２】図１６において、第２導電膜２２４を部分
的に除去して、第２導電膜２２４ａの表面を基板２００
の上表面２００ａより低くし、基板２００の上表面２０
０ａに近いボトル状の深いトレンチ２０７の上部表面を
露出させる。なお、第２導電膜２２４ａは、ボトル状の
深いトレンチ２０７中に適当な深さまで充填された状態
となっており、例えば、基板２００の上表面２００ａよ
り約１２００Åほど下方に位置し、第２導電膜２２４ａ
は、基板２００とカラー酸化物膜２２２ａにより分離さ
れるが、第１導電膜２２０ａとは電気接続している。
【００２３】図１７において、ボトル状の深いトレンチ
２０７中に第３導電膜２２６、例えば、ポリシリコン膜
を充填して、第２導電膜２２４ａと電気接続させるとと
もに、第３導電膜２２６の一部分がボトル状の深いトレ
ンチ２０７側壁の上部表面２０６ａと接触し、第３導電
膜２２６と基板２００とが電気接続しているので、第３
導電膜２２６および第２導電膜２２４ａならびに第１導
電膜２２０ａが深いトレンチキャパシターの上部電極を
形成することができる。なお、カラー酸化物膜２２２ａ
は、蓄積電極２１６と上部電極とが、基板２００および
ボトル状の深いトレンチ２０７側壁の上部表面２０６ａ
を介して直接導通することによる短絡を防止するための
ものである。
【００２４】以上のごとく、この発明を好適な実施例に
より開示したが、当業者であれば容易に理解できるよう
に、この発明の技術思想の範囲内において、適当な変更
ならびに修正が当然なされうるものであるから、その特
許権保護の範囲は、特許請求の範囲および、それと均等
な領域を基準として定めなければならない。
【００２５】
【発明の効果】上記構成により、この発明にかかる深い
トレンチキャパシター蓄積電極の製造方法は、ボトル状
の深いトレンチを蓄積電極としているために、拡大され
た深いトレンチ底部面積を利用して蓄積電極の面積を約
５０〜１００％増加させ、深いトレンチキャパシターの
キャパシター値を増大させることができるので、操作ニ
ーズへの対応が可能となる。従って、産業上の利用価値
が高い。
【図面の簡単な説明】
【図１】 従来技術にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図２】 従来技術にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図３】 従来技術にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図４】 従来技術にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図５】 従来技術にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図６】 本発明にかかる深いトレンチ蓄積電極の製法
を示す要部断面図である。
【図７】 本発明にかかる深いトレンチ蓄積電極の製法
を示す要部断面図である。
【図８】 本発明にかかる深いトレンチ蓄積電極の製法
を示す要部断面図である。
【図９】 本発明にかかる深いトレンチ蓄積電極の製法
を示す要部断面図である。
【図１０】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１１】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１２】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１３】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１４】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１５】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１６】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【図１７】 本発明にかかる深いトレンチ蓄積電極の製
法を示す要部断面図である。
【符号の説明】
２００ 基板 ２０２ ハードマスク膜 ２０４ パッド酸化物膜 ２０６ 深いトレンチ ２０６ａ 上部表面 ２０６ｂ 底部表面 ２０７ ボトル状の深いトレンチ ２０８ 絶縁材料 ２１０ 硬質材料スペースウォール ２１２ 酸化物膜 ２１４ ドーピング絶縁膜 ２１６ ドーピング領域（蓄積電極） ２１８ キャパシター誘電膜 ２１８ａ キャパシター誘電膜 ２２０ 第１導電膜 ２２０ａ 第１導電膜 ２２２ カラー酸化物膜 ２２２ａ カラー酸化物膜 ２２４ 第２導電膜 ２２４ａ 第２導電膜 ２２６ 第３導電膜
フロントページの続き (73)特許権者 598113542 シーメンス アクチエンゲゼルシャフト Ｓｉｅｍｅｎｓ ＡＧ ドイツ連邦共和国 ミュンヘン，ウィッ テルスッバッチャープラッズ２，Ｄ− 80333 (72)発明者 蕭 家順 台湾新竹市香山區柑林溝213巷95弄50號 (72)発明者 顔 文彬 台湾新竹市▲ダン▼雅街311巷36弄59之 ４號５樓 (56)参考文献 特開 平10−189916（ＪＰ，Ａ) 特開 平２−5467（ＪＰ，Ａ) 特開 平10−178162（ＪＰ，Ａ) 特開 平５−347296（ＪＰ，Ａ) 特開 平11−87487（ＪＰ，Ａ) 特開 平10−12842（ＪＰ，Ａ) 特開2000−31425（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8242 H01L 27/108

Claims (26)

    (57)【特許請求の範囲】
  1. 【請求項１】 基板に適用され、ハードマスク膜により
    前記基板上に深いトレンチをパターニングするととも
    に、前記基板および前記ハードマスク膜間にパッド絶縁
    膜を有するものであって、少なくとも、 前記深いトレンチ中に絶縁材料を形成し、前記絶縁材料
    が前記深いトレンチを全面的に充填することなく、前記
    絶縁材料より高い前記深いトレンチの側壁表面を露出さ
    せるステップと、 前記絶縁材料より高い前記深いトレンチの側壁上に硬質
    材料スペースウォールを形成するステップと、 前記絶縁材料を除去して、前記深いトレンチ底部の前記
    基板表面を露出させるステップと、前記深いトレンチの露出された底部表面を酸化して、そ
    の底部表面に酸化物膜を形成するステップと、 前記酸化物膜を除去して、ボトル状の深いトレンチを形
    成するステップと、 前記ボトル状の深いトレンチ中にドーピング膜を形成し
    て、前記深いトレンチ底部の露出された前記基板表面を
    被覆するステップと、 加熱工程を行って、前記深いトレンチ底部の前記基板に
    ドーピング領域を形成し、前記深いトレンチの蓄積電極
    とするステップとを具備する深いトレンチキャパシター
    蓄積電極の製造方法。
  2. 【請求項２】 上記した深いトレンチ中に絶縁材料を形
    成するステップが、 前記深いトレンチ中に絶縁膜を形成して、前記深いトレ
    ンチを充填するとともに、前記ハードマスク膜表面に及
    ぶものとする小ステップと、 前記絶縁膜を適当な深さにまでエッチバックして、前記
    深いトレンチ中に前記絶縁材料を充填するが、前記深い
    トレンチを完全に充填するものではないものとする小ス
    テップとを具備したものである請求項１に記載した深い
    トレンチキャパシター蓄積電極の製造方法。
  3. 【請求項３】 上記絶縁膜が、酸化物膜を含むものであ
    る請求項２に記載した深いトレンチキャパシター蓄積電
    極の製造方法。
  4. 【請求項４】 上記した上記絶縁材料より高い上記深い
    トレンチの側壁上に硬質材料スペースウォールを形成す
    るステップが、 上記基板ならびに前記深いトレンチに対してコンフォー
    マル硬質材料膜を形成する小ステップと、 前記コンフォーマル硬質材料膜をエッチバックして、前
    記絶縁材料より高い上記深いトレンチの側壁上に硬質材
    料スペースウォールを形成し、前記深いトレンチ中の前
    記絶縁材料表面を露出させる小ステップとを具備したも
    のである請求項１に記載した深いトレンチキャパシター
    蓄積電極の製造方法。
  5. 【請求項５】 上記コンフォーマル硬質材料膜が、窒化
    シリコン膜を含むものである請求項４に記載した深いト
    レンチキャパシター蓄積電極の製造方法。
  6. 【請求項６】 上記絶縁材料の除去が、ウェットエッチ
    ングにより行われるものを含むものである請求項１に記
    載した深いトレンチキャパシター蓄積電極の製造方法。
  7. 【請求項７】 上記ドーピング膜が、化学気相体積法に
    より形成されるドーピング酸化シリコン膜を含むもので
    ある請求項１に記載した深いトレンチキャパシター蓄積
    電極の製造方法。
  8. 【請求項８】 上記製造方法が、さらに、上記深いトレ
    ンチの蓄積電極が形成された後、上記ドーピング膜を除
    去するステップを含むものである請求項１に記載した深
    いトレンチキャパシター蓄積電極の製造方法。
  9. 【請求項９】 基板に適応されるものであって、少なく
    とも、 前記基板中に深いトレンチを提供し、かつ前記基板の上
    表面にパッド酸化膜およびハードマスク膜を順番に備え
    て、前記深いトレンチの表面を露出させるステップと、 前記深いトレンチ中に絶縁材料を形成して、前記絶縁材
    料を前記深いトレンチの所定深さまで充填し、前記絶縁
    材料の表面を前記基板の前記上表面より低いものとする
    ステップと、 前記深いトレンチ側壁の上部表面に硬質材料スペースウ
    ォールを形成し、前記絶縁材料を露出させるステップ
    と、 前記絶縁材料を除去して、前記深いトレンチの底部表面
    を完全に露出させるステップと、前記深いトレンチの露出された底部表面を酸化して、そ
    の底部表面に酸化物膜を形成するステップと、 前記酸化物膜を除去して、ボトル状の深いトレンチを形
    成するステップと、 前記したボトル状の深いトレンチ中にドーピング酸化シ
    リコン膜を形成して、前記したボトル状の深いトレンチ
    底部の露出した平面を被覆するステップと、 前記ドーピング酸化シリコン膜中のドーパントを前記し
    たボトル状の深いトレンチ底部へ拡散させて、ボトル状
    の深いトレンチ蓄積電極を形成するステップとを具備す
    るボトル状の深いトレンチキャパシター蓄積電極の製造
    方法。
  10. 【請求項１０】 上記した所定深さが、上記したボトル
    状の深いトレンチ蓄積電極を形成する深さである請求項
    ９に記載したボトル状の深いトレンチキャパシター蓄積
    電極の製造方法。
  11. 【請求項１１】 上記深いトレンチ中に絶縁材料を形成
    するステップが、 前記深いトレンチ中に絶縁膜を堆積して、前記深いトレ
    ンチを充填するとともに、上記ハードマスク膜を被覆す
    る小ステップと、 前記ハードマスク膜表面ならびに前記深いトレンチ中の
    前記絶縁膜を部分的に除去して、前記深いトレンチ側壁
    の上部表面を露出させ、前記絶縁膜を前記深いトレンチ
    の上記所定深さまで充填する小ステップとを具備するも
    のである請求項９に記載したボトル状の深いトレンチキ
    ャパシター蓄積電極の製造方法。
  12. 【請求項１２】 上記絶縁膜が、化学気相堆積法により
    形成される酸化物膜を含むものである請求項１１に記載
    したボトル状の深いトレンチキャパシター蓄積電極の製
    造方法。
  13. 【請求項１３】 上記深いトレンチ側壁の上記した上部
    表面に硬質材料スペースウォールを形成するステップ
    が、 上記基板および上記深いトレンチ上に硬質材料膜を形成
    するとともに、前記硬質材料膜が前記基板に対してコン
    フォーマルなものとなって、上記絶縁材料を被覆する小
    ステップと、 前記絶縁材料上の前記硬質材料膜を除去して、前記絶縁
    材料表面を露出させる小ステップとを具備するものであ
    る請求項９に記載したボトル状の深いトレンチキャパシ
    ター蓄積電極の製造方法。
  14. 【請求項１４】 上記絶縁材料の除去が、ウェットエッ
    チングにより行われるものを含むものである請求項９に
    記載したボトル状の深いトレンチキャパシター蓄積電極
    の製造方法。
  15. 【請求項１５】 上記深いトレンチの上記底部表面を酸
    化する小ステップが、加熱処理によって行われ、前記深
    いトレンチ底部の上記基板を酸化して上記酸化物膜を形
    成するものである請求項９に記載したボトル状の深いト
    レンチキャパシター蓄積電極の製造方法。
  16. 【請求項１６】 上記酸化物膜の除去が、ウェットエッ
    チングにより行われるものを含むものである請求項９に
    記載したボトル状の深いトレンチキャパシター蓄積電極
    の製造方法。
  17. 【請求項１７】 上記ドーピング酸化シリコン膜中のド
    ーパントを上記したボトル状の深いトレンチ底部に拡散
    させることが、加熱工程により行われるものであって、
    前記したボトル状の深いトレンチ側壁上部表面に上記硬
    質材料スペースウォールを設けて、前記ドーパントを前
    記側壁上部表面から拡散させないものである請求項９に
    記載したボトル状の深いトレンチキャパシター蓄積電極
    の製造方法。
  18. 【請求項１８】 上記製造方法が、さらに、上記したボ
    トル状の深いトレンチ蓄積電極を形成して後で、上記ド
    ーピング酸化物膜を除去する小ステップを具備するもの
    である請求項９に記載したボトル状の深いトレンチキャ
    パシター蓄積電極の製造方法。
  19. 【請求項１９】 深いトレンチを形成した基板に適用す
    るものであって、 前記深いトレンチ中に絶縁材料を形成し、前記絶縁材料
    の表面が前記基板の上表面より低いものとするステップ
    と、 前記深いトレンチの上部側壁上に硬質材料スペースウォ
    ールを形成し、前記絶縁材料を露出させるステップと、 前記絶縁材料を除去し、前記硬質材料スペースウォール
    を残留させ、前記深いトレンチ底部の前記基板を露出さ
    せるステップと、前記深いトレンチの露出された底部表面を酸化して、前
    記底部表面に酸化物膜を形成するステップと、 前記酸化物膜を除去するステップと、 前記深いトレンチ中にドーピング酸化物膜を形成するス
    テップと、 前記深いトレンチ底部の前記基板にドーピング領域を形
    成して、深いトレンチ蓄積電極とし、前記ドーピング領
    域が前記深いトレンチ底部を包囲するものとするステッ
    プと、 前記ドーピング酸化物膜を除去するステップと、 前記深いトレンチ蓄積電極上にキャパシター誘電膜を形
    成するステップと、 前記キャパシター誘電膜上に上部電極を形成するステッ
    プとを具備する深いトレンチキャパシターの製造方法。
  20. 【請求項２０】 上記ドーピング酸化物膜を除去するス
    テップが、さらに、上記硬質材料スペースウォールを除
    去する小ステップを含むものである請求項１９に記載し
    た深いトレンチキャパシターの製造方法。
  21. 【請求項２１】 上記キャパシター誘電膜上に上部電極
    を形成するステップが、 上記深いトレンチ中に第１導電膜を形成し、前記第１導
    電膜の上表面が少なくとも上記深いトレンチ蓄積電極と
    同じ高さであるとともに、前記キャパシター誘電膜によ
    り前記深いトレンチ蓄積電極から分離され、上記深いト
    レンチ側壁の上記上部表面を露出させる小ステップと、 露出された前記深いトレンチ側壁の前記上部表面にカラ
    ー酸化物膜を形成し、前記第１導電膜の上表面を露出さ
    せる小ステップと、 前記第１導電膜上に第２導電膜を形成し、前記第２導電
    膜の上表面が上記基板の上表面より低く、前記深いトレ
    ンチ上部の前記基板の上表面に近い側壁を露出させる小
    ステップと、 前記第２導電膜上に第３導電膜を形成し、前記基板と電
    気接続させる小ステップとを具備するものであって、 前記した第１導電膜、第３導電膜、第３導電膜を上記深
    いトレンチキャパシターの上部電極として、前記基板と
    電気接続させるものである請求項１９に記載した深いト
    レンチキャパシター蓄積電極の製造方法。
  22. 【請求項２２】 上記深いトレンチ中に絶縁材料を形成
    するステップが、前記深いトレンチ中に絶縁膜を形成し
    た後で、前記絶縁膜をエッチバックして、前記絶縁材料
    の表面を上記基板の上表面より低くするものである請求
    項１９に記載した深いトレンチキャパシターの製造方
    法。
  23. 【請求項２３】 上記硬質材料スペースウォールの形成
    が、上記基板上にコンフォーマル硬質材料膜を形成して
    から、前記コンフォーマル硬質材料膜をエッチバックし
    て、上記絶縁材料上の前記コンフォーマル硬質材料膜を
    除去し、前記絶縁材料を露出させるものである請求項１
    ９に記載した深いトレンチキャパシターの製造方法。
  24. 【請求項２４】 上記絶縁材料の除去が、ウェットエッ
    チングによって行われるものを含むものである請求項１
    ９に記載した深いトレンチキャパシターの製造方法。
  25. 【請求項２５】 上記ドーピング領域が、上記基板に対
    する加熱工程によって行われるものであって、上記ドー
    ピング酸化物膜中のドーパントを上記深いトレンチ底部
    に拡散して形成されるものである請求項１９に記載した
    深いトレンチキャパシターの製造方法。
  26. 【請求項２６】 上記キャパシター誘電膜が、窒化物／
    酸化物膜を含むものである請求項１９に記載した深いト
    レンチキャパシターの製造方法。
JP31601399A 1999-11-05 1999-11-05 深いトレンチキャパシター蓄積電極の製造方法 Expired - Fee Related JP3457236B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP31601399A JP3457236B2 (ja) 1999-11-05 1999-11-05 深いトレンチキャパシター蓄積電極の製造方法
DE19961085A DE19961085A1 (de) 1999-11-05 1999-12-17 Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
US09/552,027 US6440792B1 (en) 1999-11-05 2000-04-19 DRAM technology of storage node formation and no conduction/isolation process of bottle-shaped deep trench

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31601399A JP3457236B2 (ja) 1999-11-05 1999-11-05 深いトレンチキャパシター蓄積電極の製造方法
DE19961085A DE19961085A1 (de) 1999-11-05 1999-12-17 Verfahren zum Herstellen einer Tiefgrabenspeicherelektrode eines Kondensators
US09/552,027 US6440792B1 (en) 1999-11-05 2000-04-19 DRAM technology of storage node formation and no conduction/isolation process of bottle-shaped deep trench

Publications (2)

Publication Number Publication Date
JP2001144265A JP2001144265A (ja) 2001-05-25
JP3457236B2 true JP3457236B2 (ja) 2003-10-14

Family

ID=27219363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31601399A Expired - Fee Related JP3457236B2 (ja) 1999-11-05 1999-11-05 深いトレンチキャパシター蓄積電極の製造方法

Country Status (3)

Country Link
US (1) US6440792B1 (ja)
JP (1) JP3457236B2 (ja)
DE (1) DE19961085A1 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670235B1 (en) * 2001-08-28 2003-12-30 Infineon Technologies Ag Process flow for two-step collar in DRAM preparation
TWI291735B (en) * 2002-01-28 2007-12-21 Nanya Technology Corp Method for forming bottle-shaped trench in semiconductor substrate
TW554521B (en) * 2002-09-16 2003-09-21 Nanya Technology Corp Process for forming a bottle-shaped trench
US6767786B1 (en) * 2003-04-14 2004-07-27 Nanya Technology Corporation Method for forming bottle trenches by liquid phase oxide deposition
TWI229416B (en) * 2003-10-14 2005-03-11 Promos Technologies Inc Method of forming deep trench capacitor
KR100561908B1 (ko) * 2003-12-26 2006-03-20 한국전자통신연구원 센서 구조체 및 그 제조방법
US7122439B2 (en) * 2004-11-17 2006-10-17 International Business Machines Corporation Method of fabricating a bottle trench and a bottle trench capacitor
JP2006319232A (ja) 2005-05-16 2006-11-24 Toshiba Corp 半導体装置およびその製造方法
KR100650828B1 (ko) * 2005-06-16 2006-11-27 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 형성 방법
KR100711520B1 (ko) * 2005-09-12 2007-04-27 삼성전자주식회사 리세스된 게이트 전극용 구조물과 그 형성 방법 및리세스된 게이트 전극을 포함하는 반도체 장치 및 그 제조방법.
US7375413B2 (en) * 2006-05-26 2008-05-20 International Business Machines Corporation Trench widening without merging
US7709320B2 (en) * 2006-06-28 2010-05-04 International Business Machines Corporation Method of fabricating trench capacitors and memory cells using trench capacitors
KR100869359B1 (ko) * 2006-09-28 2008-11-19 주식회사 하이닉스반도체 반도체 소자의 리세스 게이트 제조 방법
US7723818B2 (en) * 2007-05-22 2010-05-25 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US7742324B2 (en) * 2008-02-19 2010-06-22 Micron Technology, Inc. Systems and devices including local data lines and methods of using, making, and operating the same
US9190494B2 (en) * 2008-02-19 2015-11-17 Micron Technology, Inc. Systems and devices including fin field-effect transistors each having U-shaped semiconductor fin
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
US7915659B2 (en) * 2008-03-06 2011-03-29 Micron Technology, Inc. Devices with cavity-defined gates and methods of making the same
US8546876B2 (en) * 2008-03-20 2013-10-01 Micron Technology, Inc. Systems and devices including multi-transistor cells and methods of using, making, and operating the same
US7898857B2 (en) 2008-03-20 2011-03-01 Micron Technology, Inc. Memory structure having volatile and non-volatile memory portions
US7808042B2 (en) * 2008-03-20 2010-10-05 Micron Technology, Inc. Systems and devices including multi-gate transistors and methods of using, making, and operating the same
US7969776B2 (en) * 2008-04-03 2011-06-28 Micron Technology, Inc. Data cells with drivers and methods of making and operating the same
US8076229B2 (en) * 2008-05-30 2011-12-13 Micron Technology, Inc. Methods of forming data cells and connections to data cells
US8148776B2 (en) 2008-09-15 2012-04-03 Micron Technology, Inc. Transistor with a passive gate
US8021945B2 (en) * 2009-04-14 2011-09-20 International Business Machines Corporation Bottle-shaped trench capacitor with enhanced capacitance
US8193067B2 (en) 2009-12-03 2012-06-05 International Business Machines Corporation Integrated circuit and a method using integrated process steps to form deep trench isolation structures and deep trench capacitor structures for the integrated circuit
US8227311B2 (en) 2010-10-07 2012-07-24 International Business Machines Corporation Method of forming enhanced capacitance trench capacitor
US8294511B2 (en) 2010-11-19 2012-10-23 Micron Technology, Inc. Vertically stacked fin transistors and methods of fabricating and operating the same
US8293625B2 (en) 2011-01-19 2012-10-23 International Business Machines Corporation Structure and method for hard mask removal on an SOI substrate without using CMP process
CN112103296A (zh) * 2020-08-10 2020-12-18 长江存储科技有限责任公司 半导体结构的制造方法
US11469140B2 (en) * 2020-08-25 2022-10-11 Nanya Technology Corporation Semiconductor device having a landing pad with spacers and method for fabricating the same
US11776844B2 (en) * 2021-03-24 2023-10-03 Globalfoundries Singapore Pte. Ltd. Contact via structures of semiconductor devices

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5937296A (en) * 1996-12-20 1999-08-10 Siemens Aktiengesellschaft Memory cell that includes a vertical transistor and a trench capacitor
US6008104A (en) * 1998-04-06 1999-12-28 Siemens Aktiengesellschaft Method of fabricating a trench capacitor with a deposited isolation collar
US6265741B1 (en) * 1998-04-06 2001-07-24 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US5945704A (en) * 1998-04-06 1999-08-31 Siemens Aktiengesellschaft Trench capacitor with epi buried layer
US6018174A (en) * 1998-04-06 2000-01-25 Siemens Aktiengesellschaft Bottle-shaped trench capacitor with epi buried layer
US6232171B1 (en) * 1999-01-11 2001-05-15 Promos Technology, Inc. Technique of bottle-shaped deep trench formation
TW463286B (en) * 1999-05-07 2001-11-11 Mosel Vitelic Inc Manufacturing method of trench-type capacitor

Also Published As

Publication number Publication date
US6440792B1 (en) 2002-08-27
JP2001144265A (ja) 2001-05-25
DE19961085A1 (de) 2001-07-05

Similar Documents

Publication Publication Date Title
JP3457236B2 (ja) 深いトレンチキャパシター蓄積電極の製造方法
US7329917B2 (en) Permeable capacitor electrode
TWI271806B (en) Method for fabricating semiconductor device
KR0165496B1 (ko) 고집적 반도체장치의 캐패시터 제조방법
JP3667210B2 (ja) 半導体素子のシリンダ形ストレージ電極製造方法
TW508758B (en) Manufacturing method of deep trench capacitor
KR100541682B1 (ko) 반도체 소자의 캐패시터 형성방법
US6566202B2 (en) Integrated circuit having at least two vertical MOS transistors and method for manufacturing same
JPH08213568A (ja) 半導体メモリ装置及びその製造方法
KR20010059982A (ko) 반도체소자의 캐패시터 형성방법
US6924204B2 (en) Split gate flash memory cell and manufacturing method thereof
JP5000084B2 (ja) 導電パッドのシリンダースタックキャパシタにおけるストレージノード、半導体素子及び半導体素子の製造方法
KR100429421B1 (ko) 반도체 소자 분리 공정을 위한 얕은 트렌치 형성
JP2001217404A (ja) 深いトレンチキャパシターの製造方法
TWI770756B (zh) 埋入式字元線結構及其製造方法
US7026210B2 (en) Method for forming a bottle-shaped trench
JPH08125142A (ja) 半導体装置の製造方法
JP3998928B2 (ja) 深いトレンチ型キャパシタ製造方法
TW399287B (en) Structure of bottle-shaped deep trench and its manufacturing method
TW448566B (en) Manufacture method of deep trench capacitor storage node
KR100275116B1 (ko) 반도체소자의커패시터형성방법
JP3077752B2 (ja) 半導体装置の製造方法
US6855600B2 (en) Method for manufacturing capacitor
JP2874070B2 (ja) 半導体装置の製造方法
TW417244B (en) Manufacturing method of landing pad

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030701

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080801

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090801

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees