JP2005101604A - 半導体素子を製造するためのエッチング方法 - Google Patents
半導体素子を製造するためのエッチング方法 Download PDFInfo
- Publication number
- JP2005101604A JP2005101604A JP2004268269A JP2004268269A JP2005101604A JP 2005101604 A JP2005101604 A JP 2005101604A JP 2004268269 A JP2004268269 A JP 2004268269A JP 2004268269 A JP2004268269 A JP 2004268269A JP 2005101604 A JP2005101604 A JP 2005101604A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- electrode
- etching method
- etching
- reducing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000005530 etching Methods 0.000 title claims abstract description 74
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000000126 substance Substances 0.000 claims abstract description 38
- 239000003990 capacitor Substances 0.000 claims description 28
- 238000001039 wet etching Methods 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 239000002002 slurry Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 66
- 238000003860 storage Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Weting (AREA)
Abstract
【解決手段】 誘電体層14,16とこの誘電体層14,16の上面から部分的に突出している電極15’を備えるウェーハを提供する。そして、LALのような化学溶液を使用してこの誘電体層14,16をエッチングする。このエッチング工程を行う前に、化学溶液に含まれている気泡27の電極への付着を防止するために電極15’の突出部分を除去するか減少させる。したがって、本発明によれば、化学溶液に含まれている気泡27によって妨害を受けずに化学溶液で誘電体層14,16をエッチングすることができる。
【選択図】図1F
Description
11 層間絶縁層、
12 ストレージノードコンタクトパッド、
13 エッチング停止層、
14 第1誘電体層、
15’ キャパシタ下部電極、
16 第2誘電体層、
24 ポリシリコンエッチング液。
Claims (41)
- 誘電体層及び前記誘電体層の上面から部分的に突出している電極を備えたウェーハを提供する段階と、
化学溶液で前記誘電体層をエッチングする段階と、
前記エッチング段階の前に前記電極の突出部を減少させる段階と、を含むエッチング方法。 - 前記電極の突出部は、前記化学溶液に含まれている気泡の前記電極への付着を十分に防止できるほどに減少させることを特徴とする請求項1に記載のエッチング方法。
- 前記突出部を減少させる段階は、前記誘電体層の上面の下方に前記電極の上面を窪ませることを特徴とする請求項1に記載のエッチング方法。
- 前記窪まされた上面は、前記誘電体層の上面より少なくとも500Å窪まされていることを特徴とする請求項3に記載のエッチング方法。
- 前記突出部を減少させる段階は、前記電極の上面を前記誘電体層の上面と実質的に同じ高さにすることを特徴とする請求項1に記載のエッチング方法。
- 前記化学溶液に含まれている如何なる気泡も前記電極に付着されることを防止できる程度に、前記下部電極の上面は前記誘電体層の上面より若干高いことを特徴とする請求項1に記載のエッチング方法。
- 前記突出部を減少させる段階は、乾式エッチング工程で行うことを特徴とする請求項1に記載のエッチング方法。
- 前記乾式エッチングは、HB4、Cl2、CF4、C4F8、C5F8、SF6、O2、及びこれらの組合わせよりなる群から選択された一つのエッチング液を使用することを特徴とする請求項7に記載のエッチング方法。
- 前記突出部を減少させる段階は、湿式エッチング工程で行うことを特徴とする請求項1に記載のエッチング方法。
- 前記湿式エッチング工程は、ポリシリコンエッチング液を使用することを特徴とする請求項9に記載のエッチング方法。
- 半導体基板上に第1誘電体層を形成する段階と、
前記第1誘電体層に開口を形成する段階と、
前記開口を含む前記第1誘電体層上に導電層を形成する段階と、
前記開口内の前記導電体膜上に第2誘電体層を形成する段階と、
上端部を有するキャパシタ下部電極を形成するために、前記第1誘電体層の上面が露出されるまで前記導電体膜を含む前記結果物を平坦化する段階と、
前記電極の上端部を減少させる段階と、
その後、化学溶液を使用して前記第1誘電体層及び第2誘電体層をエッチングする段階と、を含むエッチング方法。 - 前記電極の上端部は、前記化学溶液に含まれている如何なる気泡も前記電極に付着されないように減少されていることを特徴とする請求項11に記載のエッチング方法。
- 前記上端部を減少させる段階は、前記第1誘電体層の上面の下方に前記電極の上面を窪ませることを特徴とする請求項11に記載のエッチング方法。
- 前記窪まされた上面は、前記誘電体層の上面より少なくとも500Å窪まされていることを特徴とする請求項13に記載のエッチング方法。
- 前記電極の上端部を減少させる段階は、前記電極の上面を前記誘電体層の上面と実質的に同じ高さにすることを特徴とする請求項11に記載のエッチング方法。
- 前記化学溶液に含まれている如何なる気泡も前記電極に付着されることを防止できる程度に、前記電極の上端部は前記第1誘電体層の上面より若干高いことを特徴とする請求項11に記載のエッチング方法。
- 前記平坦化段階は、CMP工程で行うことを特徴とする請求項11に記載のエッチング方法。
- 前記CMP工程は、前記下部電極と前記誘電体層との間にエッチング選択比のあるスラリーを使用して行うことを含むことを特徴とする請求項17に記載のエッチング方法。
- 前記上端部を減少させる段階は、前記CMP工程中に行うことを特徴とする請求項17に記載のエッチング方法。
- 前記平坦化段階は、エッチバック工程で行うことを特徴とする請求項11に記載のエッチング方法。
- 前記上端部を減少させる段階は、前記エッチバック工程中に行うことを特徴とする請求項20に記載のエッチング方法。
- 前記エッチバック工程は、前記下部電極と前記誘電体層との間にエッチング選択比のあるエッチング液を使用して行うことを含むことを特徴とする請求項20に記載のエッチング方法。
- 前記上端部を減少させる段階は、乾式エッチング工程で行うことを特徴とする請求項11に記載のエッチング方法。
- 前記乾式エッチングは、HB4、Cl2、CF4、C4F8、C5F8、SF6、O2、及びこれらの組合わせよりなる群から選択された一つのエッチング液を使用することを特徴とする請求項23に記載のエッチング方法。
- 前記上端部を減少させる段階は、湿式エッチング工程で行うことを特徴とする請求項11に記載のエッチング方法。
- 前記湿式エッチング工程は、ポリシリコンエッチング液を使用することを特徴とする請求項25に記載のエッチング方法。
- 前記結果物を平坦化する段階の後で、前記電極の上端部を減少させる段階の前に、エッチング残留物を減少させるために、前記電極を含む前記第1誘電体層及び第2誘電体層を洗浄する段階をさらに含むことを特徴とする請求項11に記載のエッチング方法。
- 前記洗浄段階は、HFを使用する工程を含むことを特徴とする請求項27に記載のエッチング方法。
- 前記キャパシタ下部電極は、平面形状が円形または楕円形であることを特徴とする請求項11に記載のエッチング方法。
- 半導体基板上に第1誘電体層を形成する段階と、
前記第1誘電体層に開口を形成する段階と、
前記開口を有する前記第1誘電体層上に導電体膜を形成する段階と、
前記開口内の前記導電体膜上に第2誘電体層を形成する段階と、
上端部を有するキャパシタ下部電極を形成するために、前記第1誘電体層の上面が露出されるまで前記導電体膜を含む前記段階により生じた結果物を平坦化する段階と、
前記結果物を平坦化する段階の後に、化学溶液に含まれている如何なる気泡も前記電極に付着されないように前記電極の上端部を減少させる段階と、
その後、前記化学溶液を使用して前記第1誘電体層及び第2誘電体層をエッチングする段階と、を含むエッチング方法。 - 前記上端部を減少させる段階は、乾式エッチング工程で行うことを特徴とする請求項30に記載のエッチング方法。
- 前記乾式エッチングは、HB4、Cl2、CF4、C4F8、C5F8、SF6、O2、及びびこれらの組合わせよりなる群から選択された一つのエッチング液を使用することを特徴とする請求項31に記載のエッチング方法。
- 前記上端部を減少させる段階は、湿式エッチング工程で行うことを特徴とする請求項30に記載のエッチング方法。
- 前記湿式エッチング工程は、ポリシリコンエッチング液を使用することを特徴とする請求項33に記載のエッチング方法。
- 前記結果物を平坦化する段階後で、前記電極の上端部を減少させる段階前に、エッチング残留物を減少させるために、前記電極を含む前記第1誘電体層及び第2誘電体層を洗浄する段階をさらに含むことを特徴とする請求項30に記載のエッチング方法。
- 前記洗浄段階は、HFを使用する工程を含むことを特徴とする請求項35に記載のエッチング方法。
- 前記キャパシタ下部電極は、平面形状が円形または楕円形であることを特徴とする請求項11に記載のエッチング方法。
- 前記上端部を減少させる段階は、前記第1誘電体層の上面の下方に前記電極の上面を窪ませることを特徴とする請求項30に記載のエッチング方法。
- 前記窪まされた上面は、前記誘電体層の上面より少なくとも500Å窪まされていることを特徴とする請求項38に記載のエッチング方法。
- 前記電極の上端部を減少させる段階は、前記電極の上面を前記誘電体層の上面と実質的に同じ高さにすることを特徴とする請求項30に記載のエッチング方法。
- 前記化学溶液に含まれている如何なる気泡も前記電極に付着されることを防止できる程度に、前記電極の上端部は前記第1誘電体層の上面より若干高いことを特徴とする請求項30に記載のエッチング方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2003-065533 | 2003-09-22 | ||
KR1020030065533A KR100546381B1 (ko) | 2003-09-22 | 2003-09-22 | 습식식각 공정을 포함하는 반도체 소자의 제조방법 |
US10/763,356 | 2004-01-23 | ||
US10/763,356 US7338610B2 (en) | 2003-09-22 | 2004-01-23 | Etching method for manufacturing semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005101604A true JP2005101604A (ja) | 2005-04-14 |
JP4908748B2 JP4908748B2 (ja) | 2012-04-04 |
Family
ID=34425443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004268269A Expired - Fee Related JP4908748B2 (ja) | 2003-09-22 | 2004-09-15 | 半導体素子を製造するためのエッチング方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20080102595A1 (ja) |
JP (1) | JP4908748B2 (ja) |
DE (1) | DE102004045492B4 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004021401B4 (de) | 2004-04-30 | 2011-02-03 | Qimonda Ag | Herstellungsverfahren für ein Stapelkondensatorfeld |
DE102005042524A1 (de) * | 2005-09-07 | 2007-03-08 | Infineon Technologies Ag | Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen |
CN104681493B (zh) * | 2013-11-27 | 2018-08-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274278A (ja) * | 1995-01-31 | 1996-10-18 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
JP2000114486A (ja) * | 1998-10-08 | 2000-04-21 | Nec Corp | 半導体記憶装置 |
JP2001244435A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001291844A (ja) * | 2000-04-06 | 2001-10-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002151600A (ja) * | 2000-10-27 | 2002-05-24 | Samsung Electronics Co Ltd | 半導体装置のシリンダ型ストレージノード形成方法 |
JP2002313954A (ja) * | 2001-02-09 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2005064505A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体キャパシタ構造及びその製造方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5162248A (en) * | 1992-03-13 | 1992-11-10 | Micron Technology, Inc. | Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing |
JP2953220B2 (ja) * | 1992-10-30 | 1999-09-27 | 日本電気株式会社 | 半導体装置の製造方法 |
KR960015122B1 (ko) * | 1993-04-08 | 1996-10-28 | 삼성전자 주식회사 | 고집적 반도체 메모리장치의 제조방법 |
US5668038A (en) * | 1996-10-09 | 1997-09-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | One step smooth cylinder surface formation process in stacked cylindrical DRAM products |
US6162681A (en) * | 1998-01-26 | 2000-12-19 | Texas Instruments - Acer Incorporated | DRAM cell with a fork-shaped capacitor |
US5895250A (en) * | 1998-06-11 | 1999-04-20 | Vanguard International Semiconductor Corporation | Method of forming semicrown-shaped stacked capacitors for dynamic random access memory |
KR100299513B1 (ko) * | 1999-06-21 | 2001-11-01 | 박종섭 | 반도체 메모리 소자의 제조방법 |
JP2002026289A (ja) * | 2000-07-03 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR20020043815A (ko) * | 2000-12-04 | 2002-06-12 | 윤종용 | 반구형 그레인 커패시터의 제조방법 |
KR20020044893A (ko) * | 2000-12-07 | 2002-06-19 | 박종섭 | 캐패시터의 제조 방법 |
KR100393222B1 (ko) * | 2001-04-26 | 2003-07-31 | 삼성전자주식회사 | 커패시터의 스토리지 전극을 포함하는 반도체 장치 및 그제조 방법 |
US6531358B1 (en) * | 2001-05-09 | 2003-03-11 | Taiwan Semiconductor Manufacturing Company | Method of fabricating capacitor-under-bit line (CUB) DRAM |
US6653199B2 (en) * | 2001-10-09 | 2003-11-25 | Micron Technology, Inc. | Method of forming inside rough and outside smooth HSG electrodes and capacitor structure |
KR100438780B1 (ko) * | 2001-12-01 | 2004-07-05 | 삼성전자주식회사 | 반도체 소자의 커패시터 제조방법 |
GB2386471B (en) * | 2001-12-11 | 2004-04-07 | Samsung Electronics Co Ltd | A method for fabricating a one-cylinder stack capacitor |
US6790725B2 (en) * | 2002-05-17 | 2004-09-14 | Micron Technology, Inc. | Double-sided capacitor structure for a semiconductor device and a method for forming the structure |
JP4353685B2 (ja) * | 2002-09-18 | 2009-10-28 | 株式会社ルネサステクノロジ | 半導体装置 |
-
2004
- 2004-09-15 JP JP2004268269A patent/JP4908748B2/ja not_active Expired - Fee Related
- 2004-09-20 DE DE102004045492A patent/DE102004045492B4/de not_active Expired - Fee Related
-
2008
- 2008-01-03 US US11/969,105 patent/US20080102595A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08274278A (ja) * | 1995-01-31 | 1996-10-18 | Fujitsu Ltd | 半導体記憶装置及びその製造方法 |
JP2000114486A (ja) * | 1998-10-08 | 2000-04-21 | Nec Corp | 半導体記憶装置 |
JP2001244435A (ja) * | 2000-02-29 | 2001-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001291844A (ja) * | 2000-04-06 | 2001-10-19 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2002151600A (ja) * | 2000-10-27 | 2002-05-24 | Samsung Electronics Co Ltd | 半導体装置のシリンダ型ストレージノード形成方法 |
JP2002313954A (ja) * | 2001-02-09 | 2002-10-25 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその製造方法 |
JP2005064505A (ja) * | 2003-08-13 | 2005-03-10 | Samsung Electronics Co Ltd | 半導体キャパシタ構造及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080102595A1 (en) | 2008-05-01 |
JP4908748B2 (ja) | 2012-04-04 |
DE102004045492A1 (de) | 2005-05-04 |
DE102004045492B4 (de) | 2010-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100459724B1 (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
US7741222B2 (en) | Etch stop structure and method of manufacture, and semiconductor device and method of manufacture | |
US20080186648A1 (en) | Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices | |
KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
KR19990076230A (ko) | 디램 셀 캐패시터의 제조 방법 | |
JP2004040118A (ja) | ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法 | |
JP4908748B2 (ja) | 半導体素子を製造するためのエッチング方法 | |
JP2005354057A (ja) | キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法 | |
KR100443917B1 (ko) | 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법 | |
US7338610B2 (en) | Etching method for manufacturing semiconductor device | |
JP2007173470A (ja) | 半導体記憶装置の製造方法 | |
US6838341B2 (en) | Method for fabricating semiconductor device with self-aligned storage node | |
US20050026452A1 (en) | Etching method for manufacturing semiconductor device | |
KR100537204B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
JP2005064505A (ja) | 半導体キャパシタ構造及びその製造方法 | |
JP2004128496A (ja) | キャパシタを含む半導体素子の製造方法 | |
KR100505101B1 (ko) | 반도체 장치의 콘택 형성 방법 | |
KR20010059173A (ko) | 반도체소자의 캐패시터 형성방법 | |
JPH11330400A (ja) | ダイナミックramセルキャパシタの製造方法 | |
KR100557956B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
KR100721546B1 (ko) | 캐패시터 및 그의 제조 방법 | |
KR100844939B1 (ko) | 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법 | |
JPH0823078A (ja) | プログラマブル素子の製造方法 | |
KR20050013818A (ko) | 반도체 소자의 실린더형 커패시터 제조 방법 | |
JP2004241508A (ja) | 半導体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101111 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4908748 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |