JP2005101604A - 半導体素子を製造するためのエッチング方法 - Google Patents

半導体素子を製造するためのエッチング方法 Download PDF

Info

Publication number
JP2005101604A
JP2005101604A JP2004268269A JP2004268269A JP2005101604A JP 2005101604 A JP2005101604 A JP 2005101604A JP 2004268269 A JP2004268269 A JP 2004268269A JP 2004268269 A JP2004268269 A JP 2004268269A JP 2005101604 A JP2005101604 A JP 2005101604A
Authority
JP
Japan
Prior art keywords
dielectric layer
electrode
etching method
etching
reducing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004268269A
Other languages
English (en)
Other versions
JP4908748B2 (ja
Inventor
Won-Jun Lee
源 俊 李
In-Seak Hwang
寅 ▲せき▼ 黄
Yosen Ko
▲よう▼ ▲せん▼ 高
Byoung-Moon Yoon
炳 文 尹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030065533A external-priority patent/KR100546381B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005101604A publication Critical patent/JP2005101604A/ja
Application granted granted Critical
Publication of JP4908748B2 publication Critical patent/JP4908748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Weting (AREA)

Abstract

【課題】 半導体素子を製造するためのエッチング方法を提供する。
【解決手段】 誘電体層14,16とこの誘電体層14,16の上面から部分的に突出している電極15’を備えるウェーハを提供する。そして、LALのような化学溶液を使用してこの誘電体層14,16をエッチングする。このエッチング工程を行う前に、化学溶液に含まれている気泡27の電極への付着を防止するために電極15’の突出部分を除去するか減少させる。したがって、本発明によれば、化学溶液に含まれている気泡27によって妨害を受けずに化学溶液で誘電体層14,16をエッチングすることができる。
【選択図】図1F

Description

本発明は、半導体素子の製造方法に係り、特にキャパシタ下部電極のような半導体素子を製造するためのエッチング方法に関する。
DRAM素子のような半導体素子の製造時、半導体製造工程のいろいろな段階でHFとNHFとを含む化学溶液(“LAL”)や希釈化された酸化膜エッチング液(“BOE”)のような化学溶液が誘電体層のエッチングに一般的に使われる。
不幸にも、前記化学溶液に含まれている様々な大きさの気泡が半導体基板の表面に付着して、酸化膜の未エッチングまたは未開口のような深刻な問題を引き起こす。デザインルールの減少につれてこのような問題は一層深刻になり、収率を非常に落とす要因として作用する。
したがって、前記化学溶液に含まれている気泡によって引き起こされる問題点を克服できる新しいエッチング方法の開発が至急に要求されている。
本発明の目的は、LALのような化学溶液を使用して誘電体層をエッチングするとき、その化学溶液に含まれている気泡によって引き起こされる未エッチングまたは未開口現象などの問題のない、改善された誘電体膜のエッチング方法を提供することである。
本発明の実施の形態によれば、まず誘電体層及び前記誘電体層の上面から部分的に突出している突出部を有する電極を含むウェーハを提供する。そして、前記誘電体層を化学溶液でエッチングする。前記エッチング工程前に、前記電極の突出部を除去するか窪ませる。望ましくは、前記化学溶液に含まれている気泡の前記電極への付着を十分に防止できるほどに前記電極の突出部を除去するか窪ませる。
本発明の他の実施の形態によるエッチング方法は、半導体基板上に第1誘電体層を形成する段階と、前記第1誘電層に開口を形成する段階と、前記開口を含む前記第1誘電体層に導電体膜を蒸着する段階と、前記開口内の前記導電体膜を覆う第2誘電体層を蒸着する段階と、前記第1誘電体層及び前記第2誘電体層の上面が露出されるまで前記導電体膜を含む前記段階により生じた結果物を平坦化してキャパシタ下部電極を形成する段階と、化学溶液を使用して前記第1誘電体層及び第2誘電体層をエッチングする段階と、を含む。そして、前記エッチング段階前に、前記電極の上端部を減少させる。
本発明の技術的思想によれば、誘電体膜のエッチング工程が進行する間に、化学溶液に含まれている気泡がキャパシタ下部電極のような構造物に付着することを防止できる。したがって、化学溶液に含まれている気泡によって妨害を受けずに、LALのような化学溶液を使用して誘電体膜をエッチングできる。
したがって、本発明の実施の形態を使用すれば、未エッチング現象によって引き起こされる1ビット不良のような素子の不良が防止できるので、収率を向上させることができる。
以下に、添付した図面に基づき、本発明の望ましい実施の形態を詳細に説明する。ところが、本発明はここで説明する実施の形態により限定されることなく、他の形態で具体化できる。本発明の実施の形態は、本発明の技術的思想が徹底して完全に開示できるように、また当業者に本発明の思想を十分に伝えるために例示的に提供されるものである。図面において、構成要素の形態は明確性のために誇張されている。そして、明細書全体にわたって同じ参照番号は同じ構成要素を示す。
図1Aに示すように、DRAMのような半導体素子のキャパシタを製造するために、層間絶縁層または予備−金属誘電体層(pre−metal dielectric layer)11をウェーハまたは半導体基板10上に形成する。層間絶縁層11はシリコン酸化物などの誘電物質で形成できる。
図示されていないが、トランジスタまたはメモリセルを形成するために、ソース/ドレーン領域及びゲート電極のような下部構造物を半導体基板10上に形成する。次に、通常の一般的な技術を用いて、ストレージノードコンタクトパッド12を層間絶縁層11に形成して、その上部に形成されるキャパシタ下部電極と電気的に接続させる。ストレージノードコンタクトパッド12は、また半導体基板10の活性領域と電気的に接続される。
次に、層間絶縁層11を平坦化する。次に、層間絶縁層11上にエッチング停止層13を形成する。エッチング停止層13は、第1誘電体層14に対して高いエッチング選択比を有する。このような層は従来の一般的な製造方法によって形成しうる。エッチング停止層13は、例えば、シリコン窒化物を使用して約500ないし1000Åの厚さに形成しうる。
第1誘電体層14をエッチング停止層13上に形成する。エッチング停止層13は、第1誘電体層14のみならずその上部に形成される第2誘電体層16を除去するための後続エッチングリフトオフ(etching lift−off)工程でエッチング停止点としての役割を果たす。
第1誘電体層14は低温化学気相蒸着(LPCVD)工程のような従来の方法を利用して約3000ないし20000Åの厚さを有するシリコン酸化物で形成することが望ましい。第1誘電体層14は、プラズマ−強化テトラエチルオルソシリケート(PE−TEOS)の単一膜やPE−TEOS層を含む複合膜でありうる。
図1Bに示すように、エッチング停止層13をエッチング停止点として使用して第1誘電体層14をエッチングまたはパターニングすることによって、コンタクトパッド12の一部を露出させるストレージノード開口18を第1誘電体層14に形成する。第1誘電体層14に対するエッチングまたはパターニングには、従来技術によるフォトリソグラフィ及びエッチング工程を使用する。そして、ストレージノード開口18の中に露出されるエッチング停止膜13を除去する。
図1Cに示すように、キャパシタ下部電極15’(図1D参照)を形成するために、ドーピングされたポリシリコン、Pt、RuまたはTiNなどの物質で形成された導電体膜15を、ストレージノード開口18を含む第1誘電体層14とストレージノードコンタクトパッド12上に形成する。次に、前記ストレージノードコンタクトパッド12に接続され、かつ前記開口18内にある導電体膜15上に、第2誘電体層16を形成する。第2誘電体層16は、シリコン酸化物で約10、000ないし30、000Åの厚さに形成することが望ましい。第1誘電体層14及び第2誘電体層16を形成するために、当業者にとって自明なものであって、シリコン酸化物でない他の適切な誘電物質が使用可能である。
図1Dに示すように、第1誘電体層14と第2誘電体層16の上面が露出されるまで、前記導電体膜15を含む第1誘電体層14及び第2誘電体層16を平坦化して、ノード分離されたキャパシタ下部電極15’を形成する。
前記平坦化工程は化学機械研磨(CMP)またはエッチバック工程のような通常の工程を使用して行える。CMP工程を使用する場合には、キャパシタ下部電極15’と第1誘電体層及び第2誘電体層14、16に対してエッチング選択比のあるスラリーを使用することが望ましい。エッチバック工程を使用する場合には、キャパシタ下部電極15’と、第1誘電体層及び第2誘電体層14、16の間で、エッチング選択比のあるエッチング液を使用することが望ましい。
図1Eに示すように、平坦化工程時に発生するエッチバック残留物またはCMP残留物を除去する洗浄工程において、望ましくはHFを使用する。例えば、円形状または楕円形状のキャパシタ下部電極15’の上部はHFを使用する湿式洗浄工程のため、誘電体層14、16の表面から突出されることがある。これは、HFはポリシリコンなどで形成されたキャパシタ下部電極は実質的にほとんどエッチングしないが、一方で、シリコン酸化膜のような誘電体層は選択的にエッチングするためである。残留物を除去するための洗浄工程では、当業界で公知技術である他の適切な洗浄液を使用しても良い。
図1Gに示すように、従来のリフトオフ工程を使用して第1誘電体層14及び第2誘電体層16を同時に除去することによって、キャパシタ下部電極15’を完成する。特に、第1誘電体層14と第2誘電体層16はLALのような化学溶液を使用してエッチングする。この湿式エッチング工程では、一般的にLALというエッチング液を使用するが、LAL以外の他の適切な湿式エッチング液も使用可能である。
しかし、図2Aに示されているように、LALのような化学溶液にある気泡27はキャパシタ下部電極15’の突出部に容易に付着する。このような気泡27の付着は、キャパシタ下部電極15’の平面形状が円形や楕円形の場合に特によく発生する。これは、前記形状の場合に気泡27が容易に閉じ込められるためである。
デザインルールの減少によって前記の問題はより重要なものになるが、これは、キャパシタ下部電極15’に閉じ込められている望ましくない気泡27によって、LALのような化学溶液の誘電体膜16との接触が遮断されることがあり、その結果、図2B及び図2Cに示されているように未エッチングまたは未開口現象が発生するためである。換言すれば、化学溶液が第2誘電体膜16と接触することを妨げることにより、誘電体膜16の一部がエッチングされていない状態で残留するようになる。
図1Fにおいて、前記の問題点を解決するために、本発明の実施の形態では、従来のリフトオフ工程、すなわち、第1誘電体層14と第2誘電体層16を除去するための湿式エッチング工程の前に、前記化学溶液に含まれている気泡27の前記電極15’または半導体基板10への付着を十分に防止できるように、キャパシタ下部電極15’の上端部を除去するか減少させる。
望ましくは、前記化学溶液に含まれている気泡27の前記電極15’または前記半導体基板10への付着を防止するように、前記電極15’の上面が前記誘電体膜14、16の上面の下方に十分な深さだけ窪むように前記突出部を減少させる。その結果、前記電極15’の上面が第1誘電体膜14と第2誘電体膜16の上面より低くなる。さらに望ましくは、前記電極15’の上面を前記第1誘電体層14より少なくとも500Å程度は低くする。
前記方法の代りに、前記キャパシタ下部電極15’の上面が前記第1誘電体膜14の上面と実質的に同じ高さになるように前記キャパシタ下部電極15’の上部を減少させても良い。
しかし、当業者ならば前述した実施の形態に限定されるものではないという点を理解しうる。例えば、前記キャパシタ下部電極15’の上端部を除去して、前記化学溶液に含まれている如何なる気泡も前記電極15’または半導体基板10に接着することを防止できるならば、前記下部電極15’の上面が前記第1絶縁体層14の上面から若干突出していても良い。
本発明の他の実施の形態によれば、前記突出部は乾式エッチング工程で減少させる。望ましくは、前記乾式エッチング工程ではHB、Cl、CF、C、C、SF、O、及びこれらの組合わせよりなる群から選択された一つのエッチング液を使用する。代りに、前記突出部は湿式エッチング工程で減少させることもできる。望ましくは、前記湿式エッチング工程ではポリシリコンエッチング液24を使用する。
本発明の他の側面によれば、図1Dを参照して説明したように、前記第1及び第2絶縁体層14、16を平坦化するためのエッチバック工程の間に、前記電極15’の上端部は自然に減少させうる。これは、例えば、ポリシリコンエッチング液の比率を高めることによって達成できる。
前記方法の代りに、図1Dを参照して説明したように、前記第1及び第2絶縁体層14、16を平坦化するためのCMP工程の間に、前記電極15’の上端部は自然に減少させうる。例えば、前記CMP工程は2段階工程で行える。すなわち、まず被研磨対象が平坦化されるまで従来のようなCMP工程を行う。次に、CMPスラリーのうちポリシリコンエッチング液の比率を増加させて前記電極15’の上端部を減少させる。
しかし、本発明は前述した実施の形態に限定されるものではない。当業者ならば前記電極15’の上端部を減少させるための他の適切な方法が同等に本発明に適用可能なことを理解しうる。
本発明はキャパシタの製造方法に対して示し、記述したが、本発明がこれに限定されるものと解釈されてはならない。特許請求の範囲によって決まる本発明の思想及び範囲を逸脱せずに、本発明は、電極や他の導電層が誘電体構造物の上面から突出している誘電体構造物をエッチングするために、その内部に気泡を含んでいる化学溶液を使用する如何なる湿式エッチング工程に対しても適用可能である。
本発明は半導体素子の製造産業に適用できる。特に、湿式エッチング工程を含む半導体製造分野で適用可能である。本発明によれば、化学溶液を使用する湿式エッチング工程において、その化学溶液に含まれている気泡によって誘電体膜の未エッチング現象を防止することによって、半導体素子の不良が防止でき、その結果収率を向上させうる。
本発明の実施の形態によるエッチング方法を示す断面図である。 本発明の実施の形態によるエッチング方法を示す断面図である。 本発明の実施の形態によるエッチング方法を示す断面図である。 本発明の実施の形態によるエッチング方法を示す断面図である。 本発明の実施の形態によるエッチング方法を示す断面図である。 本発明の実施の形態によるエッチング方法を示す断面図である。 本発明の実施の形態によるエッチング方法を示す断面図である。 LALのような化学溶液に含まれている気泡が円形のキャパシタ下部電極に付着されることを示す断面図である。 化学溶液に存在する気泡によって引き起こされるキャパシタ下部電極内部の未エッチング部分を示す断面図である。 図2Bに示されているキャパシタ下部電極を含む半導体素子の未エッチング部分を示す平面図である。
符号の説明
10 半導体基板、
11 層間絶縁層、
12 ストレージノードコンタクトパッド、
13 エッチング停止層、
14 第1誘電体層、
15’ キャパシタ下部電極、
16 第2誘電体層、
24 ポリシリコンエッチング液。

Claims (41)

  1. 誘電体層及び前記誘電体層の上面から部分的に突出している電極を備えたウェーハを提供する段階と、
    化学溶液で前記誘電体層をエッチングする段階と、
    前記エッチング段階の前に前記電極の突出部を減少させる段階と、を含むエッチング方法。
  2. 前記電極の突出部は、前記化学溶液に含まれている気泡の前記電極への付着を十分に防止できるほどに減少させることを特徴とする請求項1に記載のエッチング方法。
  3. 前記突出部を減少させる段階は、前記誘電体層の上面の下方に前記電極の上面を窪ませることを特徴とする請求項1に記載のエッチング方法。
  4. 前記窪まされた上面は、前記誘電体層の上面より少なくとも500Å窪まされていることを特徴とする請求項3に記載のエッチング方法。
  5. 前記突出部を減少させる段階は、前記電極の上面を前記誘電体層の上面と実質的に同じ高さにすることを特徴とする請求項1に記載のエッチング方法。
  6. 前記化学溶液に含まれている如何なる気泡も前記電極に付着されることを防止できる程度に、前記下部電極の上面は前記誘電体層の上面より若干高いことを特徴とする請求項1に記載のエッチング方法。
  7. 前記突出部を減少させる段階は、乾式エッチング工程で行うことを特徴とする請求項1に記載のエッチング方法。
  8. 前記乾式エッチングは、HB、Cl、CF、C、C、SF、O、及びこれらの組合わせよりなる群から選択された一つのエッチング液を使用することを特徴とする請求項7に記載のエッチング方法。
  9. 前記突出部を減少させる段階は、湿式エッチング工程で行うことを特徴とする請求項1に記載のエッチング方法。
  10. 前記湿式エッチング工程は、ポリシリコンエッチング液を使用することを特徴とする請求項9に記載のエッチング方法。
  11. 半導体基板上に第1誘電体層を形成する段階と、
    前記第1誘電体層に開口を形成する段階と、
    前記開口を含む前記第1誘電体層上に導電層を形成する段階と、
    前記開口内の前記導電体膜上に第2誘電体層を形成する段階と、
    上端部を有するキャパシタ下部電極を形成するために、前記第1誘電体層の上面が露出されるまで前記導電体膜を含む前記結果物を平坦化する段階と、
    前記電極の上端部を減少させる段階と、
    その後、化学溶液を使用して前記第1誘電体層及び第2誘電体層をエッチングする段階と、を含むエッチング方法。
  12. 前記電極の上端部は、前記化学溶液に含まれている如何なる気泡も前記電極に付着されないように減少されていることを特徴とする請求項11に記載のエッチング方法。
  13. 前記上端部を減少させる段階は、前記第1誘電体層の上面の下方に前記電極の上面を窪ませることを特徴とする請求項11に記載のエッチング方法。
  14. 前記窪まされた上面は、前記誘電体層の上面より少なくとも500Å窪まされていることを特徴とする請求項13に記載のエッチング方法。
  15. 前記電極の上端部を減少させる段階は、前記電極の上面を前記誘電体層の上面と実質的に同じ高さにすることを特徴とする請求項11に記載のエッチング方法。
  16. 前記化学溶液に含まれている如何なる気泡も前記電極に付着されることを防止できる程度に、前記電極の上端部は前記第1誘電体層の上面より若干高いことを特徴とする請求項11に記載のエッチング方法。
  17. 前記平坦化段階は、CMP工程で行うことを特徴とする請求項11に記載のエッチング方法。
  18. 前記CMP工程は、前記下部電極と前記誘電体層との間にエッチング選択比のあるスラリーを使用して行うことを含むことを特徴とする請求項17に記載のエッチング方法。
  19. 前記上端部を減少させる段階は、前記CMP工程中に行うことを特徴とする請求項17に記載のエッチング方法。
  20. 前記平坦化段階は、エッチバック工程で行うことを特徴とする請求項11に記載のエッチング方法。
  21. 前記上端部を減少させる段階は、前記エッチバック工程中に行うことを特徴とする請求項20に記載のエッチング方法。
  22. 前記エッチバック工程は、前記下部電極と前記誘電体層との間にエッチング選択比のあるエッチング液を使用して行うことを含むことを特徴とする請求項20に記載のエッチング方法。
  23. 前記上端部を減少させる段階は、乾式エッチング工程で行うことを特徴とする請求項11に記載のエッチング方法。
  24. 前記乾式エッチングは、HB、Cl、CF、C、C、SF、O、及びこれらの組合わせよりなる群から選択された一つのエッチング液を使用することを特徴とする請求項23に記載のエッチング方法。
  25. 前記上端部を減少させる段階は、湿式エッチング工程で行うことを特徴とする請求項11に記載のエッチング方法。
  26. 前記湿式エッチング工程は、ポリシリコンエッチング液を使用することを特徴とする請求項25に記載のエッチング方法。
  27. 前記結果物を平坦化する段階の後で、前記電極の上端部を減少させる段階の前に、エッチング残留物を減少させるために、前記電極を含む前記第1誘電体層及び第2誘電体層を洗浄する段階をさらに含むことを特徴とする請求項11に記載のエッチング方法。
  28. 前記洗浄段階は、HFを使用する工程を含むことを特徴とする請求項27に記載のエッチング方法。
  29. 前記キャパシタ下部電極は、平面形状が円形または楕円形であることを特徴とする請求項11に記載のエッチング方法。
  30. 半導体基板上に第1誘電体層を形成する段階と、
    前記第1誘電体層に開口を形成する段階と、
    前記開口を有する前記第1誘電体層上に導電体膜を形成する段階と、
    前記開口内の前記導電体膜上に第2誘電体層を形成する段階と、
    上端部を有するキャパシタ下部電極を形成するために、前記第1誘電体層の上面が露出されるまで前記導電体膜を含む前記段階により生じた結果物を平坦化する段階と、
    前記結果物を平坦化する段階の後に、化学溶液に含まれている如何なる気泡も前記電極に付着されないように前記電極の上端部を減少させる段階と、
    その後、前記化学溶液を使用して前記第1誘電体層及び第2誘電体層をエッチングする段階と、を含むエッチング方法。
  31. 前記上端部を減少させる段階は、乾式エッチング工程で行うことを特徴とする請求項30に記載のエッチング方法。
  32. 前記乾式エッチングは、HB、Cl、CF、C、C、SF、O、及びびこれらの組合わせよりなる群から選択された一つのエッチング液を使用することを特徴とする請求項31に記載のエッチング方法。
  33. 前記上端部を減少させる段階は、湿式エッチング工程で行うことを特徴とする請求項30に記載のエッチング方法。
  34. 前記湿式エッチング工程は、ポリシリコンエッチング液を使用することを特徴とする請求項33に記載のエッチング方法。
  35. 前記結果物を平坦化する段階後で、前記電極の上端部を減少させる段階前に、エッチング残留物を減少させるために、前記電極を含む前記第1誘電体層及び第2誘電体層を洗浄する段階をさらに含むことを特徴とする請求項30に記載のエッチング方法。
  36. 前記洗浄段階は、HFを使用する工程を含むことを特徴とする請求項35に記載のエッチング方法。
  37. 前記キャパシタ下部電極は、平面形状が円形または楕円形であることを特徴とする請求項11に記載のエッチング方法。
  38. 前記上端部を減少させる段階は、前記第1誘電体層の上面の下方に前記電極の上面を窪ませることを特徴とする請求項30に記載のエッチング方法。
  39. 前記窪まされた上面は、前記誘電体層の上面より少なくとも500Å窪まされていることを特徴とする請求項38に記載のエッチング方法。
  40. 前記電極の上端部を減少させる段階は、前記電極の上面を前記誘電体層の上面と実質的に同じ高さにすることを特徴とする請求項30に記載のエッチング方法。
  41. 前記化学溶液に含まれている如何なる気泡も前記電極に付着されることを防止できる程度に、前記電極の上端部は前記第1誘電体層の上面より若干高いことを特徴とする請求項30に記載のエッチング方法。
JP2004268269A 2003-09-22 2004-09-15 半導体素子を製造するためのエッチング方法 Expired - Fee Related JP4908748B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR2003-065533 2003-09-22
KR1020030065533A KR100546381B1 (ko) 2003-09-22 2003-09-22 습식식각 공정을 포함하는 반도체 소자의 제조방법
US10/763,356 2004-01-23
US10/763,356 US7338610B2 (en) 2003-09-22 2004-01-23 Etching method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2005101604A true JP2005101604A (ja) 2005-04-14
JP4908748B2 JP4908748B2 (ja) 2012-04-04

Family

ID=34425443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004268269A Expired - Fee Related JP4908748B2 (ja) 2003-09-22 2004-09-15 半導体素子を製造するためのエッチング方法

Country Status (3)

Country Link
US (1) US20080102595A1 (ja)
JP (1) JP4908748B2 (ja)
DE (1) DE102004045492B4 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004021401B4 (de) 2004-04-30 2011-02-03 Qimonda Ag Herstellungsverfahren für ein Stapelkondensatorfeld
DE102005042524A1 (de) * 2005-09-07 2007-03-08 Infineon Technologies Ag Verfahren zur Herstellung von Stapelkondensatoren für dynamische Speicherzellen
CN104681493B (zh) * 2013-11-27 2018-08-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274278A (ja) * 1995-01-31 1996-10-18 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2000114486A (ja) * 1998-10-08 2000-04-21 Nec Corp 半導体記憶装置
JP2001244435A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2001291844A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2002151600A (ja) * 2000-10-27 2002-05-24 Samsung Electronics Co Ltd 半導体装置のシリンダ型ストレージノード形成方法
JP2002313954A (ja) * 2001-02-09 2002-10-25 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2005064505A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 半導体キャパシタ構造及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162248A (en) * 1992-03-13 1992-11-10 Micron Technology, Inc. Optimized container stacked capacitor DRAM cell utilizing sacrificial oxide deposition and chemical mechanical polishing
JP2953220B2 (ja) * 1992-10-30 1999-09-27 日本電気株式会社 半導体装置の製造方法
KR960015122B1 (ko) * 1993-04-08 1996-10-28 삼성전자 주식회사 고집적 반도체 메모리장치의 제조방법
US5668038A (en) * 1996-10-09 1997-09-16 Taiwan Semiconductor Manufacturing Company, Ltd. One step smooth cylinder surface formation process in stacked cylindrical DRAM products
US6162681A (en) * 1998-01-26 2000-12-19 Texas Instruments - Acer Incorporated DRAM cell with a fork-shaped capacitor
US5895250A (en) * 1998-06-11 1999-04-20 Vanguard International Semiconductor Corporation Method of forming semicrown-shaped stacked capacitors for dynamic random access memory
KR100299513B1 (ko) * 1999-06-21 2001-11-01 박종섭 반도체 메모리 소자의 제조방법
JP2002026289A (ja) * 2000-07-03 2002-01-25 Mitsubishi Electric Corp 半導体装置の製造方法
KR20020043815A (ko) * 2000-12-04 2002-06-12 윤종용 반구형 그레인 커패시터의 제조방법
KR20020044893A (ko) * 2000-12-07 2002-06-19 박종섭 캐패시터의 제조 방법
KR100393222B1 (ko) * 2001-04-26 2003-07-31 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 및 그제조 방법
US6531358B1 (en) * 2001-05-09 2003-03-11 Taiwan Semiconductor Manufacturing Company Method of fabricating capacitor-under-bit line (CUB) DRAM
US6653199B2 (en) * 2001-10-09 2003-11-25 Micron Technology, Inc. Method of forming inside rough and outside smooth HSG electrodes and capacitor structure
KR100438780B1 (ko) * 2001-12-01 2004-07-05 삼성전자주식회사 반도체 소자의 커패시터 제조방법
GB2386471B (en) * 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
US6790725B2 (en) * 2002-05-17 2004-09-14 Micron Technology, Inc. Double-sided capacitor structure for a semiconductor device and a method for forming the structure
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08274278A (ja) * 1995-01-31 1996-10-18 Fujitsu Ltd 半導体記憶装置及びその製造方法
JP2000114486A (ja) * 1998-10-08 2000-04-21 Nec Corp 半導体記憶装置
JP2001244435A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体装置及びその製造方法
JP2001291844A (ja) * 2000-04-06 2001-10-19 Fujitsu Ltd 半導体装置及びその製造方法
JP2002151600A (ja) * 2000-10-27 2002-05-24 Samsung Electronics Co Ltd 半導体装置のシリンダ型ストレージノード形成方法
JP2002313954A (ja) * 2001-02-09 2002-10-25 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法
JP2005064505A (ja) * 2003-08-13 2005-03-10 Samsung Electronics Co Ltd 半導体キャパシタ構造及びその製造方法

Also Published As

Publication number Publication date
US20080102595A1 (en) 2008-05-01
JP4908748B2 (ja) 2012-04-04
DE102004045492A1 (de) 2005-05-04
DE102004045492B4 (de) 2010-11-18

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7741222B2 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
US20080186648A1 (en) Methods of fabricating integrated circuit devices including capacitors having high-aspect ratio support patterns and related devices
KR100666387B1 (ko) 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
KR19990076230A (ko) 디램 셀 캐패시터의 제조 방법
JP2004040118A (ja) ダマシンビットライン工程を利用した半導体メモリー装置及びその製造方法
JP4908748B2 (ja) 半導体素子を製造するためのエッチング方法
JP2005354057A (ja) キャパシタの金属下部電極形成方法及びこのための選択的な金属膜エッチング方法
KR100443917B1 (ko) 다마신 게이트 및 에피택셜공정을 이용한 반도체메모리장치 및 그의 제조방법
US7338610B2 (en) Etching method for manufacturing semiconductor device
JP2007173470A (ja) 半導体記憶装置の製造方法
US6838341B2 (en) Method for fabricating semiconductor device with self-aligned storage node
US20050026452A1 (en) Etching method for manufacturing semiconductor device
KR100537204B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2005064505A (ja) 半導体キャパシタ構造及びその製造方法
JP2004128496A (ja) キャパシタを含む半導体素子の製造方法
KR100505101B1 (ko) 반도체 장치의 콘택 형성 방법
KR20010059173A (ko) 반도체소자의 캐패시터 형성방법
JPH11330400A (ja) ダイナミックramセルキャパシタの製造方法
KR100557956B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100721546B1 (ko) 캐패시터 및 그의 제조 방법
KR100844939B1 (ko) 미세 선폭의 게이트 라인을 구비한 반도체 소자의 제조방법
JPH0823078A (ja) プログラマブル素子の製造方法
KR20050013818A (ko) 반도체 소자의 실린더형 커패시터 제조 방법
JP2004241508A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150120

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4908748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees