JP2002151600A - 半導体装置のシリンダ型ストレージノード形成方法 - Google Patents

半導体装置のシリンダ型ストレージノード形成方法

Info

Publication number
JP2002151600A
JP2002151600A JP2001329912A JP2001329912A JP2002151600A JP 2002151600 A JP2002151600 A JP 2002151600A JP 2001329912 A JP2001329912 A JP 2001329912A JP 2001329912 A JP2001329912 A JP 2001329912A JP 2002151600 A JP2002151600 A JP 2002151600A
Authority
JP
Japan
Prior art keywords
filling material
hole
storage node
holes
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001329912A
Other languages
English (en)
Inventor
Sung-Gil Choi
成 吉 崔
Jong-Hyun Choi
鐘 賢 崔
Sang Sup Jeong
尚 錫 鄭
Dae Hyuk Chung
大 ▲かく▼ 鄭
Won Jun Lee
原 俊 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2002151600A publication Critical patent/JP2002151600A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Abstract

(57)【要約】 【課題】 ストレージノード２６の分離時にエッチバッ
ク工程によって発生するセル領域の中央部と周辺部の導
電膜が損失差異を最小化させることによって、キャパシ
タ容量を均一に維持でき、素子の信頼性を向上させるこ
とができる半導体装置のストレージノード形成方法を提
供する。 【解決手段】 半導体装置のシリンダ型ストレージノー
ド形成方法は、ストレージノード２６分離のためのエッ
チバック工程によって生成するセル領域の中心及びエッ
ジ間のシリンダ型ストレージノード２６の損失差異を最
小化して、半導体ウェーハの全体領域上で一定な電気的
キャパシタンスを維持する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置のシリン
ダ型ストレージノード形成方法に係り、特にストレージ
ノードの分離時にエッチバック工程によって発生するセ
ル領域の中央部と周辺部の導電膜が損失差異を最小化さ
せることによって、キャパシタの容量を均一に維持する
ことができ、素子の信頼性を向上させることができる半
導体装置のストレージノード形成方法に関する。
【０００２】
【従来の技術】ＤＲＡＭのような半導体メモリ装置では
情報を貯蔵するためのセルキャパシタを含む。半導体メ
モリ装置の集積度が増加することによってセル当たり単
位面積が縮まるようになり、これに限定された空間に有
効なキャパシタンスを確保するための多様なアプローチ
が研究開発されている。
【０００３】一般に、普遍化されたキャパシタ構造とし
てはシリンダ型スタック構造が紹介されている。
【０００４】図１を参照すると、シリンダ型ストレージ
ノードは、層間絶縁膜１０に埋没コンタクトＢＣのため
のポリプラグ１２を形成して、エッチングストッパー１
４として窒化膜を塗布する。続いて、窒化膜１４上にモ
ールディング酸化膜１６をシリンダの高さほどに蒸着し
た次に、フォトエッチング工程を通してモールディング
酸化膜にホール１８を形成する。ホール１８底に露出し
た窒化膜１４をエッチバック工程で除去して、ポリプラ
グ１２を露出させる。続いて、ストレージ導電層２０を
均一な厚さに塗布する。
【０００５】図２を参照すると、ストレージ導電層２０
上にホール１８内部が十分に充填されるように充填物質
２２を蒸着させる。充填物質２２は、ストレージノード
を分離するためのエッチバック工程時に、ストレージノ
ードのホール底部分がエッチングされることを防止する
ための材料である。蒸着された充填物質は、ホールが形
成されたセル領域の中央に比べてホールがないセル周辺
部の高さが約２、５００ないし３、０００Å程度高い段
差を有するようになる。図３を参照すると、セル周辺部
のストレージ導電層が完全に除去される点をエッチング
終末点として管理して図示された点線まで、エッチバッ
ク工程で充填物質２２とストレージ導電層２０を除去し
て各ホール単位にストレージノードを分離させる。この
時、セル中央部がセル周辺部に比べて約３、０００Å程
度さらに深くエッチングされて、結局シリンダの高さが
それだけ低くなるので、十分なキャパシタンスを確保す
るのが困難な場合が発生する。
【０００６】図４を参照すると、酸化膜とポリシリコン
のエッチング選択比を利用して充填物質とモールディン
グ酸化膜を除去すれば、シリンダ型ストレージノード２
６を得るようになる。
【０００７】このようなストレージノード分離方法の一
つでは、ホール内の残存充填物質を除去するためにＨＦ
系の洗浄溶液を用いて、リフトオフ方式で充填物質であ
る酸化膜を除去できるが、この時、ウェーハのエッジ部
位では、エッチングストッパー１４の下部層である層間
絶縁膜も一緒にエッチングされ、後続工程でブリッジ
(ＢＲＩＤＧＥ)及び欠陥ソースとして働くようになり、
ツインビット(ＴＷＩＮ−ＢＩＴ)失敗等の原因を誘発し
て素子の信頼性を低下させる問題点が指摘されている。
【０００８】他の一つは、流動性酸化膜(ＦＬＯＷＡＢ
ＬＥ ＯＸＩＤＥ)をホールの充填物質として用いて、
ＣＭＰ工程でストレージノードを分離する方法がある。
しかし、この方法ではＣＭＰ工程を用いるためにウェー
ハ表面形態論(Ｍｏｒｐhｏｌｏｇｙ)が変わり、マイク
ロスクラッチ発生等でチップまたはセル間ストレージノ
ードの高さ変化が不均一化し、キャパシタ容量が相異な
るように現れ、素子の信頼性を落とすという問題が指摘
されている。
【０００９】
【発明が解決しようとする課題】本発明の目的は、この
ような従来技術の問題点を解決するために、ストレージ
ノードの分離時にエッチバック工程によって発生するセ
ル領域の中央部と周辺部の導電膜が損失差異を最小化さ
せることによって、キャパシタの容量を均一に維持する
ことができ、素子の信頼性を向上させることができる半
導体装置のストレージノード形成方法を提供することに
ある。
【００１０】
【課題を解決するための手段】前記した本発明の目的を
達成するために、本発明の第１方法は、セル領域上のモ
ールディング絶縁膜に複数のホールを形成する段階と、
前記複数のホール底のエッチストップ層をエッチングし
てプラグを露出させる段階と、前記複数のホールが形成
されたモールディング絶縁膜に均一な厚さの導電膜を塗
布する段階と、前記導電膜が塗布された複数のホール内
に充填物質を充填する段階と、前記モールディング絶縁
膜上部と複数のホール周辺部の導電膜が露出して、各ホ
ール内に一定高さに充填物質が残るように、前記充填物
質の上部をエッチバック工程で除去する段階と、各ホー
ル内に導電膜が相互に分離されるように前記各ホール周
辺部に露出した導電膜をエッチバック工程で除去する段
階と、各ホール内に残された充填物質を完全に除去する
段階と、前記残されたモールディング絶縁膜を除去して
シリンダ型ストレージノードを形成する段階とを備える
ことを特徴とする。
【００１１】本発明の第２方法は、セル領域上のモール
ディング絶縁膜に複数のホールを形成する段階と、前記
複数のホール底のエッチストップ層をエッチングしてプ
ラグを露出させる段階と、前記複数のホールが形成され
たモールディング絶縁膜に均一な厚さの導電膜を塗布す
る段階と、前記導電膜が塗布された複数のホール内に充
填物質を充填する段階と、前記モールディング絶縁膜上
部と複数のホール周辺部の導電膜が露出して、各ホール
内に一定高さに充填物質が残るように、前記充填物質の
上部を湿式エッチングで除去する段階と、各ホール内に
導電膜が相互に分離されるように前記各ホール周辺部に
露出した導電膜をエッチバック工程で除去する段階と、
各ホール内に残された充填物質を完全に除去する段階
と、前記残されたモールディング絶縁膜を除去してシリ
ンダ型ストレージノードを形成する段階とを備えること
を特徴とする。
【００１２】
【発明の実施の形態】以下、添付した図面を参照して、
本発明の一実施例を通して本発明をさらに詳細に説明す
る。
【００１３】図５ないし図９は、本発明によるストレー
ジノード形成工程を連続的に示した半導体装置の断面図
である。
【００１４】図５を参照すると、半導体基板にアクティ
ブ領域、ゲート、ビットラインなどを形成した後に層間
絶縁膜を覆った状態で、層間絶縁膜１０に埋没コンタク
トＢＣのためのポリプラグ１２を形成し、エッチングス
トッパー１４として窒化膜を塗布する。
【００１５】続いて、窒化膜１４上にモールディング酸
化膜１６を所望するシリンダ高さほど蒸着した次に、フ
ォトエッチング工程を通してモールディング酸化膜にホ
ール１８を形成する。ホール１８底に露出した窒化膜１
４をエッチバック工程で除去し、ポリプラグ１２を露出
させる。続いて、ストレージ導電層２０を均一な厚さに
塗布する。
【００１６】図６を参照すると、ストレージ導電層２０
上にホール１８内部が十分に充填されるように、充填物
質２２、例えばフォトレジスト、ＣＶＤ酸化膜(高温Ｕ
ＳＧ(high temperature undoped silicate glass)、Ｂ
ＰＳＧ(boron-phosphorous-silicate glass)、ＳＯＧ(s
ilicate on glass))または流動性酸化膜(FOx)などのギ
ャップフィル(ｇａｐ ｆｉｌｌ)能力が優秀な酸化膜を
蒸着させる。充填物質２２は、ストレージノードを分離
するためのエッチバック工程時に、ストレージノードの
ホール底部分がエッチングされることを防止するための
材料である。蒸着された充填物質は、ホールが形成され
たセル領域の中央に比べてホールがないセル周辺部の高
さが約２、５００ないし３、０００Å程度高い段差を有
するようになる。
【００１７】図７を参照すると、充填物質としてフォト
レジストを用いた場合には、セル領域の中央よりセル周
辺部のエッチング速度が速いように、酸素ガスと窒素ガ
スとの混合ガスを用いる。セル領域周辺部のフォトレジ
ストが全部除去される時点をエッチング終末点(ＥＮＤ
ＰＯＩＮＴ)と定め、フォトレジストをエッチバック
工程で除去して、ホール１８内にのみ充填物質が残るよ
うにする。
【００１８】一方、充填物質として酸化膜を用いた場合
には、ポリシリコンとエッチング選択比が大きなエッチ
ング剤としてはＣＨＦ3／ＣＯ／ＡｒまたはＣ5Ｆ8／Ｏ2
／Ａｒを用い、Ｃ−Ｃ、ＣＦｘ基を利用してホール内に
のみ充填物質が残るようにエッチバック工程で除去す
る。したがって、モールディング酸化膜上部のポリシリ
コンが露出すようになる。
【００１９】一方、充填物質として酸化膜を用いた場合
に、ＨＦ系列の洗浄溶液、例えばＬＡＬ２００(商品
名、日本ＳＴＥＬＬＡＲ社)洗浄溶液を用い、湿式エッ
チング方法でホール内部の酸化膜を除いたモールディン
グ酸化膜上部の酸化膜を除去する。前記湿式エッチング
工程は、前記複数個のホール１８周辺領域の前記モール
ディング絶縁膜１６と導電層２０を露出させる。
【００２０】この時、オーバエッチング量を５０％以
内、特に望ましくは１０％程度に管理することが良い。
その理由は、図示したように、ホール内に充填された物
質内にボイド２４が形成された場合には、湿式エッチン
グ工程時過度エッチングされる際にホール底のポリシリ
コンが露出する場合が発生する。このような場合には、
後続ポリシリコンエッチバック工程時に、底の露出した
ポリシリコンがエッチングされるようになって不良が発
生する虞がある。
【００２１】図８を参照すると、主ガスであるＳＦ6ガ
スと添加ガスであるＣｌ2またはＯ2ガスを利用し、露出
したポリシリコンを等方性エッチングして1ホールのポ
リシリコン、すなわちストレージ導電層２０を他のホー
ルのストレージ導電層２０と分離させる。
【００２２】図９を参照すると、ホール内に残っている
充填物質を除灰（Ａｓｈｉｎｇ）または湿式エッチング
工程を利用して除去し、モールディング酸化膜１６を除
去することによって、シリンダ型ストレージノード２６
を得る。
【００２３】本発明によるストレージノードは、その高
さ損失が約１、０００Å以内なので、上述した既存の方
法に比べて十分なセルキャパシタンスを確保することが
できる。
【００２４】前記では本発明の望ましい実施例を参照し
て説明したが、該技術分野の熟練された当業者は特許請
求の範囲に記載された本発明の思想及び領域から外れな
い範囲内で本発明を多様に修正及び変更させることがで
きることを理解できることである。
【００２５】
【発明の効果】以上、説明したように本発明では、スト
レージノードの分離時にエッチバック工程によって発生
するセル領域の中央部と周辺部の導電膜の損失差異を最
小化させることによって、キャパシタ容量を均一に維持
することができ、素子の信頼性を向上させることができ
る。
【図面の簡単な説明】
【図１】一般的なストレージノードを形成する従来工程
を連続的に示した半導体装置の一例の断面図である。
【図２】一般的なストレージノードを形成する従来工程
を連続的に示した半導体装置の一例の断面図である。
【図３】一般的なストレージノードを形成する従来工程
を連続的に示した半導体装置の一例の断面図である。
【図４】一般的なストレージノードを形成する従来工程
を連続的に示した半導体装置の一例の断面図である。
【図５】本発明によるストレージノード形成工程を連続
的に示した半導体装置の一例の断面図である。
【図６】本発明によるストレージノード形成工程を連続
的に示した半導体装置の一例の断面図である。
【図７】本発明によるストレージノード形成工程を連続
的に示した半導体装置の一例の断面図である。
【図８】本発明によるストレージノード形成工程を連続
的に示した半導体装置の一例の断面図である。
【図９】本発明によるストレージノード形成工程を連続
的に示した半導体装置の一例の断面図である。
【符号の説明】
１０：層間絶縁膜 １２：プラグ １４：エッチングストッパー １６：モールディング酸化膜 １８：ホール ２０：ストレージ導電層 ２２：充填物質 ２４：ボイド ２６：ストレージノード
───────────────────────────────────────────────────── フロントページの続き (72)発明者 鄭 尚 錫 大韓民国京畿道水原市八達區遠川洞35番地 主公アパート102棟206号 (72)発明者 鄭 大 ▲かく▼ 大韓民国京畿道城南市盆唐區九美洞喜鵲村 411−1101番地 (72)発明者 李 原 俊 大韓民国ソウル特別市銅雀區新大方洞395 −67番地 ロッテ冠岳タワーアパート19棟 ３号 Ｆターム(参考） 5F004 AA01 DA00 DA04 DA16 DA18 DA23 DA25 DA26 DB03 DB06 DB26 EA10 EA27 5F083 AD24 MA06 PR03 PR39

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 セル領域上のモールディング絶縁膜に複
    数のホールを形成する段階と;前記複数のホール底のエ
    ッチストップ層をエッチングしてプラグを露出させる段
    階と;前記複数のホールが形成されたモールディング絶
    縁膜に均一な厚さの導電膜を塗布する段階と;前記導電
    膜が塗布された複数のホール内に充填物質を充填する段
    階と;前記モールディング絶縁膜上部と複数のホール周
    辺部の導電膜が露出して、各ホール内に一定高さに充填
    物質が残るように、前記充填物質の上部をエッチバック
    工程で除去する段階と;各ホール内に導電膜が相互に分
    離されるように前記各ホール周辺部に露出した導電膜を
    エッチバック工程で除去する段階と;各ホール内に残さ
    れた充填物質を完全に除去する段階と;前記残されたモ
    ールディング絶縁膜を除去してシリンダ型ストレージノ
    ードを形成する段階とを備えることを特徴とする半導体
    装置のシリンダ型ストレージノード形成方法。
  2. 【請求項２】 前記充填物質は、フォトレジストである
    ことを特徴とする請求項１に記載の半導体装置のシリン
    ダ型ストレージノード形成方法。
  3. 【請求項３】 前記フォトレジストのエッチバック工程
    で、エッチング剤としては酸素ガスと窒素ガスの混合ガ
    スを用いることを特徴とする請求項２に記載の半導体装
    置のシリンダ型ストレージノード形成方法。
  4. 【請求項４】 前記充填物質は、酸化膜であることを特
    徴とする請求項１に記載の半導体装置のシリンダ型スト
    レージノード形成方法。
  5. 【請求項５】 前記酸化膜のエッチバック工程で、エッ
    チング剤としてはＣＨＦ3／ＣＯ／ＡｒまたはＣ5Ｆ8／
    Ｏ2／Ａｒを用いて選択的にエッチングすることを特徴
    とする請求項４に記載の半導体装置のシリンダ型ストレ
    ージノード形成方法。
  6. 【請求項６】 前記導電物質のエッチバック工程で、エ
    ッチング剤としては主ガスであるＳＦ6ガスと添加ガス
    であるＣｌ2またはＯ2ガスを利用して等方性エッチング
    することを特徴とする請求項１に記載の半導体装置のシ
    リンダ型ストレージノード形成方法。
  7. 【請求項７】 前記ホール内に残存された充填物質の除
    去時に、除灰または湿式エッチングを利用して除去する
    ことを特徴とする請求項１に記載の半導体装置のシリン
    ダ型ストレージノード形成方法。
  8. 【請求項８】 セル領域上のモールディング絶縁膜に複
    数のホールを形成する段階と;前記複数のホール底のエ
    ッチストップ層をエッチングしてプラグを露出させる段
    階と;前記複数のホールが形成されたモールディング絶
    縁膜に均一な厚さの導電膜を塗布する段階と;前記導電
    膜が塗布された複数のホール内に充填物質を充填する段
    階と;前記モールディング絶縁膜上部と複数のホール周
    辺部の導電膜が露出して、各ホール内に一定高さに充填
    物質が残るように、前記充填物質の上部を湿式エッチン
    グで除去する段階と;各ホール内に導電膜が相互に分離
    されるように前記各ホール周辺部に露出した導電膜をエ
    ッチバック工程で除去する段階と;各ホール内に残され
    た充填物質を完全に除去する段階と;前記残されたモー
    ルディング絶縁膜を除去してシリンダ型ストレージノー
    ドを形成する段階とを備えることを特徴とする半導体装
    置のシリンダ型ストレージノード形成方法。
  9. 【請求項９】 前記充填物質は、高温ＵＳＧ、ＢＰＳ
    Ｇ、ＳＯＧ、ＦＯｘなどのギャップフィル(ｇａｐ ｆ
    ｉｌｌ)能力が優秀な酸化膜であることを特徴とする請
    求項８に記載の半導体装置のシリンダ型ストレージノー
    ド形成方法。
  10. 【請求項１０】 前記酸化膜の湿式エッチング時に、エ
    ッチング剤はＨＦ系列の洗浄溶液を用いることを特徴と
    する請求項９に記載の半導体装置のシリンダ型ストレー
    ジノード形成方法。
  11. 【請求項１１】 前記酸化膜の湿式エッチング時に、オ
    ーバエッチング量を５０％以内にすることを特徴とする
    請求項１０に記載の半導体装置のシリンダ型ストレージ
    ノード形成方法。
JP2001329912A 2000-10-27 2001-10-26 半導体装置のシリンダ型ストレージノード形成方法 Pending JP2002151600A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0063415A KR100368935B1 (ko) 2000-10-27 2000-10-27 반도체 장치의 실린더형 스토리지 노드 형성방법
KR2000-063415 2000-10-27

Publications (1)

Publication Number Publication Date
JP2002151600A true JP2002151600A (ja) 2002-05-24

Family

ID=19695737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001329912A Pending JP2002151600A (ja) 2000-10-27 2001-10-26 半導体装置のシリンダ型ストレージノード形成方法

Country Status (3)

Country Link
US (1) US6451663B1 (ja)
JP (1) JP2002151600A (ja)
KR (1) KR100368935B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101604A (ja) * 2003-09-22 2005-04-14 Samsung Electronics Co Ltd 半導体素子を製造するためのエッチング方法
JP2009278098A (ja) * 2008-05-13 2009-11-26 Hynix Semiconductor Inc フラッシュメモリ素子及びその製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112121B2 (en) 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
KR100475273B1 (ko) * 2002-07-09 2005-03-10 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR100479606B1 (ko) * 2002-07-19 2005-03-30 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100464859B1 (ko) * 2003-02-26 2005-01-06 삼성전자주식회사 스핀온글래스 조성물을 이용한 캐패시터 형성 방법
US7153777B2 (en) 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
KR100599091B1 (ko) * 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법
KR100593745B1 (ko) * 2004-12-17 2006-06-28 삼성전자주식회사 캐패시터의 스토리지 노드 형성방법
US20070056930A1 (en) * 2005-09-14 2007-03-15 International Business Machines Corporation Polysilicon etching methods
CN104465495B (zh) * 2013-09-24 2017-11-03 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
US5150276A (en) * 1992-01-24 1992-09-22 Micron Technology, Inc. Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings
KR960005251B1 (ko) * 1992-10-29 1996-04-23 삼성전자주식회사 반도체 메모리장치의 제조방법
KR960012257B1 (ko) * 1993-02-12 1996-09-18 엘지반도체 주식회사 반도체 장치의 캐패시터 노드 제조방법
KR960006030A (ko) * 1994-07-18 1996-02-23 김주용 반도체소자의 캐패시터 제조방법
KR0180779B1 (ko) * 1995-02-27 1999-03-20 김주용 반도체소자의 캐패시터 제조방법
JP2682509B2 (ja) * 1995-04-28 1997-11-26 日本電気株式会社 半導体装置の製造方法
KR970003922A (ko) * 1995-06-30 1997-01-29 김주용 캐패시터의 전하저장전극 형성방법
JPH1050951A (ja) * 1996-07-30 1998-02-20 Nec Corp 半導体装置およびその製造方法
JP2930110B2 (ja) * 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
KR100218338B1 (ko) * 1996-12-05 1999-09-01 구본준 실린더형 캐패시터 제조방법
JPH10289981A (ja) * 1997-04-11 1998-10-27 Sony Corp 半導体記憶装置の製造方法
JPH10313102A (ja) * 1997-05-12 1998-11-24 Nec Corp 半導体装置及びその製造方法
KR19990061112A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 캐패시터 형성방법
JPH11238852A (ja) * 1998-02-24 1999-08-31 Oki Electric Ind Co Ltd 半導体装置のキャパシタ及びその製造方法
JP2000216356A (ja) * 1999-01-21 2000-08-04 Nec Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101604A (ja) * 2003-09-22 2005-04-14 Samsung Electronics Co Ltd 半導体素子を製造するためのエッチング方法
JP2009278098A (ja) * 2008-05-13 2009-11-26 Hynix Semiconductor Inc フラッシュメモリ素子及びその製造方法

Also Published As

Publication number Publication date
KR100368935B1 (ko) 2003-01-24
KR20020032773A (ko) 2002-05-04
US6451663B1 (en) 2002-09-17
US20020052089A1 (en) 2002-05-02

Similar Documents

Publication Publication Date Title
KR940006682B1 (ko) 반도체 메모리장치의 제조방법
KR100360414B1 (ko) 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법
US20050263814A1 (en) Bottom electrode of capacitor of semiconductor device and method of forming the same
KR20040023297A (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
JP2002151600A (ja) 半導体装置のシリンダ型ストレージノード形成方法
KR20040078828A (ko) 반도체소자의 캐패시터 형성방법
JP3902507B2 (ja) 半導体素子のリペアヒューズ開口方法
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
JP2006148052A (ja) 半導体素子の格納電極形成方法
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
TWI833380B (zh) 形成半導體結構之方法
JPH08125142A (ja) 半導体装置の製造方法
US20070238280A1 (en) Semiconductor device having contact plug and method for fabricating the same
KR20010059173A (ko) 반도체소자의 캐패시터 형성방법
KR100342828B1 (ko) 반도체 소자의 전하저장 전극 형성 방법
KR100866127B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100841051B1 (ko) 케미컬어택을 방지한 반도체 소자 및 그의 제조 방법
KR100878495B1 (ko) 반도체 소자의 캐패시터 제조방법
KR930010082B1 (ko) 고집적 소자용 콘택제조방법
KR20020042192A (ko) 커패시터 제조 방법
KR20040059964A (ko) 반도체소자의 커패시터 스토리지노드 콘택 형성방법
KR20030048209A (ko) 반도체 소자의 캐패시터 하부 전극 형성 방법
KR20050023931A (ko) 반도체 소자의 스토리지 노드 콘택 형성방법
KR20020056265A (ko) 반도체 소자의 커패시터 제조방법
KR20020051291A (ko) 캐패시터의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060815