KR20050023931A - 반도체 소자의 스토리지 노드 콘택 형성방법 - Google Patents

Abstract

본 발명은 스토리지 노드 콘택 면적을 증가시키는 반도체 소자의 스토리지 노드 콘택 형성방법을 개시한다. 개시된 본 발명의 방법은, 도전플러그가 구비된 반도체 기판 상에 BPSG막을 형성하는 단계; 상기 BPSG막 상에 텅스텐막과 실리콘 질화막의 이중구조로 이루어지고, 절연 스페이서로 덮인 비트라인을 형성하는 단계; 상기 결과물 상에 HDP 산화막 및 스토리지 노드 콘택 형성 영역을 노출시키는 감광막 패턴을 차례로 형성하는 단계; 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 HDP 산화막을 소정두께로 건식 식각하는 단계; 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 잔류된 HDP 산화막을 상기 BPSG막이 노출되기 전까지 습식 세정하는 단계; 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 습식 세정 후 잔류된 HDP 산화막 및 BPSG막을 식각하여 스토리지 노드 콘택을 형성하는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함한다.

Description

반도체 소자의 스토리지 노드 콘택 형성방법 {METHOD FOR FORMING STORAGE NODE CONTACT OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 보다 상세하게는, 비트라인(Bit Line) 하부층의 손상 없이 스토리지 노드 콘택 면적을 증가시켜 콘택 저항을 개선시키고, 소자의 신뢰성을 향상시키시 위한 반도체 소자의 스토리지 노드 콘택 형성방법에 관한 것이다.

반도체 메모리 소자의 수요가 급증함에 따라 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 상기 캐패시터는 스토리지 노드와 플레이트 노드로 불리우는 캐패시터 하부 및 상부 전극들 사이에 유전체막이 개재된 구조로서, 그 용량은 유전체막의 유전율과 전극 표면적의 곱에 비례하고, 전극들간의 간격에 반비례한다.

한편, 이와 같은 구조의 캐패시터를 형성함에 있어서, 반도체 소자의 고집적화로 인해 패턴 형성 면적이 감소되고, 반면, 단차가 증가됨에 따라 스토리지 노드와 기판간의 콘택에 어려움이 야기되었으며, 이에, 고단차에 기인하는 공정 상의 어려움을 해결하기 위해, 즉, 스토리지 노드와 기판간의 콘택 마진을 확보하기 위해 상기 스토리지 노드의 형성 전에 스토리지 노드 콘택(Storage Node Contact)을 형성하는 기술이 보편화 되었음은 주지의 사실이다.

종래의 반도체 소자의 스토리지 노드 콘택 형성방법에 대하여 도 1a 내지 도 1b를 참조하여 간략하게 설명하면 다음과 같다.

종래의 반도체 소자의 스토리지 노드 콘택 형성방법은, 도 1a에 도시된 바와 같이, 먼저, 소정의 하부구조를 갖는 반도체 기판(1) 상에 제1층간절연막(2)을 형성하고 나서, 상기 제1층간절연막(2)을 선택적으로 식각하여 도전플러그 형성 영역(미도시)을 노출시킨다. 여기서, 상기 제1층간절연막(2)으로서 BPSG(Borophosphor Silicate Glass)막을 이용한다. 이어, 상기 결과의 제1층간절연막(2) 전면에 다결정 실리콘막 등의 도전막(미도시)을 형성하고 나서, 상기 도전막을 식각하여 상기 도전플러그 형성 영역을 매립시키는 도전플러그(3)를 형성한다.

그런 다음, 상기 결과물 상에 BPSG막으로 이루어진 제2층간절연막(4)을 형성하고, 상기 제2층간절연막(4) 상에 비트라인(8)을 형성한다. 이 때, 상기 비트라인(8)은 텅스텐막(5)과 하드마스크막인 실리콘 질화막(6)이 차례로 적층된 이중구조로 이루어지며, 상기 구조 전면이 절연 스페이서(7)로 덮여 있다.

그리고, 상기 결과물 상에 HDP(High Density Plasma) 산화막으로 이루어진 제3층간절연막(9) 및 스토리지 노드 콘택 형성 영역(미도시)을 노출시키는 감광막 패턴(10)을 차례로 형성한 다음, 상기 감광막 패턴(10)을 식각 장벽으로 이용하여 상기 제3층간절연막(9) 및 제2층간절연막(4)을 건식 식각하여 스토리지 노드 콘택(11)을 형성한다.

다음으로, 도 1b에 도시된 바와 같이, 상기 스토리지 노드 콘택(11)을 형성한 후, 상기 감광막 패턴을 식각 장벽으로 이용하고, BOE(Buffered Oxide Etchant), 또는, HF와 같은 플루오린(Fluorine) 계열의 습식 케미칼(Wet Chemical)을 이용한 습식 세정(Wet Cleaning)을 실시하여 상기 제3층간절연막(9) 및 제2층간절연막(4)을 식각하여 상기 스토리지 노드 콘택(11)의 면적을 증가 시키고 나서, 상기 감광막 패턴을 제거한다.

그러나, 종래의 기술에서는 스토리지 노드 콘택의 습식 케미칼을 이용한 습식 세정 시 제2층간절연막으로 이용하는 BPSG막의 빠른 식각 속도에 의해 상기 제2층간절연막이 심하게 손실되어 이 후, 스토리지 노드 콘택 플러그 형성 시 보이드(Void)가 유발된다.

또한, 상기 습식 세정을 과도하게 실시하면 이 후, 스토리지 노드 콘택 플러그 형성을 위한 도전막의 증착 시 도전 물질이 비트라인 하부로 침투하여 스토리지 노드 콘택 플러그 간의 브릿지(Bridge)를 유발시키는 문제점이 발생된다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 스토리지 노드 콘택 면적을 증가시키기 위한 습식 세정 시 비트라인 하부의 BPSG막이 습식 케미칼에 노출되지 않도록 함으로써, 습식 케미칼로부터 상기 BPSG막의 손실됨을 방지할 수 있는 반도체 소자의 스토리지 노드 콘택 형성방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 스토리지 노드 콘택 형성방법은, 도전플러그가 구비된 반도체 기판 상에 BPSG막을 형성하는 단계; 상기 BPSG막 상에 텅스텐막과 실리콘 질화막의 이중구조로 이루어지고, 절연 스페이서로 덮인 비트라인을 형성하는 단계; 상기 결과물 상에 HDP 산화막 및 스토리지 노드 콘택 형성 영역을 노출시키는 감광막 패턴을 차례로 형성하는 단계; 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 HDP 산화막을 소정두께로 건식 식각하는 단계; 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 잔류된 HDP 산화막을 상기 BPSG막이 노출되기 전까지 습식 세정하는 단계; 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 습식 세정 후 잔류된 HDP 산화막 및 BPSG막을 식각하여 스토리지 노드 콘택을 형성하는 단계; 및 상기 감광막 패턴을 제거하는 단계를 포함한다.

여기서, 상기 습식 세정 시 플루오린 계열의 습식 케미칼을 이용하며, 상기 플루오린 계열의 습식 케미칼은 BOE 및 HF 중 어느하나를 이용한다.

본 발명에 따르면, 스토리지 노드 콘택 식각 공정에 있어서 상기 BPSG막이 습식 케미칼에 노출되지 않으므로, 습식 케미칼로부터 상기 BPSG막의 손실됨을 방지함과 동시에, 스토리지 노드 콘택 면적을 증가시킬 수 있다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택 형성방법을 설명하기 위한 각 공정별 단면도이다.

본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택 형성방법은, 도 2a에 도시된 바와 같이, 먼저, 소정의 하부구조를 갖는 반도체 기판(20) 상에 제1층간절연막(21)을 형성하고 나서, 상기 제1층간절연막(21)을 선택적으로 식각하여 도전플러그 형성 영역(미도시)을 노출시킨다. 여기서, 상기 제1층간절연막(21)으로서 BPSG막을 이용한다. 이어, 상기 결과의 제1층간절연막(21) 전면에 다결정 실리콘막 등의 도전막(미도시)을 형성하고 나서, 상기 도전막을 식각하여 상기 도전플러그 형성 영역을 매립시키는 도전플러그(22)를 형성한다.

그런 다음, 상기 결과물 상에 BPSG막으로 이루어진 제2층간절연막(23)을 형성하고, 상기 제2층간절연막(23) 상에 비트라인(27)을 형성한다. 이 때, 상기 비트라인(27)은 텅스텐막(24)과 하드마스크막인 실리콘 질화막(25)이 차례로 적층된 이중구조로 이루어지며, 상기 비트라인(27)은 절연 스페이서(26)로 덮여 있다. 그리고, 상기 결과물 상에 HDP 산화막으로 이루어진 제3층간절연막(28) 및 스토리지 노드 콘택 형성 영역(미도시)을 노출시키는 감광막 패턴(29)을 차례로 형성한다.

이어서, 도 2b에 도시된 바와 같이, 상기 감광막 패턴(29)을 식각 장벽으로 이용하여 상기 제3층간절연막(28)을 소정두께로 건식 식각한다.

다음으로, 도 2c에 도시된 바와 같이, 상기 감광막 패턴(29)을 식각 장벽으로 이용하여 상기 잔류된 제3층간절연막(28)을 상기 제2층간절연막(23)이 노출되기 전까지 습식 세정하여 스토리지 노드 콘택(미도시) 면적을 확보한다. 여기서, 상기 습식 세정 시 플루오린 계열의 습식 케미칼을 이용하며, 상기 플루오린 계열의 습식 케미칼은 BOE 및 HF 중 어느하나를 이용한다. 이 때, 상기 제2층간절연막(23)인 BPSG막은 습식 케미칼에 노출되지 않기 때문에 상기 BPSG막의 손실이 발생되지 않는다. 한편, 상기 습식 세정 시 상기 절연 스페이서(26)에 의해 상기 비트라인(27)은 식각되지 않고 보호된다.

그리고, 도 2d에 도시된 바와 같이, 상기 감광막 패턴을 식각 장벽으로 이용하여 상기 습식 세정 후 잔류된 제3층간절연막(28) 및 제2층간절연막(23)을 식각함으로써 스토리지 노드 콘택(30)을 형성한다. 그리고 나서, 상기 감광막 패턴을 제거한다.

상기와 같은 공정을 통해 제조되는 본 발명에 따른 반도체 소자는 스토리지 노드 콘택 식각 시 상기 제3층간절연막을 소정두께로 건식 식각하고, 상기 잔류된 제3층간절연막을 상기 제2층간절연막이 노출되기 전까지 습식 세정한 후, 상기 습식 세정 후 잔류된 상기 제3층간절연막 및 상기 제2층간절연막을 식각한다. 따라서, 습식 세정 시 상기 제2층간절연막인 BPSG막이 습식 케미칼에 노출되지 않으므로, 습식 케미칼로부터 상기 제2층간절연막인 BPSG막의 손실됨을 방지하면서 스토리지 노드 콘택 면적을 증가시킬 수 있다.

이상에서와 같이, BPSG막과 HDP 산화막이 차례로 적층된 절연막을 식각하여 스토리지 노드 콘택을 형성하는 경우, 본 발명은 HDP 산화막을 소정두께로 건식 식각한 다음, 상기 잔류된 HDP 산화막을 상기 BPSG막이 노출되기 전까지 습식 세정하고, 이어, 상기 습식 세정 후 잔류된 HDP 산화막 및 BPSG막을 식각한다. 따라서, 습식 세정 시 상기 BPSG막이 습식 케미칼에 노출되지 않으므로, 습식 케미칼로부터 상기 BPSG막의 손실됨을 방지함과 동시에, 스토리지 노드 콘택 면적을 증가시킬 수 있으며, 이에, 콘택 저항을 개선시킬 수 있다.

또한, 상기 BPSG막의 손실이 없으므로 이 후, 스토리지 노드 콘택 플러그간의 브릿지 및 보이드 발생을 방지하여, 소자의 신뢰성을 향상시킬 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

도 1a 내지 도 1b는 종래의 기술에 따른 반도체 소자의 스토리지 노드 콘택 형성방법을 설명하기 위한 공정 단면도.

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 스토리지 노드 콘택 형성방법을 설명하기 위한 공정 단면도.

-도면의 주요 부분에 대한 부호의 설명-

20 : 반도체 기판 21 : 제1층간절연막

22 : 도전플러그 23 : 제2층간절연막

24 : 텅스텐막 25 : 실리콘 질화막

26 : 절연 스페이서 27 : 비트라인

28 : 제3층간절연막 29 : 감광막 패턴

30 : 스토리지 노드 콘택

Claims (3)

1. 도전플러그가 구비된 반도체 기판 상에 BPSG막을 형성하는 단계;

   상기 BPSG막 상에 텅스텐막과 실리콘 질화막의 이중구조로 이루어지고, 절연 스페이서로 덮인 비트라인을 형성하는 단계;

   상기 결과물 상에 HDP 산화막 및 스토리지 노드 콘택 형성 영역을 노출시키는 감광막 패턴을 차례로 형성하는 단계;

   상기 감광막 패턴을 식각 장벽으로 이용하여 상기 HDP 산화막을 소정두께로 건식 식각하는 단계;

   상기 감광막 패턴을 식각 장벽으로 이용하여 상기 잔류된 HDP 산화막을 상기 BPSG막이 노출되기 전까지 습식 세정하는 단계;

   상기 감광막 패턴을 식각 장벽으로 이용하여 상기 습식 세정 후 잔류된 HDP 산화막 및 BPSG막을 식각하여 스토리지 노드 콘택을 형성하는 단계; 및

   상기 감광막 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
2. 제 1항에 있어서, 상기 습식 세정 시 플루오린 계열의 습식 케미칼을 이용하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.
3. 제 2항에 있어서, 상기 플루오린 계열의 습식 케미칼은 BOE 및 HF 중 어느하나를 이용하는 것을 특징으로 하는 반도체 소자의 스토리지 노드 콘택 형성방법.