KR20060072963A - 캐패시터의 스토리지 노드 전극 형성방법 - Google Patents
캐패시터의 스토리지 노드 전극 형성방법 Download PDFInfo
- Publication number
- KR20060072963A KR20060072963A KR1020040111772A KR20040111772A KR20060072963A KR 20060072963 A KR20060072963 A KR 20060072963A KR 1020040111772 A KR1020040111772 A KR 1020040111772A KR 20040111772 A KR20040111772 A KR 20040111772A KR 20060072963 A KR20060072963 A KR 20060072963A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- film
- forming
- polysilicon
- gas
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 공정을 단순화할 수 있는 캐패시터의 스토리지 노드 전극 형성방법에 관한 것이다. 이 방법은, 스토리지 노드 콘택 플러그가 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 상기 스토리지 노드 콘택 플러그를 노출시키는 콘택홀을 갖는 희생 산화막을 형성하는 단계; 결과물의 전면에 스토리지 노드 전극용 다결정실리콘막을 형성하며, 상기 다결정실리콘막의 표면에 자연 산화막이 형성되는 단계; 상기 희생 산화막 상부의 자연 산화막 부분을 선택적으로 건식 식각하여, 상기 희생 산화막 상부의 다결정실리콘막 부분을 노출시키는 단계; 및 상기 희생 산화막 상부의 다결정실리콘막 부분을 산화막과의 식각 선택비가 높은 가스를 이용하여 선택적으로 건식 식각하여, 스토리지 노드 전극을 형성하는 단계;를 포함한다.
Description
도 1a 내지 도 1d는 종래기술에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2d는 본 발명에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
20: 반도체 기판 21: 층간 절연막
22: 제 1 콘택홀 23: 스토리지 노드 콘택 플러그
24: 식각 정지막 25: 희생 산화막
26: 제 2 콘택홀 27: 다결정실리콘막
28: 자연 산화막 28a: 잔류된 자연 산화막
27a: 스토리지 노드 전극
본 발명은 반도체 소자의 제조방법에 관한 것이고, 특히, 공정을 단순화할 수 있는 캐패시터의 스토리지 노드 전극 형성방법에 관한 것이다.
반도체 메모리 소자의 수요가 급증함에 따라, 고용량의 캐패시터를 얻기 위한 다양한 기술들이 제안되고 있다. 캐패시터는 스토리지 노드와 플레이트 노드라 불리우는 하부 전극과 상부 전극 사이에 유전체막이 개재된 구조로서, 그 용량은 전극의 표면적, 특히, 하부 전극의 표면적과 유전체막의 유전율에 비례하며, 전극들간의 거리에 반비례한다.
따라서, 고용량의 캐패시터를 얻기 위해서는 유전율이 큰 유전체막을 사용하거나, 하부 전극의 표면적을 확대시키거나, 또는 전극들간의 거리를 감소시켜야만 한다. 그런데, 상기 전극들간의 거리, 즉 유전체막의 두께를 감소시키는 데에는 그 한계가 있는 바, 캐패시터의 용량 증대 방법으로서 유전율이 큰 유전체막을 사용하거나 전극의 표면적을 넓히는 방법을 이용하는 것이 바람직하다.
도 1a 내지 도 1d는 종래기술에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도이다.
도 1a에 도시한 바와 같이, 소정의 하부구조(미도시)가 구비된 반도체 기판(10) 상에 층간 절연막(11)을 형성한 다음, 층간 절연막(11)을 선택적으로 식각하여 상기 기판(10)의 소정 부분을 노출시키는 제 1 콘택홀(12)을 형성한다. 이어서, 제 1 콘택홀(12)을 도전막으로 매립시켜 스토리지 노드 콘택 플러그(13)를 형성한다. 다음으로, 스토리지 노드 콘택 플러그(13)를 포함한 층간 절연막(11) 상에 식각 정지막(14) 및 희생 산화막(15)을 차례로 형성한 상태에서, 희생 산화막(15) 및 식각 정지막(14)을 선택적으로 식각하여 스토리지 노드 콘택 플러그(13)를 노출시키는 제 2 콘택홀(16)을 형성한다. 식각 정지막(14)은 질화막이다.
도 1b에 도시한 바와 같이, 결과물의 전면에 스토리지 노드 전극용 다결정실리콘막(17)을 형성한다. 그리고나서, 다결정실리콘막(17) 상에 감광막(18)을 도포하여 상기 제 2 콘택홀(16)을 매립시킨다. 상기 감광막(18)은 후속적으로 수행되는 다결정실리콘막(17)의 에치백 공정 시에, 상기 제 2 콘택홀(16) 바텀(bottom)부의 다결정실리콘막(17) 부분이 제거되는 것을 방지한다.
도 1c에 도시된 바와 같이, 희생 산화막(15)이 노출될 때까지 다결정실리콘막(17)을 에치백(etchback)하여, 다결정실리콘 재질의 스토리지 노드 전극(17a)을 형성한다. 도 1c에서 미설명한 도면부호 18a는 에치백후 잔류된 감광막을 나타낸다.
이어서, 도 1d에 도시한 바와 같이, 잔류된 감광막(18a)을 제거한다.
그러나, 이러한 종래기술에 따른 캐패시터의 스토리지 노드 전극 형성방법에 있어서는, 다결정실리콘막의 형성 공정 후에, 감광막의 도포 및 제거 공정이 추가됨으로써, 공정 수 및 비용이 증가되는 문제가 있었다.
따라서, 본 발명은 선행기술에 따른 캐패시터의 스토리지 노드 전극 형성방법에 내재되었던 상기한 바와 같은 문제점을 해결하기 위해 창작된 것으로서, 본 발명의 목적은, 공정 수 및 비용을 감소시킬 수 있는 캐패시터의 스토리지 노드 전극 형성방법을 제공함에 있다.
상기 목적을 달성하기 위해, 본 발명의 일면에 따라, 캐패시터의 스토리지 노드 전극 형성방법이 제공되고: 이 방법은, 스토리지 노드 콘택 플러그가 구비된 반도체 기판을 제공하는 단계; 상기 기판 상에 상기 스토리지 노드 콘택 플러그를 노출시키는 콘택홀을 갖는 희생 산화막을 형성하는 단계; 결과물의 전면에 스토리지 노드 전극용 다결정실리콘막을 형성하며, 상기 다결정실리콘막의 표면에 자연 산화막이 형성되는 단계; 상기 희생 산화막 상부의 자연 산화막 부분을 선택적으로 건식 식각하여, 상기 희생 산화막 상부의 다결정실리콘막 부분을 노출시키는 단계; 및 상기 희생 산화막 상부의 다결정실리콘막 부분을 산화막과의 식각 선택비가 높은 가스를 이용하여 선택적으로 건식 식각하여, 스토리지 노드 전극을 형성하는 단계;를 포함한다.
본 발명의 다른 일면에 따라, 상기 자연 산화막의 건식 식각 공정에서는, C2F6 가스를 200 sccm의 유량으로 사용하고, 상부 전력을 300 W로, 하부 전력을 0 W로 각각 인가한다.
본 발명의 다른 일면에 따라, 상기 산화막과의 식각 선택비가 높은 가스로는, HBr 가스를 사용한다.
본 발명의 다른 일면에 따라, 상기 HBr 가스는 150 sccm의 유량으로 사용하고, 상기 HBr 가스에 O2 가스를 3 sccm의 유량으로 추가한다.
본 발명의 또 다른 일면에 따라, 상기 다결정실리콘막의 건식 식각 공정에서는, 압력을 70 mTorr로 하고, 상부 전력을 400 W로, 하부 전력을 100 W로 각각 인 가한다.
(실시예)
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상술하기로 한다.
도 2a 내지 도 2d는 본 발명에 따른 캐패시터의 스토리지 노드 전극 형성방법을 설명하기 위한 공정별 단면도이다.
도 2a에 도시한 바와 같이, 소정의 하부구조(미도시)가 구비된 반도체 기판(20) 상에 층간 절연막(21)을 형성한 다음, 층간 절연막(21)을 선택적으로 식각하여 상기 기판(20)의 소정 부분을 노출시키는 제 1 콘택홀(22)을 형성한다. 이어서, 제 1 콘택홀(22)을 도전막으로 매립시켜 스토리지 노드 콘택 플러그(23)를 형성한다.
다음으로, 스토리지 노드 콘택 플러그(23)를 포함한 층간 절연막(21) 상에 식각 정지막(24) 및 희생 산화막(25)을 차례로 형성한 상태에서, 희생 산화막(25) 및 식각 정지막(24)을 선택적으로 식각하여 스토리지 노드 콘택 플러그(23)를 노출시키는 제 2 콘택홀(26)을 형성한다. 식각 정지막(24)은 질화막이다.
도 2b에 도시한 바와 같이, 결과물의 전면에 스토리지 노드 전극용 다결정실리콘막(27)을 형성한다. 이때, 다결정실리콘막(27)의 표면에 자연 산화막(28)이 형성된다.
도 2c에 도시한 바와 같이, 희생 산화막(25) 상부의 자연 산화막(28) 부분을 선택적으로 건식 식각하여, 희생 산화막(25) 상부의 다결정실리콘막(27) 부분을 노 출시킨다. 자연 산화막(28)의 건식 식각 공정에서는, C2F6 가스를 200 sccm의 유량으로 사용하고, 상부 전력을 300 W로 인가하며, 하부 전력을 0 W로 인가한다. 하부 전력 조건을 0 W로 하고, 상부 전력만을 인가함으로써, 희생 산화막(25)의 상부에 있는 자연 산화막(28) 부분만이 제거되고, 제 2 콘택홀(26)의 내부에 있는 자연 산화막(28) 부분은 잔류된다. 도 2c에서 미설명한 도면부호 28a는 잔류된 자연 산화막을 나타낸다.
도 2d에 도시한 바와 같이, 상기 희생 산화막(25) 상부의 다결정실리콘막(27) 부분을 산화막과의 식각 선택비가 높은 가스를 이용하여 선택적으로 건식 식각하고, 이 결과로서, 제 2 콘택홀(26)의 표면에 다결정실리콘 재질의 스토리지 노드 전극(27a)을 형성한다.
다결정실리콘막(27)의 건식 식각 공정에서는, 압력을 70 mTorr로 하고, 상부 전력을 400 W로 인가하며, 하부 전력을 100 W로 인가한다. 상기 산화막과의 식각 선택비가 높은 가스로는, HBr 가스를 사용한다. HBr 가스는 150 sccm의 유량으로 사용하고, 이 HBr 가스에 O2 가스를 3 sccm의 유량으로 추가할 수도 있다. 산화막과의 식각 선택비가 높은 가스인 HBr 가스를 사용하는 것으로 인해, 희생 산화막(25) 및 자연 산화막(28a)의 손실을 최소화하면서, 희생 산화막(25) 상부의 다결정실리콘막(27) 부분만을 효과적으로 제거할 수 있다. 이때, 제 2 콘택홀(26)의 내부에 잔류된 자연 산화막(28a)이, 제 2 콘택홀(26) 표면에 있는 다결정실리콘막(27) 부분을 보호한다.
이후, 도면에 도시하지는 않았지만, 스토리지 노드 전극(27a)의 표면에 잔류된 자연 산화막(28a)을 선택적으로 제거한다.
본 발명의 상기한 바와 같은 구성에 따라, 산화막과의 식각 선택비가 높은 HBr 가스를 이용하여 희생 산화막 상부의 다결정실리콘막 부분만을 선택적으로 제거함으로써, 감광막의 도포 및 제거 공정을 생략할 수 있다. 따라서, 전체 공정 수 및 비용을 감소시킬 수 있다.
본 발명을 특정의 바람직한 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니고 이하의 특허청구의 범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변화될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자는 용이하게 알 수 있다.
Claims (5)
- 캐패시터의 스토리지 노드 전극 형성방법에 있어서,스토리지 노드 콘택 플러그가 구비된 반도체 기판을 제공하는 단계;상기 기판 상에 상기 스토리지 노드 콘택 플러그를 노출시키는 콘택홀을 갖는 희생 산화막을 형성하는 단계;결과물의 전면에 스토리지 노드 전극용 다결정실리콘막을 형성하며, 상기 다결정실리콘막의 표면에 자연 산화막이 형성되는 단계;상기 희생 산화막 상부의 자연 산화막 부분을 선택적으로 건식 식각하여, 상기 희생 산화막 상부의 다결정실리콘막 부분을 노출시키는 단계; 및상기 희생 산화막 상부의 다결정실리콘막 부분을 산화막과의 식각 선택비가 높은 가스를 이용하여 선택적으로 건식 식각하여, 스토리지 노드 전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 캐패시터의 스토리지 노드 전극 형성방법.
- 제 1 항에 있어서,상기 자연 산화막의 건식 식각 공정에서는, C2F6 가스를 200 sccm의 유량으로 사용하고, 상부 전력을 300 W로, 하부 전력을 0 W로 각각 인가하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 산화막과의 식각 선택비가 높은 가스로는, HBr 가스를 사용하는 것을 특징으로 하는 방법.
- 제 2 항에 있어서,상기 HBr 가스는 150 sccm의 유량으로 사용하고, 상기 HBr 가스에 O2 가스를 3 sccm의 유량으로 추가하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서,상기 다결정실리콘막의 건식 식각 공정에서는, 압력을 70 mTorr로 하고, 상부 전력을 400 W로, 하부 전력을 100 W로 각각 인가하는 것을 특징으로 하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111772A KR20060072963A (ko) | 2004-12-24 | 2004-12-24 | 캐패시터의 스토리지 노드 전극 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040111772A KR20060072963A (ko) | 2004-12-24 | 2004-12-24 | 캐패시터의 스토리지 노드 전극 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060072963A true KR20060072963A (ko) | 2006-06-28 |
Family
ID=37166095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040111772A KR20060072963A (ko) | 2004-12-24 | 2004-12-24 | 캐패시터의 스토리지 노드 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060072963A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950470B1 (ko) * | 2007-06-22 | 2010-03-31 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 스토리지전극 형성방법 |
-
2004
- 2004-12-24 KR KR1020040111772A patent/KR20060072963A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950470B1 (ko) * | 2007-06-22 | 2010-03-31 | 주식회사 하이닉스반도체 | 반도체 메모리소자의 스토리지전극 형성방법 |
| US7736972B2 (en) | 2007-06-22 | 2010-06-15 | Hynix Semiconductor Inc. | Method for forming storage electrode of semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005183918A (ja) | 半導体素子のビットライン形成方法 | |
| KR100465865B1 (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| KR20050059697A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100566300B1 (ko) | 반도체소자의 캐패시터 하부전극 형성 방법 | |
| KR20060072963A (ko) | 캐패시터의 스토리지 노드 전극 형성방법 | |
| US6236080B1 (en) | Method of manufacturing a capacitor for high density DRAMs | |
| KR100885483B1 (ko) | 캐패시터 및 그의 제조 방법 | |
| JP2004128496A (ja) | キャパシタを含む半導体素子の製造方法 | |
| TWI833380B (zh) | 形成半導體結構之方法 | |
| KR100329072B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR20020000349A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR100948092B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100342828B1 (ko) | 반도체 소자의 전하저장 전극 형성 방법 | |
| KR20010063707A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| KR100388213B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100875658B1 (ko) | 반도체소자 제조방법 | |
| KR0165419B1 (ko) | 스페이서를 채용한 원통형 커패시터 제조방법 | |
| KR20060000485A (ko) | 반도체 캐패시터의 스토리지 노드 전극 형성방법 | |
| KR100359165B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR101161216B1 (ko) | Ｍｄｌ 소자의 캐패시터 형성방법 | |
| KR20060000911A (ko) | 실린더형 캐패시터 제조 방법 | |
| KR19990003915A (ko) | 반도체 장치의 실린더형 전하저장 전극 형성방법 | |
| KR20050023931A (ko) | 반도체 소자의 스토리지 노드 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |