KR100359165B1 - 반도체 소자의 캐패시터 형성방법 - Google Patents

반도체 소자의 캐패시터 형성방법 Download PDF

Info

Publication number
KR100359165B1
KR100359165B1 KR1019990067066A KR19990067066A KR100359165B1 KR 100359165 B1 KR100359165 B1 KR 100359165B1 KR 1019990067066 A KR1019990067066 A KR 1019990067066A KR 19990067066 A KR19990067066 A KR 19990067066A KR 100359165 B1 KR100359165 B1 KR 100359165B1
Authority
KR
South Korea
Prior art keywords
forming
capacitor
semiconductor device
interlayer insulating
insulating film
Prior art date
Application number
KR1019990067066A
Other languages
English (en)
Other versions
KR20010059549A (ko
Inventor
조용태
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990067066A priority Critical patent/KR100359165B1/ko
Publication of KR20010059549A publication Critical patent/KR20010059549A/ko
Application granted granted Critical
Publication of KR100359165B1 publication Critical patent/KR100359165B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 제1 층간 절연막 위에 리세스(recess) 조절이 용이한 제2 층간 절연막을 형성한 후, 이후 플러그 형성시 등방성 습식식각을 이용하여 스페이스 마진이 없었던 플러그와 플러그 및 캐패시터와 캐패시터 사이에 자기 버퍼층(self buffer layer)을 생성시킴으로써 브리지의 발생을 방지하여 반도체 소자의 제조공정 수율 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체 소자의 캐패시터 형성방법{Method for forming capacitor of semiconductor device}
본 발명은 반도체 소자의 캐패시터 형성방법에 관한 것으로, 특히 정션과 캐패시터간의 콘택을 목적으로 캐패시터 하단에 플러그 형성할 경우, 후속 공정에서등방성 습식식각을 통해 플러그와 플러그 간의 공정마진을 확보하여 플러간의 브리지를 방지할 수 있는 반도체 소자의 캐패시터 형성방법에 관한 것이다.
도 1a 내지 도 1d 는 종래의 기술에 따른 캐패시터 형성 공정 단계를 도시한 단면도이다.
도 1a 를 참조하면, 실리콘 기판(1) 상에 하부 패턴과의 절연을 위하여 소정 두께 이상의 층간 절연막(3)을 증착한 다음, 감광막을 도포하여 저장전극 콘택마스크를 이용한 노광 및 현상공정으로 감광막패턴(5)을 형성한다.
도 1b 를 참조하면, 상기 감광막패턴(5)을 마스크로 하여 상기 실리콘기판(1)을 노출시키는 콘택홀(4)을 형성하고 이를 매립하는 도핑된 폴리(7)를 전체표면상부에 형성한다.
도 1c 를 참조하면, 상기 도핑된 폴리(7)를 평탄화식각하여 상기 콘택홀(4)를 매립하는 콘택플러그를 도핑된 폴리(7)로 형성한다.도 1d 를 참조하면, 후속공정으로 상기 도핑된 폴리(7)에 접속되는 저장전극(9)을 형성한다.
상기와 같이 이루어지는 종래의 캐패시터 형성 방법에서는 플러그(7)와 플러그(7), 저장전극(9)과 저장전극(9) 간의 브리지에 대한 마진이 없기 때문에 디바이스가 양산으로 이루어져도 공정 스페이스(process space) 관리에 어려움을 안게 되는 문제점이 있다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 제1 층간 절연막 위에 리세스 조절이 용이한 제2 층간 절연막을 형성한 후, 이후 플러그 형성시 등방성 습식식각을 이용하여 스페이스 마진이 없었던 플러그와 플러그, 저장전극과 저장전극 사이에 자기 버퍼층(self buffer layer)을 생성시킴으로써 브리지의 발생을 방지하는 반도체 소자의 캐패시터 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d 는 종래의 기술에 따른 캐패시터 형성 공정 단계를 도시한 단면도.
도 2a 내지 도 2e 는 본 발명의 기술에 따른 캐패시터 형성 공정 단계를 도시한 단면도.
도 3a 와 도 3b 는 본 발명의 다른 실시예에 따른 캐패시터 형성 공정 단계를 도시한 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1,11 : 실리콘 기판 3 : 층간절연막4,14 : 저장전극 콘택홀 5,17 : 감광막패턴7,19 : 도핑된 폴리 9,21 : 실린더형 저장전극13 : 제1층간절연막 15 : 제2층간절연막23 : 자유 버퍼층24 : 질화성분을 함유한 절연막, 베리어 질화막26 : 제3층간절연막
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성방법은,반도체 소자의 캐패시터 형성방법에 있어서,실리콘 기판상에 도핑된 폴리로 형성된 저장전극 콘택플러그가 구비되는 제1층간 절연막 및 제2층간 절연막 적층구조를 형성하는 공정과,상기 저장전극 콘택플러그와의 식각선택비 차이를 이용하여 상기 제2층간절연막을 등방성식각하여 상기 콘택플러그 사이에 자유 버퍼층을 형성하는 공정과,상기 콘택플러그에 접속되는 실린더형 저장전극을 형성하는 공정을 포함하는 것을 제1특징으로 한다.또한, 상기 목적을 달성하기 위한 본 발명의 반도체 소자의 캐패시터 형성방법은,반도체 소자의 캐패시터 형성방법에 있어서,실리콘 기판상에 도핑된 폴리로 형성된 저장전극 콘택플러그가 구비되는 제1층간 절연막, 베리어 질화막 및 제2층간 절연막 적층구조를 형성하는 공정과,상기 저장전극 콘택플러그 및 베리어 질화막과의 식각선택비 차이를 이용하여 상기 제2층간절연막을 제거하는 공정과,전체표면상부에 제3층간절연막을 일정두께 형성하는 공정을 포함하는 것과,상기 베리어 질화막으로 과실리콘 옥시나이트라이드를 사용하는 것을 제2특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 적합한 실시예에 대해 상세히 설명하기로 한다.
도 2a 내지 도 2e 는 본 발명의 방법에 따른 캐패시터 형성 공정단계를 도시한 단면도이다.
도 2a 를 참조하면, 실리콘 기판(11) 상에 하부 패턴과의 절연을 위하여 소정 두께 이상의 제1 층간 절연막(13)을 증착한 다음, 그 상부에 다시 리세스 조절이 용이한 제2 층간 절연막(15)을 증착하고, 그 후 전체 구조 상부에 감광막패턴(17)을 형성한다.이때, 상기 감광막패턴(17)은 저장전극 콘택마스크를 이용한 노광 및 현상공정으로 형성한 것이다.
도 2b 를 참조하면, 상기 감광막패턴(17)을 마스크로 하여 상기 제2층간절연막(15)과 제1층간절연막(13)을 순차적으로 식각하여 상기 실리콘기판(11)을 노출시키는 저장전극 콘택홀(14)을 형성한다.
그리고, 상기 콘택홀(14)을 매립하는 도핑된 폴리(19)를 전체표면상부에 형성한다.그 다음, 상기 제2층간절연막(15) 상부의 상기 도핑된 폴리(19)을 평탄화식각공정으로 식각하여 제거함으로써 상기 콘택홀(14)을 매립하는 콘택플러그를 형성한다.이때, 상기 평탄화식각공정은 CFx 가스를 이용한 건식방법으로 에치-백 할 수도 있다.
도 2d 를 참조하면, HF 계의 케미칼을 사용하여 상기 제2 층간 절연막(15)을 등방성 습식식각하여 플러그와 플러그 사이에 중앙부에 위치한 제2층간걸연막(15)으로 자기 버퍼층(23)을 형성하는 동시에 상기 도핑된 폴리(19)로 형성된 콘택플러그를 돌출시킨다.이때, 상기 등방성 습식식각공정은 습식 케미칼로 상기 HF 외 BOE(Buffered Oxide Chemical)을 사용하여 자기 버퍼층을 형성할 수도 있으며, 또한 플라즈마 타입의 등방성 식각 장비로 C F 계 플라즈마를 사용하여 등방성 식각으로 자기 버퍼층을 형성할 수도 있다.
도 2e 를 참조하면, 후속공정으로 상기 콘택플러그에 접속되는 실리콘더형 저장전극(21)을 형성한다.이때, 상기 저장전극(21) 사이에 자기 버퍼층(23)이 구비되어 저장전극 간의 절연특성을 향상시킨다.
도 3a 와 도 3b 는 본 발명의 다른 실시예에 따른 반도체소자의 캐패시터 형성방법을 도시한 단면도이다.
도 3a 를 참조하면, 상기 도 2a 에서 제1층간절연막(13), 질화성분을 함유한 절연막(24) 및 제2층간 절연막(15)을 적층하고 후속공정으로 상기 적층구조를 통하여 상기 실리콘기판(11)에 접속되는 도핑된 폴리(19)로 저장전극 콘택플러그를 형성한다.
이때 상기 질화성분을 함유한 절연막(24)으로 과실리콘 옥시나이트라이드 (Oxynitride)를 사용한다.
그 다음, 상기 제2층간 절연막(15)을 제거한다. 이때, 상기 질화성분을 함유한 절연막(14)이 베리어로 사용된다.도 3b 를 참조하면, 전체구조 상부에 제3층간절연막(26)을 증착한다. 이로써 플러그 대 플러그간의 숏트의 문제로부터 안전하게 할 수 있다.
이상 상술한 바와 같은 본 발명의 방법은 상, 하층간의 콘택용 플러그 형성시 종래의 기술과 같은 방법으로 진행할 수 있으며, 종래의 공정 스텝의 후처리 과정에서 사용해 왔던 HF 나 BOE 와 같은 습식 식각용액을 이용해 등방성 습식식각을 실시하여 자기 버퍼층을 형성함으로써 고 집적화된 반도체 소자에서 플러그 대 플러그 간의 충분한 공간 마진을 확보하여 브리지를 방지할 수 있으므로 소자의 수율과 신뢰성 향상을 기대할 수 있다.

Claims (7)

  1. 반도체 소자의 캐패시터 형성방법에 있어서,
    실리콘 기판상에 도핑된 폴리로 형성된 저장전극 콘택플러그가 구비되는 제1층간 절연막 및 제2층간 절연막 적층구조를 형성하는 공정과,
    상기 저장전극 콘택플러그와의 식각선택비 차이를 이용하여 상기 제2층간절연막을 등방성식각하여 상기 콘택플러그 사이에 자유 버퍼층을 형성하는 공정과,
    상기 콘택플러그에 접속되는 실린더형 저장전극을 형성하는 공정을 포함하는 반도체 소자의 캐패시터 형성방법.
  2. 제 1 항에 있어서
    상기 등방성식각공정은 HF 용액을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  3. 제 1 항에 있어서
    상기 등방성식각공정은 BOE 식각 케미칼을 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  4. 제 1 항에 있어서
    상기 등방성식각공정은 플라즈마 타입의 등방성 식각 장비로 C F 계 플라즈마를 사용하여 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  5. 제 1 항에 있어서
    상기 콘택플러그 형성공정시 수반되는 상기 도핑된 폴리의 에치백공정은 CFx 가스를 이용한 건식식각공정으로 실시하는 특징으로 하는 반도체 소자의 캐패시터 형성방법.
  6. 반도체 소자의 캐패시터 형성방법에 있어서,
    실리콘 기판상에 도핑된 폴리로 형성된 저장전극 콘택플러그가 구비되는 제1층간 절연막, 베리어 질화막 및 제2층간 절연막 적층구조를 형성하는 공정과,
    상기 저장전극 콘택플러그 및 베리어 질화막과의 식각선택비 차이를 이용하여 상기 제2층간절연막을 제거하는 공정과,
    전체표면상부에 제3층간절연막을 일정두께 형성하는 공정을 포함하는 반도체 소자의 캐패시터 형성방법.
  7. 제 6 항에 있어서
    상기 베리어 질화막은 과실리콘 옥시나이트라이드를 사용하는 것을 특징으로 하는 반도체 소자의 캐패시터 형성방법.
KR1019990067066A 1999-12-30 1999-12-30 반도체 소자의 캐패시터 형성방법 KR100359165B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067066A KR100359165B1 (ko) 1999-12-30 1999-12-30 반도체 소자의 캐패시터 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067066A KR100359165B1 (ko) 1999-12-30 1999-12-30 반도체 소자의 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR20010059549A KR20010059549A (ko) 2001-07-06
KR100359165B1 true KR100359165B1 (ko) 2002-10-31

Family

ID=19634186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067066A KR100359165B1 (ko) 1999-12-30 1999-12-30 반도체 소자의 캐패시터 형성방법

Country Status (1)

Country Link
KR (1) KR100359165B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147329A (ja) * 1993-11-25 1995-06-06 Nec Corp 半導体装置
JPH08125140A (ja) * 1994-10-24 1996-05-17 Sony Corp 半導体装置およびその製造方法
JPH10135421A (ja) * 1996-10-28 1998-05-22 Nec Corp 半導体装置の製造方法
JPH11233737A (ja) * 1998-02-10 1999-08-27 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147329A (ja) * 1993-11-25 1995-06-06 Nec Corp 半導体装置
JPH08125140A (ja) * 1994-10-24 1996-05-17 Sony Corp 半導体装置およびその製造方法
JPH10135421A (ja) * 1996-10-28 1998-05-22 Nec Corp 半導体装置の製造方法
JPH11233737A (ja) * 1998-02-10 1999-08-27 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR20010059549A (ko) 2001-07-06

Similar Documents

Publication Publication Date Title
KR0138317B1 (ko) 반도체장치 커패시터 제조방법
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US6238968B1 (en) Methods of forming integrated circuit capacitors having protected layers of HSG silicon therein
KR100359165B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100653983B1 (ko) 스토리지 노드 콘택 형성방법
KR100289661B1 (ko) 반도체 소자의 제조방법
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
KR100607651B1 (ko) 캐패시터의 제조 방법
KR100948092B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR20090001383A (ko) 커패시터의 제조 방법
KR100361515B1 (ko) 반도체장치의 콘택부 제조방법
KR100506050B1 (ko) 반도체소자의 콘택 형성방법
KR20010005303A (ko) 자기정렬적인 콘택 형성방법
KR100875658B1 (ko) 반도체소자 제조방법
KR100429373B1 (ko) 반도체소자의 커패시터 형성방법
KR100876879B1 (ko) 캐패시터의 스토리지 노드 형성방법
KR100881738B1 (ko) 반도체 소자의 제조 방법
KR20120055153A (ko) 반도체 장치 제조방법
KR20050059796A (ko) 반도체 소자의 캐패시터 형성방법
KR20080095669A (ko) 콘택 구조물 형성 방법
KR20050056347A (ko) 캐패시터의 스토리지 노드 콘택 형성방법
KR20040060317A (ko) 반도체소자의 저장전극 형성방법
KR19980060622A (ko) 반도체 소자의 제조방법
KR20000003611A (ko) 반도체소자의 전하저장전극 형성방법
KR20050063051A (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee