KR20050056347A - 캐패시터의 스토리지 노드 콘택 형성방법 - Google Patents
캐패시터의 스토리지 노드 콘택 형성방법 Download PDFInfo
- Publication number
- KR20050056347A KR20050056347A KR1020030089288A KR20030089288A KR20050056347A KR 20050056347 A KR20050056347 A KR 20050056347A KR 1020030089288 A KR1020030089288 A KR 1020030089288A KR 20030089288 A KR20030089288 A KR 20030089288A KR 20050056347 A KR20050056347 A KR 20050056347A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- sacrificial insulating
- node contact
- forming
- photoresist pattern
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 title claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 38
- 238000001312 dry etching Methods 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 description 35
- 239000011229 interlayer Substances 0.000 description 7
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 고캐패시턴스(Capacitance)를 확보시키는 캐패시터의 스토리지 노드 콘택 형성방법을 개시한다. 개시된 본 발명의 방법은, 스토리지 노드 플러그가 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 식각정지막 및 제1희생절연막을 차례로 형성하는 단계; 상기 제1희생절연막 상에 스토리지 노드 콘택 영역을 한정하는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1희생절연막과 식각정지막을 1차 건식 식각하여 제1스토리지 노드 콘택을 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 제1스토리지 노드 콘택을 포함하는 제1희생절연막 상에 상기 제1희생절연막에 비해 스텝 커버리지 특성이 열악한 제2희생절연막을 형성하는 단계; 상기 제2희생절연막 상에 스토리지 노드 콘택 영역을 한정하는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제2희생절연막을 2차 건식 식각하여 상기 제1스토리지 노드 콘택과 연결되는 제2스토리지 노드 콘택을 형성하는 단계; 및 상기 제2감광막패턴을 제거하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는, 고캐패시턴스(Capacitance) 확보를 위한 캐패시터의 스토리지 노드 콘택 형성방법에 관한 것이다.
현재, 반도체 소자의 고집적화를 달성하기 위하여 셀 면적의 감소 및 동작 전압의 저전압화에 관한 연구 개발이 활발하게 진행되고 있으며, 반도체 소자의 고집적화가 이루어질수록 캐패시터의 면적이 급격하게 감소되지만, 기억소자의 동작에 필요한 전하, 즉, 단위 면적에 확보되는 캐패시턴스(Capacitance)는 증가되어야만 한다.
한편, DRAM 등의 메모리 소자의 셀에 사용되는 캐패시터의 기본 구조는 스토리지 노드 전극, 유전체막 및 플레이트 노드 전극으로 구성된다.
이러한 캐패시터는 작은 면적 내에서 보다 큰 고정전용량을 얻기 위해서 얇은 유전체막 두께 확보, 3차원적인 캐패시터의 구조를 통해서 유효 면적 증가, 유전율이 높은 물질을 사용하여 유전체막을 형성하는 등의 몇 가지 조건이 만족되어야만 한다.
종래의 캐패시터의 스토리지 노드 콘택 형성방법에 대하여 도 1a 내지 도 1b를 참조하여 간략하게 설명하면 다음과 같다.
종래의 캐패시터의 스토리지 노드 콘택 형성방법은, 도 1a에 도시된 바와 같이, 먼저, 소정의 하부구조를 가지고 있는 반도체 기판(10) 상에 층간절연막(11)을 형성한다. 그런다음, 상기 층간절연막(11) 상에 콘택홀 형성 영역(미도시)을 한정하는 제1감광막패턴(미도시)을 형성한 후, 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 층간절연막(11)을 식각하여 콘택홀(미도시)을 형성한다.
그리고, 상기 제1감광막패턴을 제거한 후, 상기 결과물 상에 폴리실리콘막(미도시)을 형성한 다음, 상기 제1층간절연막(11)이 노출되는 시점까지 상기 폴리실리콘막을 씨엠피(Chemical Mechanical Polishing : CMP)하여 상기 콘택홀을 매립시키는 스토리지 노드 플러그(Plug)(12)를 형성한다.
이어, 상기 결과물 상에 질화막 재질의 식각정지막(13), 제1희생절연막(14) 및 제2희생절연막(15)을 차례로 형성한다. 이때, 상기 제1희생절연막(14)은 PSG(Phospho Silicate Glass)를 이용하고, 상기 제2희생절연막(15)은 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)를 이용한다.
여기서, 상기 제1희생절연막(14)과 제2희생절연막(15)의 적층막은 23000Å 정도의 두께로 형성한다.
이어서, 상기 제2희생절연막(15) 상에 스토리지 노드 콘택 영역(미도시)을 한정하는 제2감광막패턴(16)을 차례로 형성한다.
다음으로, 도 1b에 도시된 바와 같이, 상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제2희생절연막(15), 제1희생절연막(14) 및 식각정지막(13)을 한번에 건식 식각하여 스토리지 노드 콘택(17)을 형성한다.
그리고, 상기 제2감광막패턴을 식각장벽으로 이용하여 상기 제1희생절연막(14) 부위를 습식 식각하여 상기 스토리지 노드 콘택(17)의 면적을 증가시킨다. 그리고 나서, 상기 제2감광막패턴을 제거한다.
그러나, 종래의 기술에서는 상기 제1희생절연막과 제2희생절연막의 적층막이 23000Å 정도의 매우 두꺼운 두께를 갖기 때문에, 상기 제1희생절연막과 제2희생절연막을 한번의 건식 식각으로 식각해내는 데에 어려움을 겪고 있다. 이에, 스토리지 노드 전극의 높이를 증가시키는 데에 어려움이 따르게 되어 고캐패시턴스(Capacitance)의 확보가 어려워지는 문제점이 발생된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 상기 제1, 제2희생절연막에 대한 건식 식각의 한계를 극복하여 스토리지 노드 전극의 높이를 증가시킴으로써, 고캐패시턴스(Capacitance)를 확보할 수 있는 캐패시터의 스토리지 노드 콘택 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 캐패시터의 스토리지 노드 콘택 형성방법은, 스토리지 노드 플러그가 형성된 반도체 기판을 제공하는 단계; 상기 기판 상에 식각정지막 및 제1희생절연막을 차례로 형성하는 단계; 상기 제1희생절연막 상에 스토리지 노드 콘택 영역을 한정하는 제1감광막패턴을 형성하는 단계; 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1희생절연막과 식각정지막을 1차 건식 식각하여 제1스토리지 노드 콘택을 형성하는 단계; 상기 제1감광막패턴을 제거하는 단계; 상기 제1스토리지 노드 콘택을 포함하는 제1희생절연막 상에 상기 제1희생절연막에 비해 스텝 커버리지 특성이 열악한 제2희생절연막을 형성하는 단계; 상기 제2희생절연막 상에 스토리지 노드 콘택 영역을 한정하는 제2감광막패턴을 형성하는 단계; 상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제2희생절연막을 2차 건식 식각하여 상기 제1스토리지 노드 콘택과 연결되는 제2스토리지 노드 콘택을 형성하는 단계; 및 상기 제2감광막패턴을 제거하는 단계를 포함한다.
여기서, 상기 제1희생절연막은 PSG를 이용하여 5000~9000Å의 두께로 형성하고, 상기 제2희생절연막은 PE-TEOS를 이용하여 14000~18000Å의 두께로 형성한다.
본 발명에 따르면, 스토리지 노드 콘택 형성 시, 제1희생절연막을 형성한 다음, 이를 1차 건식 식각하고, 이어, 상기 제1희생절연막에 비해 상대적으로 스텝 커버리지(Step Coverage) 특성이 열악한 제2희생절연막을 형성한 다음, 이를 2차 건식 식각함으로써, 상기 제1, 제2희생절연막에 대한 건식 식각의 한계를 극복하여 스토리지 노드 전극의 높이를 증가시킬 수 있음과 동시에, 고캐패시턴스(Capacitance)를 확보할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 콘택 형성방법을 설명하기 위한 각 공정별 단면도이다.
본 발명의 실시예에 따른 캐패시터의 스토리지 노드 콘택 형성방법은, 도 2a에 도시된 바와 같이, 먼저, 소정의 하부구조를 가지고 있는 반도체 기판(20) 상에 층간절연막(21)을 형성한다.
그런다음, 상기 층간절연막(21) 상에 콘택홀 형성 영역(미도시)을 한정하는 제1감광막패턴(미도시)을 형성한 후, 상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 층간절연막(21)을 식각하여 콘택홀(미도시)을 형성한다.
그리고, 상기 제1감광막패턴을 제거한 후, 상기 결과물 상에 폴리실리콘막(미도시)을 형성한 다음, 상기 제1층간절연막(11)이 노출되는 시점까지 상기 폴리실리콘막을 씨엠피(Chemical Mechanical Polishing : CMP)하여 상기 콘택홀을 매립시키는 스토리지 노드 플러그(Plug)(22)를 형성한다.
이어, 상기 결과물 상에 질화막 재질의 식각정지막(23) 및 제1희생절연막(24)을 차례로 형성한다. 여기서, 상기 제1희생절화막(24)은 스텝 커버리지(Step Coverage) 특성이 우수한 PSG(Phospho Silicate Glass)를 이용한다. 또한, 상기 제1희생절연막(24)은 5000~9000Å의 두께로 형성한다.
이어서, 상기 제1희생절연막(24) 상에 스토리지 노드 콘택 영역(미도시)을 한정하는 제2감광막패턴(25)을 형성한다.
다음으로, 도 2b에 도시된 바와 같이, 상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제1희생절연막(24)과 식각정지막(23)을 1차 건식 식각하여 제1스토리지 노드 콘택(26)을 형성한다. 그런 다음, 상기 제2감광막패턴을 제거한다.
그리고, 도 2c에 도시된 바와 같이, 상기 제1스토리지 노드 콘택(26)을 포함하는 제1희생절연막(24) 상에 상기 제1희생절연막(24)에 비해 스텝 커버리지(Step Coverage) 특성이 열악한 제2희생절연막(27)을 형성한다. 여기서, 상기 제2희생절연막(27)은 PE-TEOS((Plasma Enhanced Tetra Ethyl Ortho Silicate)를 이용하여 14000~18000Å의 두께로 형성한다.
이때, 상기 제2희생절연막(27)은 상기 제1희생절연막(24)에 비해 스텝 커버리지(Step Coverage) 특성이 열악한 PE-TEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate)를 이용하므로, 상기 제1스토리지 노드 콘택(26) 내부가 제대로 갭필(Gap Fill)되지 않는다.
이어서, 상기 제2희생절연막(27) 상에 스토리지 노드 콘택 영역(미도시)을 한정하는 제3감광막패턴(28)을 형성한다.
그리고 나서, 도 2d에 도시된 바와 같이, 상기 제3감광막패턴을 식각 장벽으로 이용하여 상기 제2희생절연막(27)을 2차 건식 식각하여 상기 제1스토리지 노드 콘택(26)과 연결되는 제2스토리지 노드 콘택(29)을 형성하고, 이를 통해, 상기 제1스토리지 노드 콘택(26) 및 제2스토리지 노드 콘택(29)으로 이루어지는 스토리지 노드 콘택(30)을 형성한다. 이어서, 상기 제3감광막패턴을 제거한다.
상기와 같은 공정을 통해 제조되는 본 발명에 따른 반도체 소자는 상기 제1, 제2희생절연막에 대한 건식 식각의 한계를 극복하여 스토리지 노드 전극의 높이를 증가시킬 수 있으며, 이에, 고캐패시턴스(Capacitance)를 확보할 수 있다.
이상에서와 같이, 본 발명은 스토리지 노드 콘택 형성 시, 제1희생절연막을 형성한 다음, 이를 1차 건식 식각하고, 이어, 상기 제1희생절연막에 비해 상대적으로 스텝 커버리지(Step Coverage) 특성이 열악한 제2희생절연막을 형성한 다음, 이를 2차 건식 식각함으로써, 상기 제1, 제2희생절연막에 대한 건식 식각의 한계를 극복하여 스토리지 노드 전극의 높이를 증가시킬 수 있음은 물론, 고캐패시턴스(Capacitance)를 확보할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
도 1a 내지 도 1b는 종래의 기술에 따른 캐패시터의 스토리지 노드 콘택 형성방법을 설명하기 위한 공정 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 캐패시터의 스토리지 노드 콘택 형성방법을 설명하기 위한 공정 단면도.
-도면의 주요 부분에 대한 부호의 설명-
20 : 반도체 기판 21 : 층간절연막
22 : 스토리지 노드 플러그 23 : 식각정지막
24 : 제1희생절연막 25 : 제1감광막패턴
26 : 제1스토리지 노드 콘택 27 : 제2희생절연막
28 : 제2감광막패턴 29 : 제2스토리지 노드 콘택
30 : 스토리지 노드 콘택
Claims (3)
- 스토리지 노드 플러그가 형성된 반도체 기판을 제공하는 단계;상기 기판 상에 식각정지막 및 제1희생절연막을 차례로 형성하는 단계;상기 제1희생절연막 상에 스토리지 노드 콘택 영역을 한정하는 제1감광막패턴을 형성하는 단계;상기 제1감광막패턴을 식각 장벽으로 이용하여 상기 제1희생절연막과 식각정지막을 1차 건식 식각하여 제1스토리지 노드 콘택을 형성하는 단계;상기 제1감광막패턴을 제거하는 단계;상기 제1스토리지 노드 콘택을 포함하는 제1희생절연막 상에 상기 제1희생절연막에 비해 스텝 커버리지 특성이 열악한 제2희생절연막을 형성하는 단계;상기 제2희생절연막 상에 스토리지 노드 콘택 영역을 한정하는 제2감광막패턴을 형성하는 단계;상기 제2감광막패턴을 식각 장벽으로 이용하여 상기 제2희생절연막을 2차 건식 식각하여 상기 제1스토리지 노드 콘택과 연결되는 제2스토리지 노드 콘택을 형성하는 단계; 및상기 제2감광막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 캐패시터의 스토리지 노드 콘택 형성방법.
- 제 1항에 있어서, 상기 제1희생절연막은 PSG를 이용하여 5000~9000Å의 두께로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 콘택 형성방법.
- 제 1항에 있어서, 상기 제2희생절연막은 PE-TEOS를 이용하여 14000~18000Å의 두께로 형성하는 것을 특징으로 하는 캐패시터의 스토리지 노드 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089288A KR20050056347A (ko) | 2003-12-10 | 2003-12-10 | 캐패시터의 스토리지 노드 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030089288A KR20050056347A (ko) | 2003-12-10 | 2003-12-10 | 캐패시터의 스토리지 노드 콘택 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050056347A true KR20050056347A (ko) | 2005-06-16 |
Family
ID=37250963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030089288A KR20050056347A (ko) | 2003-12-10 | 2003-12-10 | 캐패시터의 스토리지 노드 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050056347A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950752B1 (ko) * | 2007-04-20 | 2010-04-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
-
2003
- 2003-12-10 KR KR1020030089288A patent/KR20050056347A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100950752B1 (ko) * | 2007-04-20 | 2010-04-05 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100338826B1 (ko) | 커패시터의 전하저장전극 형성방법 | |
| KR0138317B1 (ko) | 반도체장치 커패시터 제조방법 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
| JPH09237879A (ja) | 半導体装置のキャパシタ製造方法 | |
| KR20040072086A (ko) | 디램 셀 커패시터 제조 방법 | |
| KR20050056347A (ko) | 캐패시터의 스토리지 노드 콘택 형성방법 | |
| KR100400327B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR0159020B1 (ko) | 반도체 소자의 저장전극 형성방법 | |
| KR100955263B1 (ko) | 반도체 소자의 제조방법 | |
| KR100359165B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR100390733B1 (ko) | 플레이트 퓨즈를 구비하는 반도체 메모리장치의 제조방법 | |
| KR100875658B1 (ko) | 반도체소자 제조방법 | |
| KR101035589B1 (ko) | 캐패시터 및 그의 제조방법 | |
| KR0168336B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR100881830B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100429373B1 (ko) | 반도체소자의 커패시터 형성방법 | |
| KR100528803B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0166495B1 (ko) | 반도체소자의 저장전극 제조방법 | |
| KR20050059796A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20030062046A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20040096267A (ko) | 캐패시터 형성 방법 | |
| KR20050073040A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20040089398A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20080025816A (ko) | 반도체 장치의 커패시터 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |