KR100528803B1 - 반도체 소자의 캐패시터 제조방법 - Google Patents
반도체 소자의 캐패시터 제조방법 Download PDFInfo
- Publication number
- KR100528803B1 KR100528803B1 KR10-2002-0084284A KR20020084284A KR100528803B1 KR 100528803 B1 KR100528803 B1 KR 100528803B1 KR 20020084284 A KR20020084284 A KR 20020084284A KR 100528803 B1 KR100528803 B1 KR 100528803B1
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- film
- node contact
- capacitor
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 90
- 239000003990 capacitor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000003860 storage Methods 0.000 claims abstract description 54
- 238000004140 cleaning Methods 0.000 claims abstract description 19
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 20
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 7
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 6
- 239000000243 solution Substances 0.000 claims description 5
- 239000007864 aqueous solution Substances 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 3
- 230000008021 deposition Effects 0.000 claims 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 abstract description 36
- 239000010410 layer Substances 0.000 description 79
- 125000006850 spacer group Chemical group 0.000 description 9
- 239000002184 metal Substances 0.000 description 7
- 238000002955 isolation Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 4
- 238000004380 ashing Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (12)
- (a) 반도체 기판에 소오스 접합영역을 형성하는 단계;(b) 전체 구조 상부에 산화막과 질화막이 적어도 2층 이상 적층된 절연층을 형성하는 단계;(c) 식각공정을 실시하여 상기 절연층 내에 스토리지 노드 콘택홀을 형성하여 상기 소오스 접합영역을 노출시키는 단계;(d) 세정공정을 실시하여 상기 스토리지 노드 콘택홀로 노출되는 상기 절연층의 측벽을 식각하되, 상기 절연층 중 상기 산화막을 과도 식각하여 상기 스토리지 노드 콘택홀의 내측벽이 다수의 주름 모양을 갖도록 하는 단계; 및(e) 상기 스토리지 노드 콘택홀의 내부면을 따라 하부전극, 유전체막 및 상부전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
- (a) 반도체 기판에 소오스 접합영역을 형성하는 단계;(b) 전체 구조 상부에 산화막과 질화막이 적어도 2층 이상 적층된 절연층을 형성하는 단계;(c) 식각공정을 실시하여 상기 절연층 내에 적어도 2개의 스토리지 노드 콘택홀을 형성하여 상기 소오스 접합영역을 노출시키는 단계;(d) 세정공정을 실시하여 상기 스토리지 노드 콘택홀로 노출되는 상기 절연층의 측벽을 식각하되, 상기 절연층 중 상기 산화막을 과도식각하여 상기 스토리지 노드 콘택홀의 내측벽이 다수의 주름 모양을 갖도록 하는 단계; 및(e) 상기 스토리지 노드 콘택홀의 내부면을 따라 하부전극, 유전체막 및 상부전극을 순차적으로 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 (a) 단계와 상기 (b) 단계 사이에, 전체 구조 상부에 비트라인 콘택 질화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 질화막은 200 내지 400Å의 두께로 증착하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 산화막은 BPSG막, SOG막, USG막, PSG막 및 TEOS막 중 어느 하나의 물질을 이용하여 형성하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 (d) 단계에서 상기 세정공정 후 상기 스토리지 노드 콘택홀의 내부 면적의 크기는 적어도 상기 하부전극, 상기 유전체막 및 상기 상부전극의 두께를 합한 총 두께의 두배가 되도록 형성하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항 있어서,상기 세정공정은 산화막 식각용 용액을 이용하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 7 항에 있어서,상기 산화막 식각용 용액은 불화수소 수용액 또는 BOE 용액인 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 하부전극 및 상부전극은 도프트 폴리실리콘막으로 형성하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 9 항에 있어서,상기 도프트 폴리실리콘막은 LPCVD 방식으로 형성하되, 상기 LPCVD 방식은 SiH4 또는 Si2H6와 PH3 가스를 이용하여 500 내지 550℃의 온도범위 내에서 실시하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 하부전극은 200 내지 800Å의 두께로 증착하는 것을 특징으로 하는 캐패시터 제조방법.
- 제 1 항 또는 제 2 항에 있어서, 상기 (e) 단계에서 상기 하부전극 형성은,상기 스토리지 노드 콘택홀의 내부면을 따라 도프트 폴리실리콘막을 증착하는 단계;상기 스토리지 노드 콘택홀 내로 침투하지 않도록 전체 구조 상부에 포토레지스트를 도포한 후 포토 마스크를 이용한 노광공정 및 현상공정을 순차적을 실시하여 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각 마스크로 이용한 식각공정을 실시하여 상기 도프트 폴리실리콘막을 패터닝하는 단계;상기 포토레지스트 패턴을 에숴 장비 또는 황산 수용액을 이용하여 제거하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084284A KR100528803B1 (ko) | 2002-12-26 | 2002-12-26 | 반도체 소자의 캐패시터 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2002-0084284A KR100528803B1 (ko) | 2002-12-26 | 2002-12-26 | 반도체 소자의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040057526A KR20040057526A (ko) | 2004-07-02 |
KR100528803B1 true KR100528803B1 (ko) | 2005-11-15 |
Family
ID=37350096
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2002-0084284A KR100528803B1 (ko) | 2002-12-26 | 2002-12-26 | 반도체 소자의 캐패시터 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100528803B1 (ko) |
-
2002
- 2002-12-26 KR KR10-2002-0084284A patent/KR100528803B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR20040057526A (ko) | 2004-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100449030B1 (ko) | 스택형 캐패시터 및 그의 제조방법 | |
KR100846099B1 (ko) | 리세스 채널 트랜지스터를 포함하는 반도체 장치 제조 방법 | |
US6764893B2 (en) | Method for reducing a parasitic capacitance of a semiconductive memory cell using metal mask for sidewall formation | |
US8846485B2 (en) | Method for fabricating bottom electrode of capacitors of DRAM | |
KR20180005507A (ko) | 반도체 소자 및 그 제조 방법 | |
KR100378200B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
KR20100057203A (ko) | 반도체 장치의 배선 구조물 및 이의 형성방법 | |
US7629218B2 (en) | Method of manufacturing a capacitor and method of manufacturing a semiconductor device using the same | |
JP2002280452A (ja) | 効果的に短絡を防止できる集積回路装置およびその製造方法 | |
KR20050051206A (ko) | 실린더형 스토리지 전극을 포함하는 반도체 메모리 소자및 그 제조방법 | |
JP3604525B2 (ja) | 半導体装置のキャパシタ製造方法 | |
KR100667653B1 (ko) | 반도체 장치 및 그 제조 방법 | |
KR100366634B1 (ko) | 반도체 소자의 제조 방법 | |
KR100528803B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100911102B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100495576B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100721548B1 (ko) | 반도체 소자의 캐패시터 스토리지 노드 형성방법 | |
US20080029899A1 (en) | Method of fabricating a semiconductor device and semiconductor device fabricated thereby | |
KR20040057525A (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR20070002325A (ko) | 반도체 소자 제조방법 | |
US20080132076A1 (en) | Method for avoiding polysilicon defect | |
KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
KR100384790B1 (ko) | 반도체장치의 제조방법 | |
KR0168336B1 (ko) | 반도체 메모리장치의 제조방법 | |
KR20070062026A (ko) | 반도체 소자의 컨택홀 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121022 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20131017 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20141020 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20151019 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20161020 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20171020 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20181016 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20191016 Year of fee payment: 15 |