KR100721548B1 - 반도체 소자의 캐패시터 스토리지 노드 형성방법 - Google Patents

반도체 소자의 캐패시터 스토리지 노드 형성방법 Download PDF

Info

Publication number
KR100721548B1
KR100721548B1 KR1020040108694A KR20040108694A KR100721548B1 KR 100721548 B1 KR100721548 B1 KR 100721548B1 KR 1020040108694 A KR1020040108694 A KR 1020040108694A KR 20040108694 A KR20040108694 A KR 20040108694A KR 100721548 B1 KR100721548 B1 KR 100721548B1
Authority
KR
South Korea
Prior art keywords
film
storage node
contact hole
insulating film
forming
Prior art date
Application number
KR1020040108694A
Other languages
English (en)
Other versions
KR20060070069A (ko
Inventor
이성권
조성윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040108694A priority Critical patent/KR100721548B1/ko
Priority to TW094119760A priority patent/TWI281231B/zh
Priority to JP2005175980A priority patent/JP5294182B2/ja
Priority to US11/204,660 priority patent/US7410866B2/en
Priority to CNB2005101172595A priority patent/CN100423269C/zh
Publication of KR20060070069A publication Critical patent/KR20060070069A/ko
Application granted granted Critical
Publication of KR100721548B1 publication Critical patent/KR100721548B1/ko
Priority to US12/168,823 priority patent/US7790546B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

본 발명은 스토리지 노드 컨택 플러그의 베리어막으로 기능하는 스페이서의 손실에 의해 발생되는 후속 스토리지 노드 피복성 불량을 개선시켜 소자의 특성 저하를 방지할 수 있는 반도체 소자의 캐패시터 스토리지 노드 형성방법에 관한 것으로, 이를 위해 본 발명에서는 층간 절연막이 형성된 반도체 기판을 제공하는 단계; 상기 층간 절연막을 식각하여 제1 컨택홀을 형성하는 단계; 상기 제1 컨택홀의 내측벽에 제1 절연막을 형성하는 단계; 상기 제1 컨택홀이 매립되도록 스토리지 노드 컨택 플러그를 형성하는 단계; 상기 스토리지 노드 컨택 플러그를 포함하는 전체 구조 상부에 상기 제1 절연막과 서로 다른 식각 선택비를 갖는 이종의 물질을 이용하여 제2 절연막을 증착하는 단계; 상기 제2 절연막 상에 제3 절연막을 증착하는 단계; 적어도 탄소와 불소가 포함된 가스를 식각가스로 상기 제3 및 제2 절연막을 식각하여 상기 스토리지 노드 컨택 플러그가 노출되는 제2 컨택홀을 형성하는 단계; 및 상기 제2 컨택홀을 포함하는 전체 구조 상부의 단차를 따라 스토리지 노드를 증착하는 단계를 포함하는 반도체 소자의 캐패시터 스토리지 노드 형성방법을 제공한다.
반도체 소자, 캐패시터, 스토리지 노드, 스토리지 컨택 플러그

Description

반도체 소자의 캐패시터 스토리지 노드 형성방법{METHOD FOR FORMING STORAGE NODE OF CAPACITOR IN SEMICONDUCTOR DEVICE}
도 1a 내지 도 1c는 종래기술에 따른 반도체 소자의 캐패시터 스토리지 노드 형성방법을 도시한 단면도.
도 2는 종래기술에 따른 반도체 소자의 캐패시터 스토리지 노드 형성방법을 통해 형성된 스토리지 노드의 피복성 불량을 도시한 도면.
도 3a 및 도 3d는 본 발명의 바람직한 실시예에 따른 반도체 소자의 캐패시터 스토리지 노드 형성방법을 도시한 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 반도체 기판
11, 111 : 층간 절연막
12, 112 : 스페이서(또는, 절연막)
13, 113 : 스토리지 노드 컨택 플러그
14, 114 : 질화막(또는, 절연막)
15, 115 : 산화막(또는, 절연막)
16 : 하드 마스크
16a, 116a : 하드 마스크 패턴
17, 17a, 117a : 컨택홀
본 발명은 반도체 소자의 캐패시터 스토리지 노드(storage node) 형성방법에 관한 것으로, 특히, DRAM 소자의 캐패시터의 하부전극인 스토리지 노드 형성방법에 관한 것이다.
반도체 소자의 고집적화에 따라 디자인 룰(design rule)이 지속적으로 감소하고 있다. 이에 따라, 단위 셀(cell)이 차지하는 면적 또한 점점 감소하고 있는 추세에 있다. 특히 DRAM 소자에서는 하나의 트랜지스터와 하나의 캐패시터로 셀을 구성하기 때문에 디자인 룰이 감소하는 경우 그 만큼 공정을 제어하는데 많은 어려움이 따른다.
이하에서는, 일례로 도 1a 내지 도 1c를 참조하여 종래기술에 따른 DRAM 소자의 캐패시터 스토리지 노드 형성방법을 설명하고, 그에 따른 문제점을 설명하기로 한다.
먼저, 도 1a에 도시된 바와 같이, 일련의 제조공정을 통해 소정의 반도체 구조물층이 형성된 반도체 기판(10) 상에 층간 절연막(11)을 형성한다. 그런 다음, 포토리소그래피 공정을 통해 층간 절연막(11)을 식각하여 컨택홀(미도시)을 형성한다. 그런 다음, 상기 컨택홀 내부에 절연막과 폴리 실리콘막을 순차적으로 증착한 후 CMP(Chemical Mechanical Polishing) 공정을 실시하여 컨택홀 측벽에 스페이서(12)를 형성하는 한편, 컨택홀이 매립되도록 스토리지 노드 컨택 플러그(13)를 형성한다. 그런 다음, 스토리지 노드 컨택 플러그(13)를 포함하는 전체 구조 상부에 질화막(14)과 산화막(15)을 순차적으로 증착한 후 그 상부에 하드 마스크(16)를 증착한다.
이어서, 도 1b에 도시된 바와 같이, 하드 마스크(16) 상에 포토 레지스트를 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 포토 레지스트 패턴(미도시)을 형성한다. 그런 다음, 상기 포토 레지스트 패턴을 이용한 식각공정을 실시하여 하드 마스크(16)를 식각하여 하드 마스크 패턴(16a)을 형성한다. 그런 다음, 절연막(14)을 식각 정지막으로, 하드 마스크 패턴(16a)을 이용한 식각공정을 실시하여 산화막(15)을 식각한다. 이로써, 절연막(14)이 노출되는 제1 컨택홀(17)이 형성된다.
이어서, 도 1c에 도시된 바와 같이, 식각 정지막으로 기능하는 절연막(14)을 식각하여 스토리지 노드 컨택 플러그(13)의 상부가 노출되는 제2 컨택홀(17a)을 형성한다. 그런 다음, 도시되진 않았지만, 제2 컨택홀(17a)의 내부에 스토리지 노드, 유전체막 및 상부전극을 순차적으로 증착한 후 CMP 공정을 실시하여 캐패시터를 형성한다.
그러나, 상술한 종래기술에 따른 캐패시터 스토리지 노드 형성방법에서는 도 1c 및 도 2에 도시된 바와 같이 식각 정지막으로 기능하는 절연막(14) 식각공정시 하부의 스페이서(12)가 리세스(recess)되어 층간 절연막(11)의 측벽을 따라 틈(도 1c의 'A'참조)이 발생하게 된다. 이로 인하여, 후속 캐패시터의 스토리지 노드, 유전체막 및 상부전극 증착공정시 리세스된 스페이서(12)의 틈새 부위에서 스토리지 노드의 피복성이 저하되게 된다. 이에 따라, 스토리지 노드의 피복성이 저하된 부위에서 캐패시터의 누설전류가 증대되어 소자의 불량을 유발시키는 원인이 되고 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 스토리지 노드 컨택 플러그의 베리어막으로 기능하는 스페이서의 손실에 의해 발생되는 후속 스토리지 노드 피복성 불량을 개선시켜 소자의 특성 저하를 방지할 수 있는 반도체 소자의 캐패시터 스토리지 노드 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 층간 절연막이 형성된 반도체 기판을 제공하는 단계; 상기 층간 절연막을 식각하여 제1 컨택홀을 형성하는 단계; 상기 제1 컨택홀의 내측벽에 제1 절연막을 형성하는 단계; 상기 제1 컨택홀이 매립되도록 스토리지 노드 컨택 플러그를 형성하는 단계; 상기 스토리지 노드 컨택 플러그를 포함하는 전체 구조 상부에 상기 제1 절연막과 서로 다른 식각 선택비를 갖는 이종의 물질을 이용하여 제2 절연막을 증착하는 단계; 상기 제2 절연막 상에 제3 절연막을 증착하는 단계; 적어도 탄소와 불소가 포함된 가스를 식각가스로 상기 제3 및 제2 절연막을 식각하여 상기 스토리지 노드 컨택 플러그가 노출되는 제2 컨택홀을 형성하는 단계; 및 상기 제2 컨택홀을 포함하는 전체 구조 상부의 단차를 따라 스토리지 노드를 증착하는 단계를 포함하는 반도체 소자의 캐패시터 스토리지 노드 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
실시예
도 3a 내지 도 3d는 본 발명의 바람직한 실시예에 따른 반도체 소자의 캐패시터 스토리지 노드 형성방법을 설명하기 위하여 일례로 DRAM 소자의 캐패시터 스토리지 노드 형성방법을 도시한 단면도들이다. 여기서, 도 3a 내지 도 3d에 도시된 참조번호들 중 서로 동일한 참조번호는 동일한 기능을 수행하는 동일한 구성요소이다.
도 3a에 도시된 바와 같이, 일련의 제조공정을 통해 소정의 반도체 구조물층이 형성된 반도체 기판(110)을 제공한다. 이때, 반도체 구조물층은 워드라인, 비트라인, 접합영역, 셀 컨택 플러그, 산화막 계열의 층간 절연막 및 질화막 계열의 식각 정지막 등을 포함한다.
이어서, 상기 반도체 구조물층을 포함하는 전체 구조 상부에 층간 절연막(111)을 증착한다. 이때, 층간 절연막(111)은 산화막 계열의 물질로 형성한다. 예컨대, HDP(High Density Plasma)막, BPSG(Boron Phosphorus Silicate Glass)막, PSG(Phosphorus Silicate Glass)막, TEOS(Tetra Ethyle Ortho Silicate)막, USG(Un-doped Silicate Glass)막, FSG(Fluorinated Silicate Glass)막, CDO(Carbon Doped Oxide)막 및 OSG(Organo Silicate Glass)막 중 어느 하나를 이용한 단층막으로 형성한다.
이어서, CMP 공정을 실시하여 층간 절연막(111)을 평탄화한다.
이어서, 층간 절연막(111) 상에 질화막 계열의 하드 마스크(미도시)를 증착한다.
이어서, 포토리소그래피 공정을 실시하여 하드 마스크를 식각한 후 식각된 하드 마스크를 이용한 식각공정을 실시하여 층간 절연막(111)을 식각한다. 이로써, 하부 도전층, 예컨대 셀 컨택 폴리 플러그(미도시)가 노출되는 컨택홀(미도시)이 형성된다.
이어서, 하드 마스크 패턴을 제거한 후 상기 컨택홀 내부에 베리어막으로 절연막(112)(이하, 제1 절연막이라 함)를 형성한다. 이때, 제1 절연막(112)은 Al2O3막, PE-TEOS(Plasma Enhanced TEOS) 산화막, ALD(Atomic Layer Dielectric) 산화막, Ta2O5막 등과 같은 산화막으로 50Å 내지 500Å의 두께로 형성한다.
이어서, 컨택홀이 매립되도록 폴리 실리콘막 또는 텅스텐층을 증착한 후 CMP 공정 또는 에치백(etch back) 공정을 실시하여 컨택홀 내부에 고립된 스토리지 노드 컨택 플러그(113)를 형성한다.
이어서, 스토리지 노드 컨택 플러그(113)를 포함하는 전체 구조 상부에 제1절연막(112)과 식각 선택비가 다른 이종의 물질로 절연막(114)(이하, 제2 절연막이라 함)을 형성한다. 이때, 제2 절연막(114)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 질화막, ALD 질화막, LP(Low Pressure) 질화막 등과 같은 질화막으로 100Å 내지 1000Å의 두께로 형성한다.
이어서, 도 3b에 도시된 바와 같이, 제2 절연막(114) 상에 스토리지 노드 패턴용 절연막(115)(이하, 제3 절연막이라 함)을 증착한다. 이때, 제3 절연막(115)은 층간 절연막(111)과 동일한 물질을 이용하여 단층막 또는 적층막으로 형성한다. 예컨대, PE-TEOS 산화막, LP-TEOS 산화막, PSG 산화막, BPSG 산화막, ALD 산화막 등으로 형성한다.
이어서, 제3 절연막(115) 상에 질화막 또는 폴리 실리콘막으로 하드 마스크(116)를 증착한다. 이때, 하드 마스크(116)는 폴리 실리콘막, SiN막, W막 등을 이용하여 단층막 또는 적층막으로 500Å 내지 5000Å로 형성한다. 한편, 하드 마스크(116)의 사용은 총 단차가 15,000Å 이하일 경우에는 사용하지 않는다.
이어서, 도 3c에 도시된 바와 같이, 하드 마스크(116) 상에 포토 레지스트를 도포한 후 포토 마스크를 이용한 노광 및 현상공정을 실시하여 포토 레지스트 패턴(미도시)을 형성한다.
이어서, 상기 포토 레지스트 패턴을 이용한 식각공정을 실시하여 하드 마스 크 패턴(116a)을 형성한다.
이어서, 스트립 공정을 실시하여 포토 레지스트 패턴을 제거한다.
이어서, 하드 마스크 패턴(116a)을 식각 마스크로 이용한 식각공정을 실시하여 제3 절연막(115)을 식각한다. 이때, 식각공정은 제2 절연막(114)을 식각 정지막으로 이용하여 실시한다. 이로써, 제2 절연막(114)이 노출되는 스토리지 노드 컨택 플러그용 컨택홀(17)(이하, 제1 컨택홀이라 함)이 형성된다.
이어서, 도 3d에 도시된 바와 같이, 제2 절연막(114)과 제1 절연막(112) 간의 식각 선택비가 높은 식각조건으로 식각공정을 실시하여 제1 컨택홀(17)을 통해 노출되는 제2 절연막(114)을 식각한다. 이로써, 스토리지 노드 컨택 플러그(113)가 노출되는 컨택홀(117a)(이하, 제2 컨택홀이라 함)이 형성된다.
이어서, 도시되진 않았지만, 제 2컨택홀(117a)을 포함하는 전체 구조 상부의 단차를 따라 스토리지 노드를 증착한 후 그 상부에 유전체막을 증착한다. 그런 다음, 제2 컨택홀(117a)이 매립되도록 상부전극을 증착한 후 CMP 공정을 실시하여 캐패시터를 형성한다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에 의하면, 캐패시터의 스토리지 노드 형성공정시 스토리지 노드 컨택 플러그의 베리어막으로 기능하는 제1 절연막과, 그 상부에 증착되어 식각 정지막으로 기능하는 제2 절연막을 서로 다른 식각 선택비를 갖는 이종의 물질로 형성함으로써, 스토리지 노드를 형성하기 위한 제2 절연막 식각공정시 제1 절연막이 함께 식각되는 것을 방지하고, 이를 통해 스토리지 노드 피복성을 개선시켜 소자의 특성이 저하되는 것을 방지할 수 있다. 결국, 캐패시터의 누설전류를 감소시켜 소자의 불량을 최소화함으로써, 소자의 수율을 향상시킬 수 있다.

Claims (9)

  1. 층간 절연막이 형성된 반도체 기판을 제공하는 단계;
    상기 층간 절연막을 식각하여 제1 컨택홀을 형성하는 단계;
    상기 제1 컨택홀의 내측벽에 제1 절연막을 형성하는 단계;
    상기 제1 컨택홀이 매립되도록 스토리지 노드 컨택 플러그를 형성하는 단계;
    상기 스토리지 노드 컨택 플러그를 포함하는 전체 구조 상부에 상기 제1 절연막과 서로 다른 식각 선택비를 갖는 이종의 물질을 이용하여 제2 절연막을 증착하는 단계;
    상기 제2 절연막 상에 제3 절연막을 증착하는 단계;
    적어도 탄소와 불소가 포함된 가스를 식각가스로 상기 제3 및 제2 절연막을 식각하여 상기 스토리지 노드 컨택 플러그가 노출되는 제2 컨택홀을 형성하는 단계; 및
    상기 제2 컨택홀을 포함하는 전체 구조 상부의 단차를 따라 스토리지 노드를 증착하는 단계
    를 포함하는 반도체 소자의 캐패시터 스토리지 노드 형성방법.
  2. 제 1 항에 있어서,
    상기 제1 절연막은 Al2O3막, PE-TEOS 산화막, ALD 산화막 및 Ta2O5 막 중 어느 하나의 산화막으로 형성하는 반도체 소자의 캐패시터 스토리지 노드 형성방법.
  3. 제 1 항에 있어서,
    상기 제2 절연막은 PECVD 질화막, ALD 질화막 및 LP 질화막 중 어느 하나의 질화막으로 형성하는 반도체 소자의 캐패시터 스토리지 노드 형성방법.
  4. 제 1 항에 있어서,
    상기 제3 절연막은 상기 층간 절연막과 동일한 물질을 이용하여 단층막 또는 적층막으로 형성하는 반도체 소자의 캐패시터 스토리지 노드 형성방법.
  5. 제 1 항 또는 제 4 항에 있어서,
    상기 제3 절연막은 PE-TEOS 산화막, LP-TEOS 산화막, PSG 산화막, BPSG 산화막, ALD 산화막 중 어느 하나를 이용한 단층막 또는 적층막으로 형성하는 캐패시터 스토리지 노드 형성방법.
  6. 제 1 항에 있어서,
    상기 제2 컨택홀은 C4F6, C5F8 및 C3F8 중 적어도 어느 하나의 가스를 주식각가스로 하여 Ar, He, Xe 및 O2 중 적어도 어느 하나의 가스를 보조가스로 이용한 식각공정을 실시하여 형성하는 캐패시터 스토리지 노드 형성방법.
  7. 제 1 항에 있어서,
    상기 제2 콘택홀을 형성하기 전에 상기 제3 층간 절연막 상에 하드 마스크를 형성한 후 패터닝하는 단계를 더 포함하는 캐패시터 스토리지 노드 형성방법.
  8. 제 7 항에 있어서,
    상기 하드 마스크는 폴리 실리콘막, SiN막 또는 W막의 단층막으로 형성하거나, 이들이 적층된 적층막으로 형성하되, 상기 폴리 실리콘막은 도프트 또는 언도프트 폴리 실리콘막으로 형성하는 캐패시터 스토리지 노드 형성방법.
  9. 제 8 항에 있어서,
    상기 하드 마스크는 500Å 내지 5000Å의 두께로 형성하는 캐패시터 스토리지 노드 형성방법.
KR1020040108694A 2004-12-20 2004-12-20 반도체 소자의 캐패시터 스토리지 노드 형성방법 KR100721548B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040108694A KR100721548B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 캐패시터 스토리지 노드 형성방법
TW094119760A TWI281231B (en) 2004-12-20 2005-06-15 Method for forming storage node of capacitor in semiconductor device
JP2005175980A JP5294182B2 (ja) 2004-12-20 2005-06-16 半導体素子のキャパシタストレージノードの形成方法
US11/204,660 US7410866B2 (en) 2004-12-20 2005-08-15 Method for forming storage node of capacitor in semiconductor device
CNB2005101172595A CN100423269C (zh) 2004-12-20 2005-10-31 在半导体装置中形成电容器之存储节点的方法
US12/168,823 US7790546B2 (en) 2004-12-20 2008-07-07 Method for forming storage node of capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040108694A KR100721548B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 캐패시터 스토리지 노드 형성방법

Publications (2)

Publication Number Publication Date
KR20060070069A KR20060070069A (ko) 2006-06-23
KR100721548B1 true KR100721548B1 (ko) 2007-05-23

Family

ID=36805809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040108694A KR100721548B1 (ko) 2004-12-20 2004-12-20 반도체 소자의 캐패시터 스토리지 노드 형성방법

Country Status (2)

Country Link
KR (1) KR100721548B1 (ko)
CN (1) CN100423269C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195620B (zh) * 2017-05-19 2018-07-06 睿力集成电路有限公司 一种高深径比孔洞的制备方法及结构
US20220399361A1 (en) * 2021-06-10 2022-12-15 Macronix International Co., Ltd. Memory device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006682B1 (ko) * 1991-10-17 1994-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
KR20010039179A (ko) * 1999-10-29 2001-05-15 윤종용 반도체 장치의 실린더형 커패시터 스토리지 전극 형성 방법
KR20010051294A (ko) * 1999-10-27 2001-06-25 아끼구사 나오유끼 반도체 장치 및 그 제조 방법
KR20030093436A (ko) * 2002-06-03 2003-12-11 주식회사 하이닉스반도체 반도체소자 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300191B1 (en) * 2001-02-15 2001-10-09 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure for a dynamic random access memory device
US6383863B1 (en) * 2001-09-27 2002-05-07 Taiwan Semiconductor Manufacturing Company Approach to integrate salicide gate for embedded DRAM devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940006682B1 (ko) * 1991-10-17 1994-07-25 삼성전자 주식회사 반도체 메모리장치의 제조방법
KR20010051294A (ko) * 1999-10-27 2001-06-25 아끼구사 나오유끼 반도체 장치 및 그 제조 방법
KR20010039179A (ko) * 1999-10-29 2001-05-15 윤종용 반도체 장치의 실린더형 커패시터 스토리지 전극 형성 방법
KR20030093436A (ko) * 2002-06-03 2003-12-11 주식회사 하이닉스반도체 반도체소자 제조방법

Also Published As

Publication number Publication date
CN100423269C (zh) 2008-10-01
KR20060070069A (ko) 2006-06-23
CN1794455A (zh) 2006-06-28

Similar Documents

Publication Publication Date Title
JP5294182B2 (ja) 半導体素子のキャパシタストレージノードの形成方法
KR100846099B1 (ko) 리세스 채널 트랜지스터를 포함하는 반도체 장치 제조 방법
KR100587635B1 (ko) 반도체소자의 제조 방법
US20080153276A1 (en) Method for Manufacturing Semiconductor Device
US7396772B2 (en) Method for fabricating semiconductor device having capacitor
US20080150014A1 (en) Semiconductor Device and Method for Fabricating the Same
US7122467B2 (en) Method for fabricating semiconductor device
US20070161183A1 (en) Method for fabricating semiconductor device
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
JP2008166750A (ja) ランディングプラグコンタクトを備える半導体素子の製造方法
KR100685677B1 (ko) 반도체 소자 제조 방법
KR100721548B1 (ko) 반도체 소자의 캐패시터 스토리지 노드 형성방법
KR100507862B1 (ko) 반도체소자 제조 방법
KR100366634B1 (ko) 반도체 소자의 제조 방법
KR20070002783A (ko) 반도체 소자 제조방법
KR100733458B1 (ko) 반도체 소자의 캐패시터 스토리지 노드 형성방법
US7268085B2 (en) Method for fabricating semiconductor device
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR20070002325A (ko) 반도체 소자 제조방법
KR100528803B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20070055880A (ko) 반도체 소자 제조방법
KR20070062026A (ko) 반도체 소자의 컨택홀 형성방법
KR20060135192A (ko) 반도체 소자의 캐패시터 형성방법
KR20080060385A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130513

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140418

Year of fee payment: 8

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170420

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180417

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 13