KR101035589B1 - 캐패시터 및 그의 제조방법 - Google Patents

캐패시터 및 그의 제조방법 Download PDF

Info

Publication number
KR101035589B1
KR101035589B1 KR1020080133875A KR20080133875A KR101035589B1 KR 101035589 B1 KR101035589 B1 KR 101035589B1 KR 1020080133875 A KR1020080133875 A KR 1020080133875A KR 20080133875 A KR20080133875 A KR 20080133875A KR 101035589 B1 KR101035589 B1 KR 101035589B1
Authority
KR
South Korea
Prior art keywords
storage node
connection layer
layer
capacitor
film
Prior art date
Application number
KR1020080133875A
Other languages
English (en)
Other versions
KR20100075234A (ko
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020080133875A priority Critical patent/KR101035589B1/ko
Publication of KR20100075234A publication Critical patent/KR20100075234A/ko
Application granted granted Critical
Publication of KR101035589B1 publication Critical patent/KR101035589B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 소자의 집적도를 증대시키면서 단위 면적당 정전용량을 증가시킬 수 있는 캐패시터 및 그의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 스토리지 노드 콘택 플러그와, 상기 스토리지 노드 콘택 플러그를 덮도록 형성된 접속층과, 상기 접속층의 일부가 노출되도록 상기 접속층 상에 실린더형으로 형성된 스토리지 노드와, 노출된 상기 접속층과 상기 스토리지 노드의 단차면을 따라 형성된 유전체막과, 상기 유전체막 상에 형성된 플레이트를 포함하는 캐패시터를 제공한다.
캐패시터, 실린더형 스토리지 노드

Description

캐패시터 및 그의 제조방법{CAPACITOR AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 더욱 상세하게는 실린더형(cylinder type) 스토리지 노드를 구비한 캐패시터 및 그의 제조방법에 관한 것이다.
반도체 메모리 소자의 집적도를 높이기 위해서는 메모리 셀의 크기를 감소시켜야 한다. 하지만, 메모리 셀의 크기를 감소시키면 정전용량(capacitance)이 감소하게 되는데, 일정 수준 이하로 감소하면 메모리 소자로서 기능을 하지 못하게 된다. 따라서, 집적도를 높이기 위해서는 단위 면적당 정전용량을 증가시킬 필요가 있다.
따라서, 본 발명은 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 반도체 메모리 소자의 집적도를 증대시키면서 스토리지 노드의 높이 증가없이 단위 면적당 정전용량을 증가시킬 수 있는 캐패시터 및 그의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은 스토리지 노드 콘택 플러그와, 상기 스토리지 노드 콘택 플러그를 덮도록 형성된 접속층과, 상기 접속층의 일부가 노출되도록 상기 접속층 상에 실린더형으로 형성된 스토리지 노드와, 노출된 상기 접속층과 상기 스토리지 노드의 단차면을 따라 형성된 유전체막과, 상기 유전체막 상에 형성된 플레이트를 포함하는 캐패시터를 제공한다.
또한, 상기한 목적을 달성하기 위한 다른 측면에 따른 본 발명은 스토리지 노드 콘택 플러그를 덮도록 접속층을 형성하는 단계와, 상기 접속층의 일부가 노출되도록 상기 접속층 상에 실린더형으로 스토리지 노드를 형성하는 단계와, 노출된 상기 접속층과 상기 스토리지 노드의 단차면을 따라 유전체막을 형성하는 단계와, 상기 유전체막 상에 플레이트를 형성하는 단계를 포함하는 캐패시터의 제조방법을 제공한다.
상기한 구성을 포함하는 본 발명에 의하면, 스토리지 노드 콘택 플러그와 스토리지 노드를 접속하는 접속층을 스토리지 노드의 폭보다 크게 확장시킴으로써 스토리지 노드의 높이 증가없이 단위 면적당 캐패시터의 스토리지 노드의 면적을 증대시키는 것이 가능하여 소자의 고집적도를 향상시키면서 높은 정전용량을 얻을 수 있다.
이하에서는, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.
도면들에 있어서, 층(영역)들의 두께와 간격은 설명의 편의와 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 '상(상부)'에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그들 사이에 제3의 층이 개재될 수도 있다. 또한, 동일한 도면번호로 표시된 부분은 동일한 층을 나타내며, 각 도면번호에 영문을 포함하는 경우 동일층이 식각 또는 연마공정 등을 통해 일부가 변형된 것을 의미한다.
실시예
도 1은 본 발명의 실시예에 따른 캐패시터의 구조를 설명하기 위해 도시한 단면도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 캐패시터는 스토리지 노드 콘택 플러그(108)와, 스토리지 노드 콘택 플러그(108)를 덮도록 형성된 접속층(109)과, 접속층(109)의 일부가 덮혀지지 않고 노출되도록 접속층(109) 상에 실린더형으로 형성된 스토리지 노드(112A)와, 노출된 접속층(109)과 스토리지 노드(112A)의 단차면을 따라 형성된 유전체막(114)과, 유전체막(114) 상에 형성된 플레이트(115)를 포함한다.
접속층(109)은 스토리지 노드 콘택 플러그(108)와 스토리지 노드(112A) 사이에 형성된다. 접속층(109)은 스토리지 노드(112A)보다 큰 폭으로 확장되어 형성된다. 접속층(109)은 스토리지 노드(112A)와 접속되어 스토리지 노드(112A)의 일부가 된다. 이에 따라, 접속층(109)이 확장된 만큼 스토리지 노드(112A)의 높이를 증가시키지 않아도 단위 면적당 스토리지 노드(112A) 면적을 확장(A, B 원안 참조)시킬 수 있다.
접속층(109)은 스토리지 노드(112A)와 동일 물질로 형성될 수 있다. 더 나아가서는 스토리지 노드 콘택 플러그(108)와 동일 물질로 형성될 수 있다. 또한, 플레이트(115)와 동일 물질로 형성될 수도 있다. 바람직하게 접속층(109)은 다결정실리콘막으로 형성된다. 더욱 바람직하게는 도펀트(dopant)가 도핑된 다결정실리콘막으로 형성된다. 접속층(109)은 도펀트가 1×1020~1×1025atoms/cm3의 농도로 도핑된다.
이하, 도 1에 도시된 본 발명의 실시예에 따른 캐패시터의 제조방법을 설명 하기로 한다.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 캐패시터 제조방법을 도시한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 일련의 제조공정을 통해 구조물이 형성된 기판(101)을 준비한다. 예컨대, 상기 구조물은 도핑영역, 접합영역, 콘택 플러그, 능동소자, 수동소자, 절연층, 도전층 등을 포함할 수 있다. 이때, 콘택 플러그는 도전층으로서, 알루미늄(Al), 구리(Cu), 텅스텐(W) 등과 같은 금속막 중 어느 하나로 형성할 수 있다. 이외에도, 도펀트가 도핑된 다결정실리콘막으로 형성할 수도 있다.
이어서, 상기 구조물을 덮도록 스토리지 노드 콘택 플러그 패턴을 형성하기 위한 절연막(106)을 형성한다. 절연막(106)은 다층 절연막 구조로 형성한다. 예를 들어, BPSG(BoroPhosphoSilicate Glass)(102), TEOS(Tetra Ethyle Ortho Silicate)(103), 질화막(104), TEOS(105)이 순차적으로 적층된 적층막으로 형성한다.
이어서, 도 2b에 도시된 바와 같이, 기판(101)의 상면이 노출되도록 절연막(106, 도 2a참조)을 식각하여 그 내부에 스토리지 노드 콘택 플러그가 형성될 콘택홀(107)을 형성한다. 이하, 도면에 표기된 도면부호와 일치시키기 위해 절연막은 '106A', BPSG는 '102A', TEOS는 103A, 질화막은 '104A', TEOS는 '105A'로 표기한다.
이어서, 도 2c에 도시된 바와 같이, 콘택홀(107)이 매립되도록 스토리지 노 드 콘택 플러그용 도전막(미도시)을 증착한 후 평탄화 공정을 실시하여 콘택홀(107, 도 2b참조)이 매립되는 스토리지 노드 콘택 플러그(108)를 형성한다. 평탄화 공정은 에치백(etchback) 공정 또는 CMP(Chemical Mechanical Polishing) 공정으로 실시한다. 이때, 평탄화 공정은 질화막(104A)을 식각(또는, 연마) 정지막으로 사용하여 실시함에 따라 질화막(104A) 상에 형성된 TEOS(105A, 도 2b참조) 또한 제거된다. 상기 도전막은 전이금속막 또는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다.
이어서, 도 2d에 도시된 바와 같이, 질화막(104A)과 스토리지 노드 콘택 플러그(108)를 포함하는 기판(101) 상에 스토리지 노드의 일부가 되는 접속층(109)을 형성한다. 접속층(109)은 스토리지 노드 콘택 플러그(108)와 동일한 물질로 형성한다. 접속층(109)은 퍼니스(furnace) 장비 또는 매엽식 CVD(Chemical Vapor Deposition) 장비를 이용하여 형성한다. 접속층(109)은 300Å 이상, 바람직하게는 300~1000Å의 두께로 형성한다. 접속층(109)은 다결정실리콘막으로 형성하며, 증착공정시 소스 가스, 즉 SiH4 가스와 함께 도펀트 소스로 PH3 또는 AsH3 가스를 인-시튜(in-situ) 공정으로 함께 주입시켜 도펀트가 도핑된 다결정실리콘막으로 형성한다.
이어서, 접속층(109) 상에 절연막(110)(이하, 제1 희생막이라 함)을 형성한다. 제1 희생막(110)은 후속 제거공정시 접속층(109), 스토리지 노드(112A, 도 2g참조)와 높은 식각 선택비를 가져 식각용액에 의해 선택적으로 제거가 용이한 물질 로 형성한다. 바람직하게는 산화막으로 형성한다. 더욱 바람직하게는 TEOS로 형성한다.
이어서, 제1 희생막(110)을 식각하여 스토리지 노드(112A)가 형성될 패턴 홀(111)을 형성한다. 이때, 식각공정은 건식식각공정으로 실시하며, 접속층(109)이 노출되도록 실시한다. 패턴 홀(111)은 식각공정시 사용되는 마스크의 형태에 따라 원형(반원형, 타원형 포함) 또는 다각형(삼각형, 사각형, 오각형, 육각형, 팔각형 등 포함)으로 형성할 수 있으며, 스토리지 노드 콘택 플러그(108)와 대향되는 영역에 형성된다. 바람직하게는 스토리지 노드 콘택 플러그(08)보다 넓은 폭을 갖도록 형성한다.
이어서, 도 2e에 도시된 바와 같이, 패턴 홀(111)의 단차면을 따라 패턴 홀(111)을 포함하는 제1 희생막(110) 상에 도전막(112)을 형성한다. 도전막(112)은 패턴 홀(111)을 포함하는 제1 희생막(110)의 외부 표면을 따라 형성한다. 도전막(112)은 접속층(109)과 동일한 물질로 형성한다. 바람직하게는 다결정실리콘막으로 형성한다. 더욱 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다.
이어서, 도 2f에 도시된 바와 같이, 패턴 홀(111)이 매립되도록 도전막(112) 상에 절연막(113)(이하, 제2 희생막이라 함)을 형성한다. 제2 희생막(113)은 후속 제1 희생막(110) 제거공정시 함께 제거될 수 있도록 제1 희생막(110)과 동일 물질로 형성한다. 바람직하게는 산화막으로 형성한다. 더욱 바람직하게는 TEOS로 형성한다.
이어서, 제2 희생막(113)을 일정 깊이 리세스(recess)시켜 제1 희생막(110) 상에 형성된 도전막(112)을 노출시킨다. 즉, 도전막(112)이 노출될 때까지 에치백(etchback) 공정을 실시한다. 이에 따라, 제2 희생막(113)은 패턴 홀(111) 내부에 고립된다.
이어서, 도 2g에 도시된 바와 같이, 제2 희생막(113)에 의해 덮혀지지 않고 노출되는 도전막(112, 도 2f참조)을 선택적으로 식각하여 실린더형 스토리지 노드(112A)를 형성한다. 이때, 식각공정은 건식식각공정인 에치백 공정으로 실시하며, 에치백 공정은 도전막(112)을 식각 타겟으로 제1 희생막(110)이 노출될 때까지 실시한다.
이어서, 도 2h에 도시된 바와 같이, 제2 희생막(113, 도 2g참조), 제1 희생막(110, 도 2g참조)을 식각하여 제거한다. 이때, 식각공정은 습식식각공정으로 실시한다. 습식식각공정은 산화막과 다결정실리콘막 간의 높은 식각 선택비를 갖는 식각용액으로 형성한다. 바람직하게는 선택적으로 산화막을 식각할 수 있는 용액, 더욱 바람직하게는 BOE(Buffered Oxide Etch), BHF(Buffered HF) 또는 DHF(Diluted HF) 용액을 사용하여 실시한다. 이로써, 스토리지 노드(112A)와 접속층(109)이 노출된다.
이어서, 도 2i에 도시된 바와 같이, 스토리지 노드(112A)와 접속층(109)을 포함하는 기판(101)의 단차면을 따라 유전체막(114)을 형성한다. 유전체막(114)은 산화막 또는 산화막과 질화막이 교번적으로 적층된 적층막(예컨대, 산화막/질화막/산화막)으로 형성하거나 유전상수는 3.9 이상인 금속산화막으로 형성한다. 금속산 화막으로는 알루미늄산화막(Al2O3), 하프늄산화막(HfO2), 지르코늄산화막(ZrO2), 탄탈륨산화막(Ta2O5) 또는 이들이 혼합된 혼합막, 또는 이들이 순차적으로 적층된 적층막으로 형성한다.
이어서, 도 2j에 도시된 바와 같이, 스토리지 노드(112A)와 접속층(109)을 덮도록 유전체막(114) 상에 플레이트(115)를 형성한다. 플레이트(115)는 스토리지 노드(112A)와 접속층(109)과 동일한 물질로 형성한다. 예컨대, 전이금속막 또는 다결정실리콘막으로 형성한다. 바람직하게는 불순물 이온이 도핑된 다결정실리콘막으로 형성한다.
이어서, 최종적으로 원하는 프로파일을 형성하기 위해 플레이트(115), 유전체막(114), 접속층(109)을 식각하여 동도면에서와 같은 프로파일을 구현할 수도 있다.
이상에서 설명한 바와 같이, 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 이렇듯, 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 캐패시터를 도시한 단면도.
도 2a 내지 도 2j는 본 발명의 실시예에 따른 캐패시터의 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
101 : 기판 102, 102A : BPSG
103, 103A, 105, 105A : TEOS 104, 104A : 질화막
106, 106A : 절연막 107 : 콘택홀
108 : 스토리지 노드 콘택 플러그 109 : 접속층
110 : 제1 희생막 111 : 패턴 홀
112 : 도전막(스토리지 노드용) 112A : 스토리지 노드
113 : 제2 희생막 114 : 유전체막
115 : 플레이트

Claims (15)

  1. 스토리지 노드 콘택 플러그;
    상기 스토리지 노드 콘택 플러그를 덮도록 형성된 접속층;
    상기 접속층의 일부가 노출되도록 상기 접속층 상에 실린더형으로 형성된 스토리지 노드;
    노출된 상기 접속층과 상기 스토리지 노드의 단차면을 따라 상기 스토리지 노드의 내/외주면을 모두 감싸도록 형성된 유전체막; 및
    상기 유전체막 상에 형성된 플레이트를 포함하며,
    상기 접속층은 상기 스토리지 노드의 면적을 확장시키기 위해, 상기 스토리지 노드와 연결되며 상기 스토리지 노드보다 큰 폭으로 형성되는 캐패시터.
  2. 제 1 항에 있어서,
    상기 접속층은 상기 스토리지 노드와 동일 물질로 형성된 캐패시터.
  3. 제 1 항에 있어서,
    상기 접속층은 도펀트가 도핑된 다결정실리콘막으로 형성된 캐패시터.
  4. 제 1 항에 있어서,
    상기 접속층은 도펀트가 1×1020~1×1025atoms/cm3의 농도로 도핑된 캐패시터.
  5. 제 1 항에 있어서,
    상기 접속층은 상기 플레이트와 동일 물질로 형성된 캐패시터.
  6. 스토리지 노드 콘택 플러그를 덮도록 접속층을 형성하는 단계;
    상기 접속층의 일부가 노출되도록 상기 접속층 상에 실린더형으로 스토리지 노드를 형성하는 단계;
    노출된 상기 접속층과 상기 스토리지 노드의 단차면을 따라 유전체막을 형성하는 단계; 및
    상기 유전체막 상에 플레이트를 형성하는 단계를 포함하며,
    상기 스토리지 노드를 형성하는 단계는, 상기 접속층 상에 제1 희생막을 형성하는 단계; 상기 제1 희생막을 식각하여 상기 접속층의 일부가 노출되는 패턴 홀을 형성하는 단계; 상기 패턴 홀의 단차면을 따라 상기 제1 희생막과 상기 접속층 상에 도전막을 형성하는 단계; 상기 패턴 홀이 매립되도록 상기 도전막 상에 제2 희생막을 형성하는 단계; 상기 제1 희생막 상에 형성된 상기 도전막이 노출되도록 상기 제2 희생막을 리세스시키는 단계; 상기 제1 희생막 상에 형성된 도전막을 식각하여 실린더형 스토리지 노드를 형성하는 단계; 및 상기 제1 및 제2 희생막을 제거하는 단계를 포함하는 캐패시터의 제조방법.
  7. 제 6 항에 있어서,
    상기 접속층은 도펀트가 도핑된 다결정실리콘막으로 형성하는 캐패시터의 제조방법.
  8. 제 7 항에 있어서,
    상기 도펀트의 소스로 PH3 또는 AsH3 가스를 사용하는 캐패시터의 제조방법.
  9. 제 7 항에 있어서,
    상기 접속층은 도펀트의 농도가 1×1020~1×1025atoms/cm3인 캐패시터의 제조방법.
  10. 제 7 항에 있어서,
    상기 접속층은 퍼니스 장비 또는 매엽식 CVD(Chemical Vapor Deposition) 장비를 이용하여 형성하는 캐패시터의 제조방법.
  11. 삭제
  12. 제 6 항에 있어서,
    상기 스토리지 노드는 상기 접속층과 동일 물질로 형성하는 캐패시터의 제조방법.
  13. 제 6 항에 있어서,
    상기 도전막은 다결정실리콘막으로 형성하는 캐패시터의 제조방법.
  14. 제 6 항에 있어서,
    상기 제1 및 제2 희생막은 동일 물질로 형성하는 캐패시터의 제조방법.
  15. 제 14 항에 있어서,
    상기 제1 및 제2 희생막은 산화막으로 형성하는 캐패시터의 제조방법.
KR1020080133875A 2008-12-24 2008-12-24 캐패시터 및 그의 제조방법 KR101035589B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080133875A KR101035589B1 (ko) 2008-12-24 2008-12-24 캐패시터 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133875A KR101035589B1 (ko) 2008-12-24 2008-12-24 캐패시터 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20100075234A KR20100075234A (ko) 2010-07-02
KR101035589B1 true KR101035589B1 (ko) 2011-05-19

Family

ID=42637638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133875A KR101035589B1 (ko) 2008-12-24 2008-12-24 캐패시터 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101035589B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042268A (ko) * 2001-11-22 2003-05-28 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP2005347491A (ja) 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100640570B1 (ko) * 2000-05-03 2006-10-31 삼성전자주식회사 전기 도금법으로 형성된 전극을 구비하는 커패시터 및 그제조방법
KR100738576B1 (ko) 2005-06-27 2007-07-11 주식회사 하이닉스반도체 반도체 장치의 캐패시터 및 그 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640570B1 (ko) * 2000-05-03 2006-10-31 삼성전자주식회사 전기 도금법으로 형성된 전극을 구비하는 커패시터 및 그제조방법
KR20030042268A (ko) * 2001-11-22 2003-05-28 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP2005347491A (ja) 2004-06-02 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100738576B1 (ko) 2005-06-27 2007-07-11 주식회사 하이닉스반도체 반도체 장치의 캐패시터 및 그 형성방법

Also Published As

Publication number Publication date
KR20100075234A (ko) 2010-07-02

Similar Documents

Publication Publication Date Title
KR102406719B1 (ko) 반도체 장치 및 그 제조 방법
US6784069B1 (en) Permeable capacitor electrode
US8343845B2 (en) Methods of manufacturing capacitor structures and methods of manufacturing semiconductor devices using the same
US10910382B2 (en) Method for fabricating semiconductor device
US20060284259A1 (en) Semiconductor device and method of manufacturing the same
US8138536B2 (en) Semiconductor device having cylindrical lower electrode of capacitor and manufacturing method thereof
KR100456577B1 (ko) 반도체 장치의 커패시터 및 그 제조 방법
JP2010287716A (ja) 半導体装置及びその製造方法
KR20120042574A (ko) 반도체 소자 및 그 제조 방법
JP2010251406A (ja) 半導体装置およびその製造方法
KR20020037684A (ko) 반도체 장치의 제조방법
US6844229B2 (en) Method of manufacturing semiconductor device having storage electrode of capacitor
KR20150005817A (ko) 반도체 소자 및 그 제조 방법
US20070007656A1 (en) Semiconductor device and methods thereof
CN114758989A (zh) 电容阵列结构及其制备方法、半导体结构
KR101035589B1 (ko) 캐패시터 및 그의 제조방법
CN113345896B (zh) 动态随机存取存储器装置及其制造方法
KR101035583B1 (ko) 캐패시터 및 그의 제조방법
KR20080001952A (ko) 스토리지 커패시터 및 그의 제조방법
KR100400327B1 (ko) 반도체소자의 캐패시터 형성방법
KR101035582B1 (ko) 스토리지 노드, 이를 구비한 캐패시터 및 그의 제조방법
KR100466982B1 (ko) 캐패시터를 갖는 반도체 장치 및 그 제조방법
KR100429373B1 (ko) 반도체소자의 커패시터 형성방법
KR20120093806A (ko) 반도체 소자 및 그 제조 방법
KR100703832B1 (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee