KR100368935B1 - 반도체 장치의 실린더형 스토리지 노드 형성방법 - Google Patents

반도체 장치의 실린더형 스토리지 노드 형성방법 Download PDF

Info

Publication number
KR100368935B1
KR100368935B1 KR10-2000-0063415A KR20000063415A KR100368935B1 KR 100368935 B1 KR100368935 B1 KR 100368935B1 KR 20000063415 A KR20000063415 A KR 20000063415A KR 100368935 B1 KR100368935 B1 KR 100368935B1
Authority
KR
South Korea
Prior art keywords
holes
filling material
periphery
film
conductive
Prior art date
Application number
KR10-2000-0063415A
Other languages
English (en)
Other versions
KR20020032773A (ko
Inventor
최성길
안태혁
정상섭
정대혁
이원준
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR10-2000-0063415A priority Critical patent/KR100368935B1/ko
Priority to US09/983,348 priority patent/US6451663B1/en
Priority to JP2001329912A priority patent/JP2002151600A/ja
Publication of KR20020032773A publication Critical patent/KR20020032773A/ko
Application granted granted Critical
Publication of KR100368935B1 publication Critical patent/KR100368935B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Abstract

본 발명은 반도체 장치의 실린더형 스토리지 노드 형성방법에 관한 것으로서, 특히 본 발명의 방법은 셀영역 상의 몰딩 절연막에 복수의 홀들을 형성하는 단계와, 복수의 홀들의 바닥의 에치 스톱층을 식각하여 플러그를 노출시키는 단계와, 복수의 홀들이 형성된 몰딩 절연막에 균일한 두께의 도전막을 도포하는 단계와, 도전막이 도포된 복수의 홀들 내에 충전물질을 채우는 단계와, 몰딩 절연막 상부와 복수의 홀들 주연부의 도전막이 노출되고, 각 홀들 내에 일정 높이로 충전물질을 남도록, 상기 충전물질의 상부를 에치백공정으로 제거하는 단계와, 각 홀들 내로 도전막들이 서로 분리되도록 상기 각 홀들 주연부에 노출된 도전막을 에치백공정으로 제거하는 단계와, 각 홀 내에 남겨진 충전물질을 완전히 제거하는 단계와, 남겨진 몰딩 절연막을 제거하여 실린더형 스토리지 노드를 형성하는 단계를 포함한다. 따라서, 본 발명에서는 스토리지 노드의 분리시 에치백공정에 의해 발생되는 셀영역의 중앙부와 주변부의 도전막이 손실 차이를 최소화시킴으로써 캐패시터의 용량을 균일하게 유지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 장치의 실린더형 스토리지 노드 형성방법{METHOD FOR FORMING CYLINDER TYPE STORAGE NODE IN SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치의 실린더형 스토리지 노드 형성방법에 관한 것으로서, 특히 스토리지 노드의 분리시 에치백공정에 의해 발생되는 셀영역의 중앙부와 주변부의 도전막이 손실 차이를 최소화시킴으로써 캐패시터의 용량을 균일하게 유지할 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 장치의 스토리지 노드 형성방법에 관한 것이다.
DRAM과 같은 반도체 메모리장치에서는 정보를 저장하기 위한 셀 캐패시터를 포함한다. 반도체 메모리 장치의 집적도가 증가함에 따라 셀당 단위 면적이 줄어들게 되고 이에 한정된 공간에 유효한 캐패시턴스를 확보하기 위한 여러 가지 방안들이 연구 개발되고 있다.
일반적으로 보편화된 캐패시터 구조로는 실린더형 스택구조가 소개되고 있다.
도 1을 참조하면, 실린더형 스토리지 노드는 층간절연막(10)에 매몰콘택(BC)을 위한 폴리 플러그(12)를 형성하고, 에칭 스톱퍼(14)로 질화막을 도포한다. 이어서, 질화막(14) 상에 몰딩 산화막(16)을 실린 더 높이만큼 증착한 다음에 사진식각공정을 통하여 몰딩 산화막에 홀(18)을 형성한다. 홀(18) 바닥에 노출된 질화막(14)을 에치백공정으로 제거하여 폴리 플러그(12)를 노출시킨다. 이어서, 스토리지 도전층(20)을 균일한 두께로 도포한다.
도 2를 참조하면, 스토리지 도전층(20) 상에 홀(18) 내부가 충분히 충전되도록 충전물질(22)을 증착시킨다. 충전물질(22)은 스토리지 노드 분리하기 위한 에치백공정시 스토리지 노드의 홀 바닥부분이 식각되는 방지하기 위한 것이다. 증착된 충전물질은 홀이 형성된 셀영역의 중앙에 비하여 홀이 없는 셀 주변부의 높이가 약 2,500 내지 3,000Å 정도 높은 단차를 가지게 된다. 도 3을 참조하면, 셀 주변부의 스톨리지 도전층이 완전히 제거되는 점을 식각 종말점으로 관리하여 도시된 점선까지 에치백 공정으로 충전물질(22)과 스토리지 도전층(20)을 제거하여 각 홀 단위로 스트리지 노드를 분리시킨다. 이 때, 셀 중앙부가 셀 주변부에 비하여 약 3,000Å정도 더 깊게 에칭되므로 결국 실린더 높이가 그만큼 낮아지게 되므로, 충분한 캐패시턴스를 확보하기 곤란한 경우가 발생된다.
도 4를 참조하면, 산화막과 폴리 실리콘의 식각선택비를 이용하여 충전물질과 몰딩 산화막을 제거하면, 실린더형 스토리지 노드(26)를 얻게 된다.
이와 같은 스토리지 노드 분리방법 중 하나는 홀 내의 잔존 충전물질을 제거하기 위하여 HF 계의 세정용액을 사용하여 리프트 오프방식으로 충전물질인 산화막을 제거하게 되는 데, 이 때, 웨이퍼의 엣지부위에서는 에칭 스톱퍼(14)의 하부층인 층간절연막도 함께 식각되어 후속 공정에서 브리지(BRIDGE) 및 결함 소스로 작용하게 되어 투인비트(TWIN-BIT) 실패등의 원인을 유발하여 소자의 신뢰성을 저하시키는 문제점이 지적되고 있다.
다른 하나는 플루어블 산화막(FLOWABLE OXIDE)을 홀의 충전물질로 사용하고 CMP 공정으로 스톨리지 노드를 분리하는 방법이 있다. 그러나 이 방법에서는 CMP 공정을 사용하기 때문에 웨이퍼 전체적으로 가공면의 변화가 존재하고, 마이크로 스크래치 발생 등으로 칩 또는 셀간 스트로지 노드의 높이 변화가 불균일하여 캐패시터 용량이 서로 다르게 나타나게 되어 소자의 신뢰성을 떨어뜨린다는 문제가 지적되고 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위하여 스토리지 노드의 분리시 에치백공정에 의해 발생되는 셀영역의 중앙부와 주변부의 도전막이 손실 차이를 최소화시킴으로써 캐패시터의 용량을 균일하게 유지할 수 있어 소자의 신뢰성을 향상시킬 수 있는 반도체 장치의 스토리지 노드 형성방법을 제공하는 데 있다.
도 1 내지 도 4는 일반적인 스토리지 노드를 형성하는 공정을 나타낸 도면들.
도 5 내지 도 9는 본 발명에 의한 스토리지 노드 형성공정을 나타낸 도면들.
<도면의 주요부분에 대한 부호의 설명>
10 : 층간 절연막 12 : 플러그
14 : 에칭 스톱퍼 16 : 몰딩 산화막
18 : 홀 20 : 스토리지 도전층
22 : 충전물질 24 : 보이드
26 ; 스토리지 노드
상기한 본 발명의 목적을 달성하기 위하여 본 발명의 제 1 방법은 셀영역 상의 몰딩 절연막에 복수의 홀들을 형성하는 단계와, 상기 복수의 홀들의 바닥의 에치 스톱층을 식각하여 플러그를 노출시키는 단계와, 상기 복수의 홀들이 형성된 몰딩 절연막에 균일한 두께의 도전막을 도포하는 단계와, 상기 도전막이 도포된 복수의 홀들 내에 충전물질을 채우는 단계와, 상기 몰딩 절연막 상부와 복수의 홀들 주연부의 도전막이 노출되고, 각 홀들 내에 일정 높이로 충전물질을 남도록, 상기 충전물질의 상부를 에치백공정으로 제거하는 단계와, 각 홀들 내로 도전막들이 서로 분리되도록 상기 각 홀들 주연부에 노출된 도전막을 에치백공정으로 제거하는 단계와, 각 홀 내에 남겨진 충전물질을 완전히 제거하는 단계와, 상기 남겨진 몰딩 절연막을 제거하여 실린더형 스토리지 노드를 형성하는 단계를 구비한 것을 특징으로 한다.
본 발명의 제 2 방법은 셀영역 상의 몰딩 절연막에 복수의 홀들을 형성하는 단계와, 상기 복수의 홀들의 바닥의 에치 스톱층을 식각하여 플러그를 노출시키는 단계와, 상기 복수의 홀들이 형성된 몰딩 절연막에 균일한 두께의 도전막을 도포하는 단계와, 상기 도전막이 도포된 복수의 홀들 내에 충전물질을 채우는 단계와, 상기 몰딩 절연막 상부와 복수의 홀들 주연부의 도전막이 노출되고, 각 홀들 내에 일정 높이로 충전물질을 남도록, 상기 충전물질의 상부를 습식식각으로 제거하는 단계와, 각 홀들 내로 도전막들이 서로 분리되도록 상기 각 홀들 주연부에 노출된 도전막을 에치백공정으로 제거하는 단계와, 각 홀 내에 남겨진 충전물질을 완전히 제거하는 단계와, 상기 남겨진 몰딩 절연막을 제거하여 실린더형 스토리지 노드를 형성하는 단계를 구비한 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여, 본 발명의 일 실시예를 통해 본 발명을 보다 상세하게 설명하고자 한다.
도 5 내지 도 9는 본 발명에 의한 스토리지 노드 형성공정을 나타낸다.
도 5를 참조하면, 반도체 기판에 액티브영역, 게이트, 비트라인 등을 형성한 후에 층간절연막을 덮은 상태에서, 층간절연막(10)에 매몰콘택(BC)을 위한 폴리 플러그(12)를 형성하고, 에칭 스톱퍼(14)로 질화막을 도포한다.
이어서, 질화막(14) 상에 몰딩 산화막(16)을 원하는 실린더 높이만큼 증착한 다음에 사진식각공정을 통하여 몰딩 산화막에 홀(18)을 형성한다. 홀(18) 바닥에 노출된 질화막(14)을 에치백공정으로 제거하여 폴리 플러그(12)를 노출시킨다. 이어서, 스토리지 도전층(20)을 균일한 두께로 도포한다.
도 6을 참조하면, 스토리지 도전층(20) 상에 홀(18) 내부가 충분히 충전되도록 충전물질(22), 예컨대 포토 레지스트, CVD 산화막(고온 USG, BPSG, SOG) 또는 플루어블 산화막을 증착시킨다. 충전물질(22)은 스토리지 노드 분리하기 위한 에치백공정시 스토리지 노드의 홀 바닥부분이 식각되는 방지하기 위한 것이다. 증착된충전물질은 홀이 형성된 셀영역의 중앙에 비하여 홀이 없는 셀 주변부의 높이가 약 2,500 내지 3,000Å 정도 높은 단차를 가지게 된다.
도 7을 참조하면, 충전물질로 포토 레지스트를 사용한 경우에는 셀영역의 중앙보다 셀 주변부의 식각속도가 빠르도록 산소가스와 질소가스의 혼합가스를 사용한다. 셀영역의 주변부의 포토 레지스트가 전부 제거되는 시점을 식각 종말점(둥 POINT)으로 잡아 포토 레지스트를 에치백 공정으로 제거하여 홀(18) 내에만 충전물질이 남도록 한다.
한편, 충전물질로 산화막을 사용한 경우에는 폴리실리콘과 식각 선택비가 큰 에천트로는 CHF3/CO/Ar 또는 C5F8/O2/Ar을 사용하여 C-C, CFx기를 이용하여 홀 내에만 충전물질이 남도록 에치백공정으로 제거한다. 따라서, 몰딩 산화막 상부의 폴리 실리콘이 노출되게 된다.
한편, 충전물질을 산화막을 사용한 경우에 HF 계열의 세정용액, 예컨대 LAL200(상품명) 세정용액을 사용하여 습식식각방법으로 홀 내부의 산화막을 제외한 몰딩 산화막 상부의 산화막을 제거한다. 이때, 오버에칭량을 50% 이내, 특히 바람직하기로는 10% 정도로 관리하는 것이 좋다. 그 이유는 도시한 바와 같이 홀 내에 충전된 충전물질 내에 보이드(24)가 형성된 경우에는 습식식각공정시 과도 식각될 경우에는 홀 바닥의 폴리 실리콘이 노출될 경우가 발생될 수 있다. 이와같은 경우에는 후속 폴리 실리콘 에치백 공정시 바닥의 노출된 폴리 실리콘이 식각되게 되어 불양이 발생될 우려가 있다.
도 8을 참조하면, 주가스인 SF6가스와 첨가가스인 Cl2 또는 O2 가스를 이용하여 노출된 폴리 실리콘을 등방성 에칭하여 홀 내로 폴리 실리콘, 즉 스토리지 도전층(20)을 분리시킨다.
도 9를 참조하면, 홀 내에 남아 있는 충전물질을 에싱(ASHING) 또는 습식식각공정을 이용하여 제거하고, 몰딩 산화막(16)을 제거함으로써 실린더형 스토리지 노드(26)를 얻게 된다.
본 발명에 의한 스토리지 노드는 그 높이가 약 1,000Å 이내로 손실되므로 상술한 기존의 방법에 비하여 충분한 셀캐패시턴스를 확보할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상, 설명한 바와 같이 본 발명에서는 스토리지 노드의 분리시 에치백공정에 의해 발생되는 셀영역의 중앙부와 주변부의 도전막이 손실 차이를 최소화시킴으로써 캐패시터의 용량을 균일하게 유지할 수 있어 소자의 신뢰성을 향상시킬 수 있다.

Claims (11)

  1. 셀영역의 중앙부와 주변부중 중앙부의 몰딩 절연막에 복수의 홀들을 형성하는 단계;
    상기 복수의 홀들의 바닥의 에치 스톱층을 식각하여 플러그를 노출시키는 단계;
    상기 복수의 홀들이 형성된 몰딩 절연막에 균일한 두께의 도전막을 도포하는 단계;
    상기 도전막이 도포된 복수의 홀들 내에 채워지고, 상기 홀들이 형성된 중앙부보다 주변부에서 높은 단차를 갖는 충전물질을 형성하는 단계;
    상기 주변부의 몰딩 절연막 상부의 도전막이 노출되는 시점을 식각 종말점으로 하여, 상기 주변부의 상기 몰딩 절연막 상부와 복수의 홀들 주연부의 도전막이 노출되고, 각 홀들 내에 일정 높이로 충전물질이 남도록, 상기 충전물질의 상부를 에치백공정으로 제거하는 단계;
    각 홀들 내로 도전막들이 서로 분리되도록 상기 주변주의 몰딩 절연막 상부 및 상기 각 홀들 주연부에 노출된 도전막을 에치백공정으로 제거하는 단계;
    각 홀 내에 남겨진 충전물질을 완전히 제거하는 단계;
    상기 남겨진 몰딩 절연막을 제거하여 실린더형 스토리지 노드를 형성하는 단계를 구비한 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  2. 제 1 항에 있어서, 상기 충전물질은 포토 레지스트인 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  3. 제 2 항에 있어서, 상기 포토 레지스트의 에치백 공정에서 에천트로는 산소가스와 질소가스의 혼합가스를 사용하는 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  4. 제 1 항에 있어서, 상기 충전물질은 산화막인 것을 특징으로 하는 특징으로하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  5. 제 4 항에 있어서, 상기 산화막의 에치백 공정에서 에천트로는 CHF3/CO/Ar 또는 C5F8/O2/Ar을 사용하여 C-C, CFx기를 이용하여 선택적으로 에칭하는 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  6. 제 1 항에 있어서, 상기 도전물질의 에치백 공정에서 에천트로는 주가스인 SF6가스와 첨가가스인 Cl2 또는 O2 가스를 이용하여 등방성 에칭하는 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  7. 제 1 항에 있어서, 상기 홀 내에 잔존된 충전물질의 제거시 에싱 또는 습식식각을 이용하여 제거하는 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  8. 셀영역의 중앙부와 주변부중 중앙부의 몰딩 절연막에 복수의 홀들을 형성하는 단계;
    상기 복수의 홀들의 바닥의 에치 스톱층을 식각하여 플러그를 노출시키는 단계;
    상기 복수의 홀들이 형성된 몰딩 절연막에 균일한 두께의 도전막을 도포하는 단계;
    상기 도전막이 도포된 복수의 홀들 내에 채워지고, 상기 홀들이 형성된 중앙부보다 주변부에서 높은 단차를 갖는 충전물질을 형성하는 단계;
    상기 주변부의 몰딩 절연막 상부의 도전막이 노출되는 시점을 식각 종말점으로 하여, 상기 주변부의 상기 몰딩 절연막 상부와 복수의 홀들 주연부의 도전막이 노출되고, 각 홀들 내에 일정 높이로 충전물질이 남도록, 상기 충전물질의 상부를 습식식각으로 제거하는 단계;
    각 홀들 내로 도전막들이 서로 분리되도록 상기 주변부의 몰딩 절연막 상부 및 상기 각 홀들 주연부에 노출된 도전막을 에치백공정으로 제거하는 단계;
    각 홀 내에 남겨진 충전물질을 완전히 제거하는 단계;
    상기 남겨진 몰딩 절연막을 제거하여 실린더형 스토리지 노드를 형성하는 단계를 구비한 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  9. 제 8 항에 있어서, 상기 충전물질은 고온 USG, BPSG, SOG, FOx 등의 갭 필 능력이 우수한 산화막인 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  10. 제 9 항에 있어서, 상기 산화막의 습식식각시 에천트는 HF 계열의 세정용액을 사용하는 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
  11. 제 10 항에 있어서, 상기 습식식각시 오버에치량을 50% 이내로 하는 것을 특징으로 하는 반도체 장치의 실린더형 스토리지 노드 형성방법.
KR10-2000-0063415A 2000-10-27 2000-10-27 반도체 장치의 실린더형 스토리지 노드 형성방법 KR100368935B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0063415A KR100368935B1 (ko) 2000-10-27 2000-10-27 반도체 장치의 실린더형 스토리지 노드 형성방법
US09/983,348 US6451663B1 (en) 2000-10-27 2001-10-24 Method of manufacturing a cylindrical storage node in a semiconductor device
JP2001329912A JP2002151600A (ja) 2000-10-27 2001-10-26 半導体装置のシリンダ型ストレージノード形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0063415A KR100368935B1 (ko) 2000-10-27 2000-10-27 반도체 장치의 실린더형 스토리지 노드 형성방법

Publications (2)

Publication Number Publication Date
KR20020032773A KR20020032773A (ko) 2002-05-04
KR100368935B1 true KR100368935B1 (ko) 2003-01-24

Family

ID=19695737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0063415A KR100368935B1 (ko) 2000-10-27 2000-10-27 반도체 장치의 실린더형 스토리지 노드 형성방법

Country Status (3)

Country Link
US (1) US6451663B1 (ko)
JP (1) JP2002151600A (ko)
KR (1) KR100368935B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078308B2 (en) * 2002-08-29 2006-07-18 Micron Technology, Inc. Method and apparatus for removing adjacent conductive and nonconductive materials of a microelectronic substrate
US7112121B2 (en) 2000-08-30 2006-09-26 Micron Technology, Inc. Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate
KR100475273B1 (ko) * 2002-07-09 2005-03-10 주식회사 하이닉스반도체 반도체소자의 저장전극 형성방법
KR100479606B1 (ko) * 2002-07-19 2005-03-30 주식회사 하이닉스반도체 반도체장치의 캐패시터 제조방법
KR100464859B1 (ko) * 2003-02-26 2005-01-06 삼성전자주식회사 스핀온글래스 조성물을 이용한 캐패시터 형성 방법
JP4908748B2 (ja) * 2003-09-22 2012-04-04 三星電子株式会社 半導体素子を製造するためのエッチング方法
US7153777B2 (en) * 2004-02-20 2006-12-26 Micron Technology, Inc. Methods and apparatuses for electrochemical-mechanical polishing
KR100599091B1 (ko) * 2004-10-06 2006-07-12 삼성전자주식회사 캐패시터 제조 방법
KR100593745B1 (ko) * 2004-12-17 2006-06-28 삼성전자주식회사 캐패시터의 스토리지 노드 형성방법
US20070056930A1 (en) * 2005-09-14 2007-03-15 International Business Machines Corporation Polysilicon etching methods
JP2009278098A (ja) * 2008-05-13 2009-11-26 Hynix Semiconductor Inc フラッシュメモリ素子及びその製造方法
CN104465495B (zh) * 2013-09-24 2017-11-03 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940020557A (ko) * 1993-02-12 1994-09-16 문정환 반도체 장치의 캐패시터 노드 제조방법
KR970003922A (ko) * 1995-06-30 1997-01-29 김주용 캐패시터의 전하저장전극 형성방법
KR19980043788A (ko) * 1996-12-05 1998-09-05 문정환 실린더형 캐패시터 제조방법
KR19990061112A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 캐패시터 형성방법
JP2000216356A (ja) * 1999-01-21 2000-08-04 Nec Corp 半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930009593B1 (ko) * 1991-01-30 1993-10-07 삼성전자 주식회사 고집적 반도체 메모리장치 및 그 제조방법(HCC Cell)
US5150276A (en) * 1992-01-24 1992-09-22 Micron Technology, Inc. Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings
KR960005251B1 (ko) * 1992-10-29 1996-04-23 삼성전자주식회사 반도체 메모리장치의 제조방법
KR960006030A (ko) * 1994-07-18 1996-02-23 김주용 반도체소자의 캐패시터 제조방법
KR0180779B1 (ko) * 1995-02-27 1999-03-20 김주용 반도체소자의 캐패시터 제조방법
JP2682509B2 (ja) * 1995-04-28 1997-11-26 日本電気株式会社 半導体装置の製造方法
JPH1050951A (ja) * 1996-07-30 1998-02-20 Nec Corp 半導体装置およびその製造方法
JP2930110B2 (ja) * 1996-11-14 1999-08-03 日本電気株式会社 半導体記憶装置およびその製造方法
JPH10289981A (ja) * 1997-04-11 1998-10-27 Sony Corp 半導体記憶装置の製造方法
JPH10313102A (ja) * 1997-05-12 1998-11-24 Nec Corp 半導体装置及びその製造方法
JPH11238852A (ja) * 1998-02-24 1999-08-31 Oki Electric Ind Co Ltd 半導体装置のキャパシタ及びその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940020557A (ko) * 1993-02-12 1994-09-16 문정환 반도체 장치의 캐패시터 노드 제조방법
KR970003922A (ko) * 1995-06-30 1997-01-29 김주용 캐패시터의 전하저장전극 형성방법
KR19980043788A (ko) * 1996-12-05 1998-09-05 문정환 실린더형 캐패시터 제조방법
KR19990061112A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 캐패시터 형성방법
JP2000216356A (ja) * 1999-01-21 2000-08-04 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6451663B1 (en) 2002-09-17
JP2002151600A (ja) 2002-05-24
US20020052089A1 (en) 2002-05-02
KR20020032773A (ko) 2002-05-04

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US20050263814A1 (en) Bottom electrode of capacitor of semiconductor device and method of forming the same
KR100876758B1 (ko) 반도체 소자의 제조방법
KR100368935B1 (ko) 반도체 장치의 실린더형 스토리지 노드 형성방법
KR100360739B1 (ko) 트렌치 캐패시터 및 반도체 트랜지스터 구조체와 그 형성 방법
US7161205B2 (en) Semiconductor memory device with cylindrical storage electrode and method of manufacturing the same
US6403431B1 (en) Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits
US7122467B2 (en) Method for fabricating semiconductor device
KR100465865B1 (ko) 반도체메모리장치의 스토리지노드 전극 제조방법
KR100589078B1 (ko) 커패시터 제조 방법 및 이를 채용한 디램 장치의 제조 방법
US20060019489A1 (en) Method for forming storage node contact of semiconductor device
US20080102595A1 (en) Etching method for manufacturing semiconductor device
US6238970B1 (en) Method for fabricating a DRAM cell capacitor including etching upper conductive layer with etching byproduct forming an etch barrier on the conductive pattern
US7338610B2 (en) Etching method for manufacturing semiconductor device
TWI833380B (zh) 形成半導體結構之方法
KR100230368B1 (ko) 반도체 장치의 커패시터 제조 방법
KR100329072B1 (ko) 반도체소자의캐패시터제조방법
KR100290587B1 (ko) 반도체장치제조방법
KR100359165B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100721546B1 (ko) 캐패시터 및 그의 제조 방법
KR100338814B1 (ko) 반도체 소자의 제조방법
KR100637688B1 (ko) 반도체소자의 캐패시터 형성방법
KR20060072963A (ko) 캐패시터의 스토리지 노드 전극 형성방법
KR20040059443A (ko) 반도체 소자의 캐패시터 제조방법
KR20000003611A (ko) 반도체소자의 전하저장전극 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee