KR20040059964A - 반도체소자의 커패시터 스토리지노드 콘택 형성방법 - Google Patents
반도체소자의 커패시터 스토리지노드 콘택 형성방법 Download PDFInfo
- Publication number
- KR20040059964A KR20040059964A KR1020020086472A KR20020086472A KR20040059964A KR 20040059964 A KR20040059964 A KR 20040059964A KR 1020020086472 A KR1020020086472 A KR 1020020086472A KR 20020086472 A KR20020086472 A KR 20020086472A KR 20040059964 A KR20040059964 A KR 20040059964A
- Authority
- KR
- South Korea
- Prior art keywords
- storage node
- node contact
- forming
- oxide film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000003990 capacitor Substances 0.000 title claims abstract description 13
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 3
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 2
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 claims description 2
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 239000002002 slurry Substances 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체기판상에 형성된 절연층을 선택적으로 식각하고 도전물질을 증착하여 제1스토리지노드콘택을 형성하는 단계와 상기 제1스토리지노드 콘택이 형성된 기판상에 연마정지 산화막을 형성하는단계, 사진식각공정을 통해 제2스토리지노드 콘택이 형성될 부위의 연마정지 산화막을 선택적으로 제거하고 도전물질을 증착하는 단계 및 CMP공정에 의해 상기 도전물질층을 상기 연마정지 산화막까지 연마하여 제2스토리지노드콘택을 형성하는 단계를 포함하여 이루어지는 반도체소자의 커패시터 스토리지노드 콘택 형성방법을 제공한다. 본 발명에 의하면, SC 스토리지노드 형성시 필요한 제2스토리지노드 콘택을 형성함에 있어서 CMP공정을 이용하여 콘택형성을 위해 증착된 폴리실리콘을 정지산화막까지 연마함으로써 정지산화막의 손실을 줄이고 폴리실리콘 디싱을 억제함으로써 전기적 특성 저하를 방지하고 소자의 신뢰성을 향상시킬 수 있게 된다.
Description
본 발명은 반도체 소자의 커패시터 형성방법에 관한 것으로, 특히 SC(Shifted circle) 스토리지노드 형성을 위한 스토리지노드 콘택 형성방법에 관한 것이다.
종래의 반도체소자의 스토리지노드 형성방법은 커패시터 용량을 확보하기 위하여 도1에 나타낸 바와 같이 스토리지노드 콘택(2) 바로 위에 스토리지노드(3)를 타원형의 실린더 형태로 구성하였다. 도1에서 참조부호1은 비트라인을 나타낸다.
상기와 같은 구조에 있어서, 집적도가 높아지면서 스토리지노드간 거리가 더욱 줄어들고 커패시터 용량을 더 늘이기 위해 스토리지노드 높이도 더욱 높아지고 있다. 스토리지노드를 타원형으로 구성할 경우 발생하는 스토리지노드 보윙(bowing)으로 인한 스토리지노드 브릿지 문제, 스토리지노드간 거리가 줄어 들고 스토리지노드 높이는 늘어나면서 스토리지노드가 떨어져 인접한 스토리지노드가 서로 붙어버리는 리닝(leaning) 문제(4)(도2 참조)가 심각하게 대두되었다.
또한, 스토리지노드와 스토리지노드 콘택을 직접 연결하기 때문에 생기는 스토리지노드와 비트라인간의 단락으로 인한 SAC 페일(fail)도 일어나고 있다. 이와 같은 문제를 해결하기 위하여 도3에 나타낸 바와 같이 스토리지노드를 지그재그로 위치시킨 SC(shifted circle) 구조가 도입되었다. 이 구조는 스토리지노드(6)를 지그재그 형태의 원형으로 형성하여 스토리지노드간 간격을 충분히 확보할 수 있어스토리지노드의 리닝문제를 해결할 수 있으며, 또한 스토리지노드가 원형이므로 보윙문제도 해결할 수 있다. 또한, 이 방법은 스토리지노드와 스토리지노드 콘택이 직접적으로 연결되지 않기 때문에 SAC 페일도 방지할 수 있다.
그러나 이 방법은 스토리지노드 콘택 또한 지그재그로 위치해야 하기 때문에 기존의 스토리지노드 콘택만 형성했던 방법과는 달리 일반적인 스토리지노드 콘택을 형성한 후에 제2의 스토리지노드 콘택(5)을 다시 형성하여 지그재그 콘택을 만들어 주어야 한다.
종래의 일반적인 제2스토리지노드 콘택 형성방법은 도4에 나타낸 바와 같이 사진식각공정으로 콘택부위를 만들고 폴리실리콘(9)을 증착한 다음, 폴리실리콘 에치백공정으로 콘택을 형성하였다. 도4에서 참조부호 7은 분리산화막, 8은 일반적인 스토리지노드 콘택용 폴리실리콘, 10은 정지산화막을 각각 나타낸다.
그러나 상기 폴리실리콘 에치백공정은 실리콘과 하부정지막인 산화막과의 선택비 부족으로 도5에 도시한 바와 같이 산화막 손실(11)이 발생하고, 과도한 에치백으로 인한 폴리실리콘 디싱(dishing) 현상(12)이 일어난다는 문제가 있다. 산화막 손실과 폴리실리콘 디싱은 후속 스토리지노드 형성공정을 어렵게 할 뿐만 아니라 소자의 전기적 특성을 악화시키는 역할을 한다.
본 발명은 상기 문제점을 해결하기 위한 것으로써, CMP공정을 이용하여 콘택형성을 위해 증착된 폴리실리콘을 정지산화막까지 연마함으로써 정지산화막의 손실을 줄이고 폴리실리콘 디싱을 억제함으로써 전기적 특성 저하를 방지하고 소자의 신뢰성을 향상시킬 수 있도록 한 커패시터 스토리지노드 콘택 형성방법을 제공하는데 목적이 있다.
도1은 종래의 커패시터 스토리지노드콘택 구조를 도시한 평면도.
도2는 종래의 커패시터 스토리지노드콘택 형성시의 문제점을 도시한 평면도.
도3은 종래의 SC 스토리지노드콘택 구조를 도시한 평면도.
도4 및 도5는 종래의 SC 스토리지노드콘택 형성과정을 도시한 단면도.
도6은 본 발명에 의한 SC 스토리지노드콘택 형성공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 비트라인 2 : 스토리지노드 콘택
3 : 스토리지노드 4 : 스토리지노드 리닝현상
5 : 제2스토리지노드 콘택 6 : SC 스토리지노드
7 : 분리산화막 8 : 제1스토리지노드콘택 폴리실리콘
9 : 제2스토리지노드콘택 폴리실리콘 10 : 정지산화막
11 : 정지산화막 손실 12 : 폴리실리콘 디싱현상
상기 목적을 달성하기 위한 본 발명의 커패시터 스토리지노드 콘택 형성방법은, 반도체기판상에 형성된 절연층을 선택적으로 식각하고 도전물질을 증착하여 제1스토리지노드콘택을 형성하는 단계와 상기 제1스토리지노드 콘택이 형성된 기판상에 연마정지 산화막을 형성하는 단계, 사진식각공정을 통해 제2스토리지노드 콘택이 형성될 부위의 연마정지 산화막을 선택적으로 제거하고 도전물질을 증착하는 단계 및 CMP공정에 의해 상기 도전물질층을 상기 연마정지 산화막까지 연마하여 제2스토리지노드콘택을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
본 발명은 일반적인 스토리지노드 콘택 형성방법과 동일한 방법으로 도4에 나타낸 바와 같이 제1스토리지노드 콘택(8)을 형성한다. 이어서 제2스토리지노드 콘택을 형성하기 위하여 먼저, 제1스토리지노드 콘택(8)이 형성된 기판상에 정지산화막(10)을 500Å~4000Å 정도 증착하고, 제2스토리지노드 콘택 형성을 위한 사진식각공정을 통해 제2스토리지노드 콘택이 형성될 부위의 정지산화막(10)을 제거한 후, 도핑된 또는 도핑되지 않은 폴리실리콘(9) 또는 비정질실리콘을 1000Å~5000Å 증착한다. 상기 정지산화막으로는 HDP(high density plasma)방식의 산화막, BPSG와 PSG등의 도핑된 산화막, PE-TEOS등의 화학증착법을 이용한 산화막을 이용한다. 상기 제2스토리지노드 콘택 형성을 위한 사진식각공정시 제1스토리지노드콘택과 제2스토리지노드 콘택이 서로 연결되도록 공정을 행한다.
이어서 CMP공정에 의해 상기 폴리실리콘(9)을 정지산화막까지 연마함으로써 도6에 나타낸 바와 같이 정지산화막의 손실이나 폴리실리콘의 디싱 없이 제2스토리지노드콘택을 형성한다. 상기 CMP공정에서 사용하는 슬러리는 pH가 5~11이고 실리카 또는 세리아 연마제가 포함된 것을 이용한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의하면, SC 스토리지노드 형성시 필요한 제2스토리지노드 콘택을 형성함에 있어서 CMP공정을 이용하여 콘택형성을 위해 증착된 폴리실리콘을 정지산화막까지 연마함으로써 정지산화막의 손실을 줄이고 폴리실리콘 디싱을 억제함으로써 전기적 특성 저하를 방지하고 소자의 신뢰성을 향상시킬 수 있게 된다.
Claims (8)
- 반도체기판상에 형성된 절연층을 선택적으로 식각하고 도전물질을 증착하여 제1스토리지노드콘택을 형성하는 단계;상기 제1스토리지노드 콘택이 형성된 기판상에 연마정지 산화막을 형성하는 단계;사진식각공정을 통해 제2스토리지노드 콘택이 형성될 부위의 연마정지 산화막을 선택적으로 제거하고 도전물질을 증착하는 단계; 및CMP공정에 의해 상기 도전물질층을 상기 연마정지 산화막까지 연마하여 제2스토리지노드콘택을 형성하는 단계를 포함하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 반도체소자의 커패시터 스토리지노드는 SC(shifted circle) 구조를 가지는 것을 특징으로 하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 연마정지 산화막은 500Å~4000Å 두께로 형성하는 것을 특징으로 하는반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 연마정지 산화막으로 HDP방식의 산화막, BPSG와 PSG등의 도핑된 산화막 또는 PE-TEOS등의 화학증착법을 이용한 산화막을 이용하는 것을 특징으로 하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 제2스토리지노드콘택 형성용 도전물질로 도핑된 또는 도핑되지 않은 폴리실리콘이나 비정질실리콘을 사용하는 것을 특징으로 하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 제2스토리지노드콘택 형성용 도전물질을 1000Å~5000Å 두께로 증착하는 것을 특징으로 하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 제1스토리지노드콘택과 제2스토리지노드 콘택이 서로 연결되도록 형성하는 것을 특징으로 하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
- 제1항에 있어서,상기 CMP공정에서 pH가 5~11이고 실리카 또는 세리아 연마제가 포함된 슬러리를 사용하는 것을 특징으로 하는 반도체소자의 커패시터 스토리지노드 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086472A KR20040059964A (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 커패시터 스토리지노드 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020086472A KR20040059964A (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 커패시터 스토리지노드 콘택 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040059964A true KR20040059964A (ko) | 2004-07-06 |
Family
ID=37351919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020086472A KR20040059964A (ko) | 2002-12-30 | 2002-12-30 | 반도체소자의 커패시터 스토리지노드 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040059964A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888724B2 (en) | 2004-12-24 | 2011-02-15 | Samsung Electronics, Co., Ltd. | Capacitors for semiconductor memory devices |
-
2002
- 2002-12-30 KR KR1020020086472A patent/KR20040059964A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7888724B2 (en) | 2004-12-24 | 2011-02-15 | Samsung Electronics, Co., Ltd. | Capacitors for semiconductor memory devices |
| US8394697B2 (en) | 2004-12-24 | 2013-03-12 | Samsung Electronics Co., Ltd. | Methods of forming capacitors for semiconductor memory devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100360414B1 (ko) | 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법 | |
| US20050263814A1 (en) | Bottom electrode of capacitor of semiconductor device and method of forming the same | |
| KR20040023297A (ko) | 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법 | |
| US7056828B2 (en) | Sidewall spacer structure for self-aligned contact and method for forming the same | |
| JP3902507B2 (ja) | 半導体素子のリペアヒューズ開口方法 | |
| US6403431B1 (en) | Method of forming in an insulating layer a trench that exceeds the photolithographic resolution limits | |
| JPH1050962A (ja) | 半導体装置の製造方法 | |
| US6451663B1 (en) | Method of manufacturing a cylindrical storage node in a semiconductor device | |
| KR100314134B1 (ko) | 자기정합 콘택을 갖는 반도체장치 및 그 제조방법 | |
| US20050014330A1 (en) | Method of planarizing an interlayer dielectric layer | |
| KR100499161B1 (ko) | 자기 정렬 콘택용 측벽 스페이서 구조물 및 이의 제조 방법 | |
| KR100366614B1 (ko) | 티형 트렌치 소자분리막 형성방법 | |
| KR20020002898A (ko) | 반도체메모리장치의 스토리지노드 전극 제조방법 | |
| US7074725B2 (en) | Method for forming a storage node of a capacitor | |
| US7037821B2 (en) | Method for forming contact of semiconductor device | |
| KR100356798B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040059964A (ko) | 반도체소자의 커패시터 스토리지노드 콘택 형성방법 | |
| KR100390838B1 (ko) | 반도체 소자의 랜딩 플러그 콘택 형성방법 | |
| KR20040057485A (ko) | 반도체소자 제조 방법 | |
| KR20020024735A (ko) | 스토리지 노드 콘택 형성방법 | |
| KR100881829B1 (ko) | 반도체소자의 캐패시터 제조방법 | |
| KR100546145B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20030049479A (ko) | 다마신 기법으로 비트라인을 형성하는 반도체 소자의 제조방법 | |
| KR100318455B1 (ko) | 반도체소자의커패시터형성방법 | |
| KR20010063260A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |