KR20020024735A - 스토리지 노드 콘택 형성방법 - Google Patents

스토리지 노드 콘택 형성방법 Download PDF

Info

Publication number
KR20020024735A
KR20020024735A KR1020000056523A KR20000056523A KR20020024735A KR 20020024735 A KR20020024735 A KR 20020024735A KR 1020000056523 A KR1020000056523 A KR 1020000056523A KR 20000056523 A KR20000056523 A KR 20000056523A KR 20020024735 A KR20020024735 A KR 20020024735A
Authority
KR
South Korea
Prior art keywords
storage node
layer
node contact
resultant
forming
Prior art date
Application number
KR1020000056523A
Other languages
English (en)
Other versions
KR100653983B1 (ko
Inventor
공필구
김종삼
배영헌
김준기
이동덕
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000056523A priority Critical patent/KR100653983B1/ko
Publication of KR20020024735A publication Critical patent/KR20020024735A/ko
Application granted granted Critical
Publication of KR100653983B1 publication Critical patent/KR100653983B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 기판의 콘택 형성 공정 중 비트 라인 사이에 인위적 보이드를 형성시키는 스토리지 노드 콘택 형성 방법에 관한 것으로, 도체 층간 절연물로 사용하고 있는 산화물 중 층 덮힘성이 좋지 않은 절연보호막을 이용하여 콘택 형성 부위에 선택적으로 보이드를 형성하여 하드마스크질화막의 손상을 작게 할수 있으며 플러그폴리와 비트라인 간의 쇼트가 발생하는 것을 방지하도록 할 수 있는 것을 특징으로 하여 반도체 소자의 특성, 신뢰성 및 수율을 향상시키고 그에 따른 반도체 소자의 고집적화를 가능하게 하는 기술로 매우 유용하고 효과적인 장점을 지닌 발명에 관한 것이다.

Description

스토리지 노드 콘택 형성 방법 {Method for forming the storage node contact}
본 발명은 스토리지 노드 콘택 형성 방법에 관한 것으로, 보다 상세하게는 반도체 기판의 콘택 형성 공정 중 소정의 하부 구조를 갖는 반도체 기판 상에 비트라인과 스페이서를 갖는 게이트 사이에 인위적 보이드를 형성시켜 게이트와 콘택 폴리실리콘층에 쇼트가 발생하는 것을 방지하도록 하는 반도체 소자의 스토리지 노드 콘택 형성방법에 관한 것이다. 최근 반도체 장치가 고집적화되어 감에 따라, 디자인 룰(design rule)이 점차 축소되고, 공정의 여유도도 점차로 줄어들고 있다. 특히 DRAM(Dynamic Random Access Memory)의 경우, 기가(Giga) 비트 수준의 제품으로 연구가 진행되어 감에 따라 제조공정에서 설계 룰이나 공정의 여유도가 차지하는 비중이 점차로 증가되고, 결과적으로 소자의 동작 특성에도 영향을 미치고 있다. 특히, DRAM에 사용되는 커패시터는 데이터의 정상적인 입출력이나 리프레시(refresh) 특성의 확보를 위해 제한된 면적에 일정 용량 이상의 커패시턴스(capacitance)를 확보해야만 하므로, 이를 달성하기 위해 커패시터의 스토리지 노드의 구조가 3차원적으로 복잡해지고, 그 높이도 증가되고 있다. 따라서 DRAM의 커패시터에 있어서 설계 룰의 축소나 공정 여유도의 감소는 여느 메모리 장치나 소자 보다도 심각한 제약으로 받아들여지고 있다.
상기와 같은 문제를 극복하고 일정 수준 이상의 커패시턴스를 확보하기 위하여 여러 가지 구조의 커패시터가 제안되었는데, 대별하면 트렌치(trench)형, 스택(stack)형, 또는 상기 2가지를 적절히 조합한 조합형으로 분류할 수 있다.
일반적으로, 스토리지 노드는 데이터를 저장하기 위하여 전하를 저장하는 전극으로서, 통상적으로 소정의 공정을 거쳐서 게이트를 형성한 후 절연막을 적층하고, 마스킹식각으로 하부와 연결되는 콘택홀을 형성하고, 그 콘택홀 내에 실리콘을 적층하여 CMP연마 공정을 평탄화하여서 형성하게 된다.
도1은 종래의 홀 형태의 스토리지 노드 콘택 형성을 보여주는 단면도이다.
도1에 도시된 바와 같이, 소정의 하부 구조를 갖는 반도체 기판(1)상에 게이트 산화막(2)와 도전막(3)을 적층한 마스크 패턴을 형성한 후 마스크 패턴 측벽에 스페이서(5)를 형성하여 비트라인(A)를 형성한다.
그리고, 상기 결과물 상에 하드마스크층(7)과 감광막(9)를 적층하여서 마스킹 식각으로 비트라인(A) 사이의 반도체 기판(1)에 콘택홀(10)을 형성한 후 감광막(9)을 제거한다.
그런데, 상기한 종래의 스토리지 노드 콘택 형성방법은, 도1에서 "B"로 표시된 바와 같이, 비트라인(A)의 도전막(3)인 텅스텐실리사이드층이 식각으로 인하여 노출되면서 후속 공정에서 콘택홀 내에 폴리실리콘층을 적층하면서 쇼트가 발생하는 문제점을 가지고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 소정의 하부 구조를 갖는 반도체 기판 상에 도전막과 스페이서를 갖는 비트라인를 형성한 후, 층덮힘성이 나쁜 절연보호막을 도포하여 게이트 사이에 인위적인 보이드를 형성하고, 상기 결과물을 마스킹 식각하여 질화막 스페이서 외곽 및 바닥에 산화막 스페이서가 형성되게 하므로써 스토리지 노드 식각시 보이드까지 식각하여도 하드마스크층 어택(attack)이 없으며, 플러그 상부 소량의 산화막을 식각 할 시에도 식각량이 소량이기 때문에, 하드마스크층의 손실을 작게 할수 있으며 스토리지 노드와 비트라인 간의 쇼트가 발생하는 것을 방지하도록 하는 것이 목적이다.
도1은 종래의 스토리지 노드 콘택 형성을 나타낸 단면도이다.
도2a 내지 도2f는 본 발명의 스토리지 노드 콘택 형성방법을 단계적으로 나타낸 단면도이다.
- 도면의 주요부분에 대한 부호의 설명 -
1 : 반도체 기판 2 : 게이트 산화막
3 : 도전막 5 : 측벽 스페이서
7 : 하드마스크층 9 : 감광막
10 : 콘택 100 : 반도체 기판
105 : 층간 절연막 109 : 도전막
112 : 하드마스크층 115 : 제1질화막
115' : 질화막 스페이서 120 : 플러그폴리
125 : 보이드 130 : 절연보호막(층덮힘이 나쁜 산화막)
130' : 산화막 스페이서 140 : 제2질화막
150 : 감광막 160 : 콘택 형성부위
상기 목적을 달성하기 위하여, 본 발명은 소정의 하부 구조를 갖는 반도체 기판 상에 층간절연막을 증착하고 마스킹 식각을 실시하여 플러그폴리를 형성하는 단계와, 상기 결과물 상에 게이트를 형성하는 단계와, 상기 결과물 상에 층덮힘성이 나쁜 절연보호막을 증착하여 보이드를 형성하는 단계와, 상기 결과물 상에 콘택 형성부위를 보호하는 감광막을 증착하여 스토리지 노드 콘택 형성을 위한 마스킹 식각을 진행하는 단계와, 상기 결과물 상에 스토리지 노드 콘택이 형성되지 않는 부위에 매립성이 좋은 산화막을 증착하여 스토리지 노드 콘택이 형성되는 부위간에 절연공정을 실시하는 단계와, 상기 결과물을 CMP공정으로 평탄화를 실시한 후 제2질화막을 증착하는 단계와, 상기 결과물 상에 감광막을 증착하여 스토리지 노드 콘택 형성을 위한 마스킹 식각을 진행하여 플러그폴리와 연결되는 스토리지 노드 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 스토리지 노드 콘택 형성방법을 제공한다.
본 발명은 게이트 배선 사이에 매립된 층덮힘성이 나쁜 절연보호막 증착 시 충분히 증착되지 못하여 형성된 보이드를 이용하여 하드마스크층의 손실을 작게 할수 있으며 플러그폴리와 비트라인 간의 쇼트가 발생하는 것을 방지할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 대해 상세히 설명하고자 한다.
도2a에 도시된 바와 같이, 소정의 하부 구조를 갖는 반도체 기판 상에 층간절연막을 증착하여 감광막을 적층하고 마스킹 식각을 실시하여 플러그폴리를 형성한다.
그리고, 도2b에 도시된 바와 같이, 상기 결과물 상에 게이트산화막(105), 도전막(109), 하드마스크층(112) 및 제1질화막(115)을 차례로 증착하여 마스크 패턴을 형성한다.
이때, 상기 제1질화막(115)을 증착시 100Å 두께로 증착한다.
이어서, 도2c에 도시된 바와 같이, 상기 결과물 상에 감광막을 증착하여 플러그(120)까지 마스킹 식각하여 질화막 스페이서(115')로 LP 질화막을 형성하여 비트라인(A)를 형성한다.
이때, 상기 LP 질화막은 100 내지 400Å의 두께로 형성한다.
도2d에 도시된 바와 같이, 상기 결과물 상에 층덮힘성이 나쁜 절연보호막을 도포 시 인위적인 보이드(125)가 형성되며, 질화막 스페이서 측벽에 잔류한 산화막 스페이서가 형성된다.
상기 층덮힘성이 나쁜 절연보호막(130) 증착 시 보이드(125)가 형성되며 보이드(125)의 측벽 및 하부에 잔류된 산화막(130)을 HF계열의 화학 용액을 사용하여 제거하므로써 보이드(125)를 크게 형성한다.
그리고, 도2e에 도시된 바와 같이, 상기 결과물을 CMP공정으로 평탄화하여 제2질화막(140)을 증착한다.
이때, 상기 제2질화막(140)은 1 내지 1000Å의 두께로 형성한다.
도2f에 도시한 바와 같이 상기 결과물 상에 스토리지 노드 콘택이 식각될 수 있도록 노광공정을 실시한다.
마지막으로, 도2g에 도시한 바와 같이 상기 결과물의 콘택 형성부위(160)를 마스킹 식각하여 스토리지 노드 콘택(180)을 형성한다.
후속 공정은 공지된 기술을 이용하여 전하저장전극 및 금속배선을 실시하여 반도체 장치를 제조한다.
따라서, 상기한 바와 같이, 본 발명에 따른 스토리지 노드 콘택 형성방법을 이용하게 되면, 소정의 하부 구조를 갖는 반도체 기판 상에 플러그폴리를 형성한 후, 상기 결과물 상에 비트라인과 스페이서를 갖는 비트라인을 형성하며, 층덮힘성이 나쁜 절연보호막을 증착하여 비트라인 사이에 인위적인 보이드를 형성하고, 상기 결과물을 마스킹 식각하여 질화막 스페이서 외곽 및 바닥에 산화막 스페이서가 형성되게 하므로써 스토리지 노드 식각시 보이드까지 식각하여도 하드마스크층 어택(attack)이 없으며, 플러그폴리 상부 소량의 산화막을 식각 할 시에도 식각량이 소량이기 때문에, 하드마스크층의 손실을 작게 할수 있으며 스토리지 노드와 비트라인 간의 쇼트가 발생하는 것을 방지하도록 하는 매우 유용하고 효과적인 발명이다.

Claims (4)

  1. 소정의 하부 구조를 갖는 반도체 기판 상에 층간절연막을 증착하고 마스킹 식각을 실시하여 플러그폴리를 형성하는 단계와;
    상기 결과물 상에 게이트산화막, 도전막, 하드마스크층을 순차적으로 적층하여 마스킹식각으로 패터닝 한 후, 양측에 질화막 스페이서를 적층하여 비트라인를 형성하는 단계와;
    상기 결과물 상에 층덮힘성이 나쁜 절연보호막을 증착하여 비트라인 사이에 보이드를 형성하는 단계와;
    상기 결과물 상에 콘택 형성부위를 보호하는 감광막을 증착하여 스토리지 노드 콘택 형성을 위한 마스킹 식각을 진행하는 단계와;
    상기 결과물 상에 스토리지 노드 콘택이 형성되지 않는 부위에 매립성이 좋은 산화막을 증착하여 스토리지 노드 콘택이 형성되는 부위간에 절연공정을 실시하는 단계와;
    상기 결과물을 CMP공정으로 평탄화를 실시한 후 제2질화막을 증착하는 단계와;
    상기 결과물 상에 감광막을 증착하여 스토리지 노드 콘택 형성을 위한 마스킹 식각을 진행하여 플러그폴리와 연결되는 스토리지 노드 콘택을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 스토리지 노드 콘택 형성방법.
  2. 제 1항에 있어서, 상기 질화막 식각 시 질화막 스페이서 두께는 100 내지 400Å인 것을 특징으로 하는 스토리지 노드 콘택 형성방법.
  3. 제 1항에 있어서, 상기 층덮힘성이 나쁜 절연보호막은 PE-TEOS막으로 증착하는 것을 특징으로 하는 스토리지 노드 콘택 형성방법.
  4. 제 1항에 있어서, 상기 산화막 식각 절연층으로 제2질화막 두께를 1 내지 1000Å인 것을 특징으로 하는 스토리지 노드 콘택 형성방법.
KR1020000056523A 2000-09-26 2000-09-26 스토리지 노드 콘택 형성방법 KR100653983B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000056523A KR100653983B1 (ko) 2000-09-26 2000-09-26 스토리지 노드 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000056523A KR100653983B1 (ko) 2000-09-26 2000-09-26 스토리지 노드 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20020024735A true KR20020024735A (ko) 2002-04-01
KR100653983B1 KR100653983B1 (ko) 2006-12-05

Family

ID=19690542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000056523A KR100653983B1 (ko) 2000-09-26 2000-09-26 스토리지 노드 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100653983B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7268085B2 (en) * 2003-06-02 2007-09-11 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100772792B1 (ko) * 2005-11-21 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100811250B1 (ko) * 2001-12-19 2008-03-07 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140025799A (ko) 2012-08-22 2014-03-05 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474541B1 (ko) * 1997-12-31 2005-05-17 주식회사 하이닉스반도체 반도체소자의비트라인형성방법
KR100520638B1 (ko) * 1998-10-13 2005-11-25 주식회사 하이닉스반도체 반도체 소자의 콘택 형성방법_
KR100510998B1 (ko) * 2000-09-26 2005-08-30 주식회사 하이닉스반도체 스토리지 노드 콘택 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811250B1 (ko) * 2001-12-19 2008-03-07 주식회사 하이닉스반도체 반도체소자의 커패시터 제조방법
US7268085B2 (en) * 2003-06-02 2007-09-11 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100772792B1 (ko) * 2005-11-21 2007-11-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Also Published As

Publication number Publication date
KR100653983B1 (ko) 2006-12-05

Similar Documents

Publication Publication Date Title
KR100292938B1 (ko) 고집적디램셀커패시터및그의제조방법
KR100308622B1 (ko) 디램 셀 캐패시터 및 제조 방법
US6391736B1 (en) Method for fabricating a capacitor of a semiconductor device and a capacitor made thereby
US5677221A (en) Method of manufacture DRAM capacitor with reduced layout area
KR100431810B1 (ko) 반도체소자 및 엠아이엠 캐패시터 제조방법
US6184079B1 (en) Method for fabricating a semiconductor device
JP4526736B2 (ja) 半導体素子の形成方法
US6812092B2 (en) Method for fabricating transistors having damascene formed gate contacts and self-aligned borderless bit line contacts
KR101168606B1 (ko) 반도체 장치의 배선 구조물 및 이의 형성 방법
KR20010026149A (ko) 디램셀 제조 방법
US6200849B1 (en) Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers
US5960280A (en) Method of fabricating a fin/cavity capacitor structure for DRAM cell
KR100653983B1 (ko) 스토리지 노드 콘택 형성방법
KR100403329B1 (ko) 반도체소자의 비트라인 형성방법
KR100510998B1 (ko) 스토리지 노드 콘택 형성 방법
KR100282431B1 (ko) 반도체 소자의 커패시터 및 그 형성방법
KR100537187B1 (ko) 반도체소자 제조 방법
KR100955263B1 (ko) 반도체 소자의 제조방법
KR20010011640A (ko) 반도체 장치의 플러그폴리 형성방법
US6165867A (en) Method to reduce aspect ratio of DRAM peripheral contact
KR100668723B1 (ko) 반도체 메모리 소자 형성방법
KR100546112B1 (ko) 반도체소자의 제조방법
KR20010059014A (ko) 반도체소자의 제조방법
KR20040079171A (ko) 반도체소자의 제조방법
KR20010039179A (ko) 반도체 장치의 실린더형 커패시터 스토리지 전극 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee