JP4353685B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4353685B2 JP4353685B2 JP2002271700A JP2002271700A JP4353685B2 JP 4353685 B2 JP4353685 B2 JP 4353685B2 JP 2002271700 A JP2002271700 A JP 2002271700A JP 2002271700 A JP2002271700 A JP 2002271700A JP 4353685 B2 JP4353685 B2 JP 4353685B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- conductive film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 87
- 239000011229 interlayer Substances 0.000 claims description 161
- 229910052751 metal Inorganic materials 0.000 claims description 113
- 239000002184 metal Substances 0.000 claims description 113
- 230000002093 peripheral effect Effects 0.000 claims description 88
- 239000000758 substrate Substances 0.000 claims description 37
- 239000010410 layer Substances 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 239000010953 base metal Substances 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 124
- 238000010586 diagram Methods 0.000 description 39
- 238000000034 method Methods 0.000 description 27
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 20
- 239000003870 refractory metal Substances 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 229910052814 silicon oxide Inorganic materials 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 229910052707 ruthenium Inorganic materials 0.000 description 13
- 150000004767 nitrides Chemical class 0.000 description 12
- 229910052697 platinum Inorganic materials 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 229910000510 noble metal Inorganic materials 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 10
- 239000007788 liquid Substances 0.000 description 10
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 230000035515 penetration Effects 0.000 description 9
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000010338 mechanical breakdown Methods 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- -1 ammonia Chemical compound 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003071 TaON Inorganic materials 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置に関し、より具体的には高信頼性のキャパシタを有する微細化された半導体装置に関するものである。
【0002】
【従来の技術】
図36は、従来の半導体装置を例示する図である。図36において、シリコン基板101の上にシリコン酸化膜等の下地層間絶縁膜103が積層され、その上にシリコン窒化膜および/または金属酸化膜などの絶縁膜105が配置されている。絶縁膜105の上には、シリコン酸化膜等の層間絶縁膜107が堆積される。絶縁膜105は、層間絶縁膜107に含まれ、層間絶縁膜107の一部と考えることもできる。
【0003】
この半導体装置は、大きくキャパシタが設けられるキャパシタ領域と、マークおよびTEG(Test Element Group)領域とに分けられている。DRAMにおける周辺回路領域を含めて、マークおよびTEG領域などを、周辺領域と呼ぶこととする。キャパシタ領域の層間絶縁膜107内には、キャパシタの下部電極を構成するストレージノード111が設けられている。このストレージノードは、ドープト多結晶シリコンで形成されていたが、半導体装置の微細化の進展に伴ない、キャパシタの大容量化を達成するためストレージノードを構成するドープト多結晶シリコン膜の厚さを薄くしてきた。このドープト多結晶シリコン膜の厚さの薄膜化を推進した弊害として、TEG領域におけるストレージノードのコンタクトを確実に得にくい問題を生じた(例えば、特許文献1参照)。
【0004】
上記ドープト多結晶シリコンを用いてストレージノードを形成する場合もあるが、さらに上記キャパシタにおける大容量化を推進する場合などにおいては、ストレージノード111は、ルテニウム(Ru)、白金(Pt)等の貴金属、またはタングステン(W)等の高融点金属から形成される。ストレージノード111と、シリコン基板とを電気的に接続するプラグ配線109が、下地層間絶縁膜103を貫通するように設けられている。ストレージノード111と同じ層の周辺領域には、写真製版で必要とされるアラインメントマーク113、すなわち重ね合わせ検査マークや露光機アラインメントマークが形成されている。これらのアラインメントマーク113は、ストレージノード111と同一工程で形成される。したがって、ストレージノード111とアラインメントマーク113とは、同じ材質で形成されている。
【0005】
【特許文献1】
特開2001−339050号公報
【0006】
【発明が解決しようとする課題】
上記のように、ストレージノード111にルテニウムや白金等の貴金属を用いた場合、ストレージノード111と下地層間絶縁膜103との密着性が低いことが問題となる。このため、後工程におけるアニール処理や酸化処理、とくにキャパシタ誘電体膜にTa2O5を用いた場合、Ta2O5のオゾン(O3)による酸化処理(または結晶化処理)の際に、ストレージノードの剥がれが発生しやすい。なかでも、図36のA部におけるように、周辺領域の層間絶縁膜107の上部表面に延在する部分のアラインメントマーク113は、非常に剥がれ易い。
【0007】
図37は、図36に示す従来の半導体装置の変形例を示す図である。図37において、ストレージノード111は円筒形であり、円筒形の金属膜が上方に突き出ている。この円筒形のストレージノードは、図36における層間絶縁膜107にホールを開口し、このホール内にRuやPt等の貴金属膜を蒸着することにより形成する。貴金属膜を所定厚さ蒸着し、CMP(Chemical Mechanical polishing)などによる研磨またはエッチングにより、ストレージノード以外の部分の貴金属膜を除去する。次いで、HF等のウエット液を用いて、層間絶縁膜107を除去する。図37は、層間絶縁膜107を除去した後の状態を示す断面図である。
【0008】
図37において、ストレージノード111と、アラインメントマーク113とは、共に円筒形となる。しかしながら、周辺領域では、キャパシタ領域に比べて各アラインメントマークの寸法を揃えることが難しく、形状の制御を行なうことができない。この結果、ストレージノードと同じ機会に形成された円筒形のアラインメントマークは、機械的な破壊を起こし易い欠点を有する。機械的な破壊を生じた金属膜は、処理工程において飛散し再付着することにより、半導体装置に短絡を発生させ、半導体装置の信頼性を損ねることとなる。
【0009】
本発明は、ストレージノードにRuなどの金属を用いても、キャパシタ領域と周辺領域との両方において、層間絶縁膜との密着性がよく、短絡等の原因となる機械的破壊を生じない半導体装置を提供することを目的とする。また、周辺領域の筒状導電膜をコンケーブ型とし、キャパシタ領域の筒状導電膜の内外面に誘電体膜を被覆する場合に、周辺領域とキャパシタ領域との間に局所的な段差が生じにくい半導体装置を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の半導体装置は、半導体基板に形成され、キャパシタ領域および周辺領域を有する半導体装置である。この半導体装置は、半導体基板の上方に位置する層間絶縁膜と、層間絶縁膜を貫通するように、その筒形状の底部を下に、開口側を上にして位置する、底部を有する筒状金属膜とを備え、筒状金属膜の開口側は、その筒状金属膜が位置する貫通孔の壁面に沿うような部分のみから形成されている。
【0011】
微細化したDRAMなどの半導体装置で、所定のキャパシタを確保するために、誘電体膜に誘電率の高いタンタルオキサイド(Ta2O5)などを用いる場合、誘電体膜を成膜した後、酸化処理を行なう必要がある。このとき、下地電極膜も酸化される場合があるが、ルテニウム、白金などの酸化物は導電性を有するので、キャパシタの容量を確保することができる。しかし、ルテニウムや白金は、シリコン酸化膜などの層間絶縁膜との密着性が悪い。上記のように、層間絶縁膜の上面に接して延在する上面接延部を除くことにより、剥がれやすい部分を除去し、高い信頼性を得ることができる。なお、ある位置を基準に下側とは半導体基板に近い側をさし、上側とはその反対側をさす。なお、「貫通孔の壁面に沿うような部分」とは、貫通孔の壁面に沿っていれば、層間絶縁膜より上方に延びている部分があってもよい。すなわち、層間絶縁膜の上面に接して延びるような上面接延部を有しなければよい。上記のような上面接延部は、貫通孔の壁面に交差するような面に沿うことになる。
【0012】
ここで、周辺領域は、マーク領域、TEG領域、周辺回路領域、などが該当する。また、キャパシタ領域は、キャパシタが形成される半導体装置、たとえばDRAMのメモリセル領域が対応する。上記の筒状金属膜は、キャパシタ領域では、キャパシタの下地電極を構成し、またマーク領域では、アラインメントマークや他のマークを構成し、TEG領域では、キャパシタの下部電極を構成したり、他の目的に用いることができる。
【0013】
本発明の他の半導体装置は、半導体基板に形成され、キャパシタ領域および周辺領域を有する半導体装置である。この半導体装置は、半導体基板の上方に、キャパシタ領域および周辺領域の両方にわたって位置する層間絶縁膜と、キャパシタ領域および周辺領域において、それぞれ、層間絶縁膜を貫通するように、その筒形状の底部を下に、開口側を上にして位置する、底部を有する筒状の不純物含有半導体膜と、層間絶縁膜を貫通し、キャパシタ領域と周辺領域との間を遮るように延びるガードリングとを備える。そして、周辺領域における層間絶縁膜の上面が、ガードリングの上端より低くなるように、ガードリング上端と周辺領域における層間絶縁膜の上面との間に段差がある。
【0014】
不純物を含む半導体膜、たとえば多結晶シリコン膜で筒状導電膜を形成する場合、金属膜と異なり、層間絶縁膜との密着性は良好である。しかし、周辺領域で筒形状が露出する場合、半導体膜であってもその筒状半導体膜が破損するおそれは高い。このため、周辺領域の筒状半導体膜は外周を層間絶縁膜に取り囲まれたままとし、すなわちコンケーブ型とし、キャパシタ領域の筒状半導体膜の内外面に誘電体膜を被覆して容量を高める。
【0015】
上記の構造を実現するために、周辺領域の層間絶縁膜を残し、キャパシタ領域の層間絶縁膜を除く際、(a1)ガードリングを設けることにより、局所的な段差を防止することができ、(a2)ガードリング上端より周辺領域の層間絶縁膜の上面高さを低くすることにより、エッチ液のしみ込みを防ぐことができる。この結果、後工程における平坦化処理を容易にすることができる。
【0016】
本発明の半導体装置の製造方法は、半導体基板上に形成された、キャパシタ領域および周辺領域を有する半導体装置の製造方法である。この製造方法は、半導体基板の上方に層間絶縁膜を形成する工程と、層間絶縁膜を貫通するように、キャパシタ領域と周辺領域との両方に孔パターンを、またキャパシタ領域と周辺領域との境界部に溝パターンを形成する工程と、孔パターンおよび溝パターンの内面および層間絶縁膜を覆うように、導電膜を被覆する工程とを備える。さらに、導電膜が被覆された層間絶縁膜上面の所定厚さ部分をその導電膜とともに除去する工程と、キャパシタ領域は覆わず、周辺領域を覆うようにフォトレジストパターンを形成する工程と、フォトレジストパターンをマスクに用いて、キャパシタ領域の層間絶縁膜を除去する工程とを備える。
【0017】
上記の導電膜は、金属膜でも、不純物を含む半導体膜でもよい。上記の方法によれば、キャパシタ領域では高い容量を確保し、周辺領域の導電膜は、その周囲を層間絶縁膜で支えられることになる。このため、機械的に破損することが防止される。さらに、ガードリングの形成により、局所的な段差の発生を防止することができ、後工程における平坦化を容易にすることができる。
【0018】
【発明の実施の形態】
次に図面を用いて本発明の実施の形態について説明する。
【0019】
(実施の形態1)
図1は、本発明の実施の形態における半導体装置を製造途中の概念図である。図1において、シリコン基板1の上にシリコン酸化膜等からなる下地層間絶縁膜3が配置され、その上にシリコン窒化膜またはメタル酸化物等からなる絶縁膜5が堆積されている。絶縁膜5の上には、シリコン酸化膜等からなる層間絶縁膜7が形成されている。この層間絶縁膜7を貫通するようにその底部を下にして、筒状金属膜11,13が、キャパシタ領域および周辺領域(マーク領域およびTEG領域)に形成されている。上述のように、キャパシタ領域には、DRAMのメモリセル領域などが該当する。
【0020】
筒状金属膜11,13は、キャパシタ領域ではキャパシタ下部電極、すなわちストレージノードとなり、周辺領域では、写真製版に必要なアラインメントマークや、TEG領域の場合には、TEG領域のキャパシタなどを構成する。これら筒状金属膜11,13は、同一工程で形成される。材質は、主にCVD(Chemical Vapor Deposition)によって形成されたルテニウム(Ru)、白金(Pt)などの貴金属、またはタングステン(W)等の高融点金属から形成される。筒状金属膜は、円筒状でもよいし、角筒状でもよく、断面の形状は問わないが、製造の容易性から円筒状を用いるのがよい。
【0021】
下地層間絶縁膜3を貫通して、キャパシタ下部電極11とシリコン基板1の活性領域(図示せず)とを導通する導電性プラグ9が設けられる。導電性プラグ9は、TiN、TaNなどの高融点金属窒化膜からなる。
【0022】
次に、図1の半導体装置の注目すべき部分の製造方法、すなわち筒状金属膜が層間絶縁膜の上面に延在する部分を形成しないようにする製造方法について説明する。層間絶縁膜7および絶縁膜5に対してエッチングにより、筒状金属膜を蒸着するための孔パターンを形成する(図2参照)。この孔パターンと、次に説明するガードリングの溝パターンとを併せて指す場合には、孔溝パターンと記す。次いで、基板全体を覆う、すなわち孔パターン内および層間絶縁膜7の上面を被覆する金属膜11,13を蒸着する。その後、レジスト91またはシリコン酸化膜系塗布膜を塗る(図2)。その後、CMP(Chemical Mechanical Polishing)により、層間絶縁膜7が露出するレベルまで研磨することにより、図3に示す状態を得ることができる。
【0023】
図示していないが、筒状金属膜11,13の上には誘電体膜が形成され、キャパシタが形成される。本実施の形態の場合、誘電体膜には誘電率が高いタンタル酸化物(Ta2O5)が用いられる。Ta2O5を形成する場合、オゾンによる酸化処理または結晶化処理を行なう必要がある。キャパシタ下部電極11に、RuやPt等の貴金属またはW等の高融点金属を用いた場合、これら金属の酸化物は導電性を有するため、オゾン処理等を行なって酸化されても、酸化物が電極として機能するため、キャパシタの容量を減少させることがない。
【0024】
一方、上記の貴金属および高融点金属を用いた場合、図36のA部に示したように、層間絶縁膜7の上に延在する部分があると、剥がれを生じやすい。しかし、図1に示すように、層間絶縁膜7の上に延在する部分がない層間絶縁膜の表面とマーク部電極13先端部が面一となっている。当然のことながら、TEG領域にも上記のような延在部分は残さないようにする。上記のような筒状金属膜の配置により、剥がれ等の不都合を生じることがなくなる。
【0025】
なお、上記図1〜図3に示す半導体装置は、キャパシタ下部電極の部分にのみ着目した概念図であり、半導体装置をMOSトランジスタとし場合における他の部分、例えば、ソース/ドレイン領域やゲート電極などは省略している。以後の説明でも同様とする。
【0026】
(実施の形態2)
キャパシタ領域におけるキャパシタ下部電極を円筒形にすることは、よく行なわれる。しかし、半導体装置の製造途中、周辺領域において、円筒形の金属膜を突き出す状態があると、図37に説明したように、突き出された円筒形状の金属膜が破損して短絡の原因となる。本実施の形態では、キャパシタ下部電極を円筒形にする場合に生じる上記不都合を解消するための製造方法について、説明する。
【0027】
図4は、本発明の実施の形態2における半導体装置の製造方法を説明する図である。図4の状態は、たとえば図3の状態に対して、周辺領域の基板上にのみレジストパターン93を配置して、キャパシタ領域の所望の領域の層間絶縁膜を除去した状態を示す図である。図4の状態では、周辺領域における円筒形状は露出されず、上方に突き出ることはない。すなわち、コンケーブ型の筒状金属膜とされている。キャパシタ領域の層間絶縁膜の選択的な除去には、HF等のウェット液を用いるのがよい。
【0028】
上記の方法によれば、周辺領域のアラインメントマークなどが露出して、突き出される状態を避けることができる。この結果、キャパシタ領域では、露出された円筒形状の内面外周を誘電体膜で被覆して、キャパシタの容量を確保した上で、従来、問題になっていた周辺領域における筒状金属膜の破損に起因する短絡を防止することが可能になる。なお、上記のキャパシタ下部電極の形状は、筒状であれば円筒形に限定されず、四角筒状などであってもよい。
【0029】
(実施の形態3)
本発明の実施の形態3では、周辺領域の層間絶縁膜を残し、キャパシタ領域の層間絶縁膜を選択除去する際に、両領域の境界で層間絶縁膜の壁が露出しないようにする点に特徴がある。図5は平面図であり、図6は、図5のVI−VI線に沿う断面図である。図5において、層間絶縁膜を貫通し、キャパシタ領域と周辺領域の境目に沿って両領域を遮るように延びるガードリング15を設けている。
【0030】
ガードリング15の形成方法は、次のとおりである。層間絶縁膜7を堆積した後、レジストパターンなどをマスクに用いて、キャパシタ下部電極や、周辺領域のアラインメントマークの孔パターンを形成する際に、キャパシタ領域と周辺領域との境目に沿ってガードリング溝パターンを形成する。次いで、基板全面にキャパシタ下部電極となる筒状金属膜を蒸着する。このとき、ガードリング溝パターン内にも金属膜が蒸着される。このあと、図2および図3と同様に、CMPによる研磨を行なうことにより、ガードリングを形成することができる。このガードリング15の配置により、図7に示すように、ガードリング内部、周辺回路部、さらにはマーク領域やテグ領域をフォトレジストで覆い、その後キャパシタ領域の層間絶縁膜のみをHF液等で除去する。このとき、図7に示すように、キャパシタ領域における層間絶縁膜の選択エッチングの際に、周辺領域に残した層間絶縁膜7の壁面が、キャパシタ領域に向けて露出されることがなくなる。このため、層間絶縁膜の局所的な段差がなくなる。
【0031】
層間絶縁膜の局所的な段差があると、後工程における平坦化処理において平坦性を確保することが難しく、そのため、配線の加工性が劣化してしまう。本実施の形態に示すように、上記エッチングの際に、ガードリング15により層間絶縁膜の壁面を覆うことにより、局所的な段差が生じなくなり、後工程における平坦化が容易となり、配線の加工性を向上させることができる。
【0032】
(実施の形態4)
上記の本発明の実施の形態3では、たとえば図8に示すようにレジストパターン93を形成して、HFなどのウェット液でキャパシタ領域の層間絶縁膜をエッチングする。この場合、レジストパターン93とガードリングとの接触は、ガードリングの上端で行なわれているだけである。このため、図9に示すように、周辺領域の層間絶縁膜側にウェット液がしみ込み、周辺領域の層間絶縁膜においてエッチングされる部分55を生じる。このしみ込みが発生すると、ガードリング外周の周辺回路側に、局部段差が発生し、後工程の平坦化が困難となり、配線の短絡を招く恐れがある。フォトレジスト塗布前の表面処理、硫酸などの酸性液やアンモニアなどのアルカリ性液等により、層間絶縁膜の表面を改質し、そのしみ込みを抑制することができる。
【0033】
本発明の実施の形態4では、上記の層間絶縁膜の表面改質に頼らず、しみ込みを抑制するマージンを上げるための構造を採用することに特徴がある。
【0034】
図3を参照して、フォトレジストの塗布前に、HF液を使い、マスクレスにより全面エッチバックする。この全面エッチバックにより、層間絶縁膜を、筒状金属膜の先端から、S1だけ下方に低くなるように薄くする。筒状金属膜の先端からの凹み代S1は、50ないし100nm程度とするのがよい。その後、図10に示すように、レジストパターンを形成し、キャパシタ領域の層間絶縁膜をエッチ液により除去する。図10によれば、筒状金属膜およびガードリングの先端からの凹みSにより、筒状金属膜およびガードリングとフォトレジストとの接触面積が増加し、キャパシタ領域側からのウェット液のしみ込みを抑制することができる。図11は、上記のようにしてキャパシタ領域の層間絶縁膜を選択除去した後に、レジストパターンを除いた状態を示す図である。図11によれば、局所的な段差を発生していないので、後工程において、平坦化を容易に行なうことができる。
【0035】
(実施の形態5)
図12〜図14は、本発明の実施の形態5における半導体装置の概念図である。本実施の形態では、図12〜図14に示すように、マーク領域またはTEG領域の筒状金属膜11,13と、層間絶縁膜7との間に密着層17を設ける点に特徴がある。密着層17には、たとえばTiN、TaN等の高融点金属窒化膜を設けるのがよい。図13は、キャパシタ領域のキャパシタ下部電極を円筒形とし、マーク領域およびTEG領域の筒状金属膜をコンケーブ型とする場合の製造方法を示す図である。キャパシタ下部電極では、高融点金属窒化膜からなる下地金属膜17は、キャパシタ下部電極の底部を除いて除去されているが、底部において、キャパシタ下部電極の密着性を向上させている。
【0036】
また、図14は、周辺領域においてコンケーブ型の筒状金属膜を形成する場合、エッチングの際に周辺領域に残す層間絶縁膜の端部に局所的な段差ができないように、ガードリング15を設けた場合を示す図である。ガードリング15の層間絶縁膜に接する側の下地金属膜およびガードリング底部の下地金属膜は、残るが、キャパシタ領域側では下地金属膜は除去される。層間絶縁膜との密着性を高めるために、下地金属膜は十分な機能を果たすことができる。
【0037】
上記のように、筒状金属膜に対して密着層17を設け、2層の積層膜からなる筒状金属膜を構成することにより、この筒状金属膜と層間絶縁膜との密着性を向上させることができる。このため、仮に、TEG領域やマーク領域の金属膜を円筒形状にした場合でも、その底部において密着性が改善されているので、機械的な破壊等もなくなり、デバイスの信頼性を向上させることができる。
【0038】
図15、図16および図17は、本発明の実施の形態5の変形例を示す図であり、それぞれ、上述の図12、図13および図14に対応する図である。図15では、導電性プラグ9,19が2層からなり、キャパシタ下部電極11に接する上部接続部19に、筒状金属膜と密着性のよい、TiNやTaN等の高融点金属窒化膜を用いるのがよい。また下方接続部9には、不純物を含む多結晶シリコンを用いるのがよい。
【0039】
図16では、キャパシタ下部電極を円筒状にし、周辺領域の筒状金属膜をコンケーブ型とする場合を示す図である。この場合にも、導電性プラグの上部接続部19をTiN等で形成することにより、キャパシタ下部電極との密着性を向上させることができる。また、図17は、図16に示すように、周辺領域の筒状金属膜13をコンケーブ型とする場合、上記のエッチングの際にウェット液のしみ込みを防ぐためにガードリング15を配置した場合を示す図である。この場合でも、導電性プラグの上部19を密着性のよいTiNなどの高融点窒化物で形成することにより、キャパシタ下部電極の密着性をその底部で向上させることができる。
【0040】
(実施の形態6)
図18は、本発明の実施の形態6における半導体装置の製造方法を説明する図である。キャパシタ下部電極に前記と同様ルテニウムや白金等の金属膜を適用する場合、CVD法により蒸着すると、ウェハ裏面への回り込みが発生する。この場合、図18に示すように、裏面において、上記の金属膜がウェハ裏面に形成された裏面絶縁膜21,25,27と面接触しているため、後工程のアニールや酸化処理によって、上記金属膜が裏面絶縁膜から剥がれる危険性がある。なお、上記の裏面絶縁膜の中には多結晶シリコン膜23も形成されている。
【0041】
本発明の実施の形態6では、インプロセス中、たとえばCVD法によりルテニウム電極を蒸着した直後に、硝酸系のエッチ液等で、裏面に回り込んで付着した金属膜を除去する。この除去により、裏面において金属膜の剥がれを発生することはなく、歩留りやデバイスの信頼性向上に繋げることができる。すなわち、裏面の積層膜は、たとえばシリコン酸化膜21、ポリシリコン膜23、シリコン窒化膜25、シリコン酸化膜27を積層して構成している。裏面に付着した金属膜を除去するエッチング液が用いられるので、裏面の多層膜の中にキャパシタ下部電極と同じ金属膜を含んではならない。その金属膜がエッチングされ、多層膜の剥離が生じてしまうからである。
【0042】
(実施の形態7)
本発明の実施の形態7では、上記実施の形態4で説明した構成を、DRAMに適用した例について説明する。
【0043】
まず、図34を用いて、本実施の形態について説明する。シリコン基板にウエル注入領域2,4が設けられ、その表面の所定領域にシャロートレンチ分離6が形成されている。ウエル注入領域の一方の表層部には低濃度注入層26が、また、他方の表層部には高濃度注入層28が形成されている。シリコン基板の表面を覆うようにゲート酸化膜8が形成され、そのゲート酸化膜8の上に、不純物を含む多結晶シリコン膜12、TiN、WN、TaN等の高融点金属窒化膜からなるバリアメタル14、タングステン等の高融点金属膜16、シリコン窒化膜などからなる絶縁膜18、およびこれら積層膜の側面を覆うサイドウォール22が配置され、ゲート電極を形成している。ゲート電極が形成されているシリコン基板を覆うように、絶縁膜22が形成されている。
【0044】
この絶縁膜22の上に層間絶縁膜32が堆積されている。層間絶縁膜32には、シリコン基板表面の活性層と、上方部分と導通する導電性プラグ34が形成されている。層間絶縁膜32の上には、別の層間絶縁膜36が堆積され、この層間絶縁膜36およびその下の層間絶縁膜32を貫通して、シリコン基板の活性領域と導通する導電性プラグが設けられている。導電性プラグは、下地のバリアメタル38と、W、Cuなどからなる金属膜40とから構成される。
【0045】
層間絶縁膜36の上には、層間絶縁膜42が形成され、さらにその上に層間絶縁膜46が堆積されている。層間絶縁膜42が、実施の形態1〜6における下地層間絶縁膜3に該当する。これら層間絶縁膜36,42を貫通して、活性領域と導通する導電性プラグ34と導通する導電性プラグ44,62を形成する。この導電性プラグは、上部接続部62と下部接続部44との2つの異なる材料部分で構成されるが、単一材料で形成されてもよい。
【0046】
層間絶縁膜46の上には層間絶縁膜48が配置され、この層間絶縁膜を貫通するように、DRAMメモリセル領域にキャパシタ下部電極54が配置され、上記の導電性プラグ62とその底面部において導通する。DRAMメモリセル領域とDRAM周辺回路領域との境界部に位置する金属膜は、ガードリングである。キャパシタ下部電極の上には、キャパシタ誘電体層を構成するタンタル酸化膜等の絶縁膜56が積層されている。さらに、その誘電体膜の上に、キャパシタ上部電極を形成する金属膜58が形成されている。
【0047】
上記の構造により、誘電率の高いメタル系高誘電体膜をキャパシタ絶縁膜に用い、オゾン処理などの酸化処理を行ない、キャパシタ下部電極が酸化する場合でも、その酸化物が導電性を有する金属で形成されているので、キャパシタの容量を減ずることはない。一方、そのような金属で形成されるキャパシタ下部電極は、層間絶縁膜等との密着性が劣るとされるが、層間絶縁膜の上面部に上記の金属膜を延在させず、層間絶縁膜の上面以下の範囲に限定することにより、剥離を防止することができる。また、キャパシタ下部電極を円筒形にする場合、周辺回路領域の筒状金属膜をコンケーブ型とすることにより、周辺回路領域における筒状金属膜の破損等を防止することができる。
【0048】
次に、上記の半導体装置の製造方法について説明する。
まず、図19に示すように、シリコン基板内にウェル注入層2を設け、その境界部にシャロートレンチ分離帯6を設ける。これらの上にゲート絶縁膜となる絶縁膜8を形成する。その絶縁膜12の上に不純物をドープされた多結晶シリコン膜12を成膜する。その多結晶シリコン膜の上に、高融点金属窒化膜を成膜し、次いでシリコン窒化膜18を積層する。図19における、DRAMセル領域はキャパシタ領域に該当し、DRAM周辺回路領域は上記の周辺領域に対応する。
【0049】
図20を参照して、図の積層膜を写真製版とエッチングにより所望の場所に残し、ゲート電極を形成する。その後、メモリセル領域には低濃度注入層26を、に、周辺回路領域にはゲート電極の側面に、シリコン窒化膜からなるサイドウォール22を形成する。その後、高濃度注入層28を形成し、最後にウェハ全面にシリコン窒化膜24を蒸着する。不純物の活性化として、高濃度注入層形成後に、RTA(Rapid Thermal Anneal)によるアニールを行なう。
【0050】
図21を参照して、ウェハ全面にボロンやリンをドーピングしたシリコン酸化膜、SOGなどの塗布系シリコン酸化膜、さらにCVDによって形成したノンドープトシリコン酸化膜からなる層間絶縁膜32を堆積する。
【0051】
次いで、所望の場所に写真製版とエッチングとにより、基板表面と接触するように開口部を設ける。次いで、図21に示すように、この開口部を充填する導電性プラグ34を形成する。このとき、導電性プラグとなる、不純物をドーピングした多結晶シリコン膜34を基板表面と接触するように基板全面に堆積し、次いで、エッチバック法やCMP法により上面側を研磨し、導電性プラグ34を形成する。
【0052】
図22を参照して、その後、層間絶縁膜と同様の材質の層間絶縁膜36を基板全面に堆積し、その層間絶縁膜36の所望の場所に、上記導電性プラグ34に到達する開口部と、上記シリコン基板表面に到達する開口部分とを設ける。次いで、これら開口部を充填するように、タングステン、銅などの金属膜40と、TiNやTaNなどのバリアメタル38との積層構造からなる配線層を形成する。
【0053】
図23を参照して、層間絶縁膜32と同様の材質の層間絶縁膜42を基板全面に堆積する。次いで、上記導電性プラグ34に接触するように、層間絶縁膜42の所望の場所に開口部を設ける。この層間絶縁膜が、実施の形態1〜6における下地層間絶縁膜3に相当する。
【0054】
上記の層間絶縁膜42に設けた開口部に、TaN、TiNなどの高融点メタル窒化物からなるメタルプラグ44を形成する。また、メタルプラグ44は、当然のことながら、実施の形態5と同様に、下方接続部をポリシリコンとした2層構造としてもよい。
【0055】
図24を参照して、シリコン基板全面にシリコン窒化膜46と、前記層間絶縁膜42と同様の材質の層間絶縁膜48を堆積する。さらに、導電性プラグ44と接触するように、シリコン窒化膜46と層間絶縁膜48の所望の場所に、キャパシタ下部電極用の孔パターン51と、ガードリング用溝パターン52とを形成する。キャパシタ下部電極用の孔パターン51はDRAMセル領域に設けられ、また、ガードリング用溝パターン52は、DRAMセル領域とDRAM周辺回路領域との境界部に設けられる。なお、上記の層間絶縁膜48が、実施の形態1〜6の層間絶縁膜7に該当する。
【0056】
図25および図26を参照して、開口部を設けてある基板表面にルテニウムや白金などの貴金属、タングステン等の高融点メタル、またはそれらの積層膜を蒸着する。次いで、基板全面にフォトレジスト95を塗布し、その後、CMPで上面側を研磨することにより、キャパシタ下部電極54およびガードリング54を形成する。
【0057】
図27および図28を参照して、層間絶縁膜48をHF液によりマスクレスにより全面エッチバックし、キャパシタ下部電極54とガードリングの先端部分を層間絶縁膜48の表面より、S2だけ低くする。S2としては、たとえば50nmから100nm程度とするのがよい。上記のように、全面エッチバックによりガードリング先端部を層間絶縁膜より突き出た形とすれば、実施の形態4で説明したように、DRAMセル領域の層間絶縁膜をHF液で除去する際に、ガードリング外側の周辺回路部に対するしみ込みを抑制することができる。その後、図28に示すように、DRAMセル領域以外、たとえば周辺回路部、TEG部、マーク部さらにダイシングライン部等をレジストパターン96で覆う。
【0058】
図29および図30は、上記の全面エッチバックを行なわずに上記のS2をゼロとした場合を示す図である。図29および図30を参照して、DRAMセル領域の層間絶縁膜をHF液などにより除去し、その後フォトレジストを除去することにより、たとえば円筒形のキャパシタ下部電極54を形成することができる。ただし、図30に示すように、HFなどのエッチ液がしみ込み、DRAM周辺回路領域の層間絶縁膜においてエッチされる部分55が発生する。
【0059】
これに比して、図31および図32は、上記エッチバックを行なった構造を示す図である。図31および図32によれば、筒状金属膜54の上端より、層間絶縁膜の上面を低くしている。このため、レジストパターンとガードリング上端部との接触面積が増えることにより、上記のしみ込みを防ぐことができる。図32は、円筒形のキャパシタ下部電極を形成した後、DRAM周辺回路領域のレジストパターンを除去した状態を示す図である。
【0060】
図33および図34を参照して、キャパシタ下部電極を形成した後、TaO、TaNO、Al2O3、BST(Barium Strontium Titanate)などのメタル系高誘電体膜をキャパシタ絶縁膜56として堆積する。その後、結晶化のための酸化処理すなわちオゾンによる酸化処理やアニールを行なう。その後、上部電極58として、白金、ルテニウムなどの貴金属、またはTiNやTaNなどの高融点メタル窒化物を蒸着し、DRAMキャパシタを形成する。
【0061】
図34では、導電性プラグを上部接続部62と、下部接続部44とに分け、キャパシタ下部電極54と密着性のよいTiN等の高融点金属窒化物を用いている。この構成により、キャパシタ下部電極の密着性が向上することはいうまでもない。
【0062】
上記の本実施例では、実施の形態6と同じように、下部電極または上部電極となるルテニウム、白金などの金属膜をCVDによる蒸着した後に、必ず硝酸系のエッチ液で除去することにより、裏面にはこれら金属膜を残さないようにすることができる。
【0063】
上記の構成により、誘電率の高いメタル系高誘電体膜をキャパシタ絶縁膜に用い、オゾン処理などの酸化処理を行ない、キャパシタ下部電極が酸化する場合でも、その酸化物が導電性を有する金属で形成されているので、キャパシタの容量を減ずることはない。一方、そのような金属で形成されるキャパシタ下部電極は、層間絶縁膜等との密着性が劣るとされるが、層間絶縁膜の上面部に上記の金属膜を延在させず、層間絶縁膜の上面以下の範囲に限定することにより、剥離を防止することができる。また、キャパシタ下部電極を円筒形にする場合、周辺回路領域の筒状金属膜をコンケーブ型とすることにより、周辺回路領域における筒状金属膜の破損等を防止することができる。
【0064】
(実施の形態8)
図35は、本発明の実施の形態8における半導体装置を示す図である。図35において、キャパシタ下部電極71、ガードリング75およびアラインメントマーク等73は、不純物を含む多結晶シリコンで形成する。これらの筒状金属膜の上には誘電体膜76が積層され、その上にキャパシタ領域において上部電極となる金属膜78が堆積されている。
【0065】
図35において、ガードリングを設け、筒状金属膜の先端から層間絶縁膜の上面をS1だけ低く下げている。この構造は、実施の形態4のにおけるMIM(Metal Insulator Metal)構造を、MIS(Metal Insulator Semiconductor)構造、すなわちキャパシタ下部電極に不純物を含む多結晶シリコンを用いた構造としたものである。このMIS構造では、キャパシタ下部電極に不純物を含む半導体を用い、上部電極にTaN、TiNなどの高融点金属窒化物、またはタングステンなどの高融点金属を用い、キャパシタ絶縁膜に、TaO、TaON、Al2O3などの高誘電率キャパシタ絶縁膜を用いる。
【0066】
上記のように、ガードリングを設け、そのガードリング先端と周辺領域の層間絶縁膜の上面との間に段差S1を設けることにより、キャパシタ下部電極を円筒状にする際の、周辺領域へのエッチ液のしみ込みを防止することが可能になる。
【0067】
(本発明の実施の形態に対する付言)
1.本発明の実施の形態では、具体的な半導体装置として、実施の形態7でDRAMの場合を説明したが、DRAMに限定されることはない。キャパシタ下部電極が筒状となる場合には、どのような半導体装置に用いてもよい。
2.上記実施の形態では、筒状金属膜を構成する金属は、RuやPtなどの貴金属を用いた例を紹介したが、広くはこれらに限定されず、W等の高融点金属を用いてもよい。Ru等の他に、その酸化物が導電性を有する金属があればそれを用いてもよい。また、2層金属膜で筒状金属膜を構成する場合、下地金属膜としてTiN膜を挙げたが、TiN膜に限らず、シリコン酸化膜等およびRuなどの筒状金属膜との密着性がよいものであれば、どのようなものでもよい。なお、TiNのような金属窒化物も金属膜と呼ぶこととする。
3.ガードリングは、キャパシタ領域の筒状導電膜の周囲の層間絶縁膜をウェットエッチングにより除去し、そのエッチ液が周辺領域の層間絶縁膜にしみ込みにくい位置に、溝状に配置される。しかし、隔壁となる形状であれば、溝内面に沿う金属膜に限定されない。
4.プラグ配線の上部接続部は、キャパシタ下部電極を形成するRuなどの金属と密着性がよく、導電性があれば、TiN膜に限定されず、どのような金属であってもよい。
5.キャパシタ下部電極に不純物含有半導体膜、たとえば多結晶シリコン膜を用いる場合、ガードリングも同じ材料で形成するほうが、処理工数が少なく能率的である。しかし、ガードリングを不純物含有半導体膜で形成することに限定されず、他の材料、たとえば金属膜で形成してもよい。
【0068】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されることはない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【0069】
【発明の効果】
本発明の半導体装置を用いることにより、ストレージノードにRuなどの金属を用いても、層間絶縁膜との密着性がよく、短絡等の原因となる機械的破壊を生じないようにすることができる。また、周辺領域の筒状導電膜をコンケーブ型とし、キャパシタ領域の筒状導電膜の内外面に誘電体膜を被覆する場合に、周辺領域とキャパシタ領域との間に局所的な段差が生じにくくすることができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1における半導体装置の概念図である。
【図2】 図1の状態の前の段階で、金属膜を蒸着後にフォトレジストを基板全面に塗布した状態を示す図である。
【図3】 図2の状態からCMP研磨した状態を示す図である。
【図4】 本発明の実施の形態2における半導体装置の製造方法を示す図である。
【図5】 本発明の実施の形態3における半導体装置の平面概念図である。
【図6】 図5のVI−VI線に沿う断面図である。
【図7】 図6の状態の半導体装置の前の状態を示す図である。
【図8】 本発明の実施の形態4における半導体装置の製造において、周辺領域からガードリングまでを覆うレジストパターンを形成した状態を示す断面図である。
【図9】 図8の状態からキャパシタ領域の層間絶縁膜を除去するために用いたエッチ液が周辺領域にしみ込んだ状態を示す図である。
【図10】 全面エッチバックにより筒状金属膜の先端よりも層間絶縁膜の上面を低くし、周辺領域を覆うレジストパターンを形成し、キャパシタ領域の層間絶縁膜を除去した状態を示す図である。
【図11】 図10の状態からレジストパターンを除去した状態を示す図である。
【図12】 本発明の実施の形態5における半導体装置の概念図である。
【図13】 周辺領域を覆うレジストパターンを設けて、キャパシタ領域の層間絶縁膜を除去した状態を示す図である。
【図14】 本発明の実施の形態5の半導体装置において、ガードリングを設けて、キャパシタ領域の層間絶縁膜を除去した状態を示す図である。
【図15】 本発明の実施の形態5の変形例において、導電性プラグの上部を密着性のよい材料で構成した半導体装置を示す図である。
【図16】 本発明の実施の形態5の変形例において、導電性プラグの上部を密着性のよい材料で構成し、キャパシタ領域の層間絶縁膜を除去した状態を示す図である。
【図17】 本発明の実施の形態5の変形例において、導電性プラグの上部を密着性のよい材料で構成し、ガードリングを設け、キャパシタ領域の層間絶縁膜を除去した状態を示す図である。
【図18】 本発明の実施の形態6の半導体装置の製造方法において、シリコン基板の裏面の金属膜を除去した状態を示す図である。
【図19】 本発明の実施の形態7のDRAMの製造方法において、ゲート電極となる導電層を形成し、その上に絶縁膜を形成した状態を示す図である。
【図20】 ゲート電極を形成し、その上に絶縁膜を形成した状態を示す図である。
【図21】 層間絶縁膜を形成し、導電性プラグを形成した状態を示す図である。
【図22】 さらに層間絶縁膜を形成し、導電性プラグを形成した状態を示す図である。
【図23】 さらに層間絶縁膜(下地層間絶縁膜)を形成し、導電性プラグを形成した状態を示す図である。
【図24】 絶縁膜および層間絶縁膜を形成し、筒状金属膜を形成するための開口部を設けた状態を示す図である。
【図25】 筒状金属膜を形成し、全面にフォトレジストを塗布した状態を示す図である。
【図26】 CMPにより上面部を研磨した状態を示す図である。
【図27】 全面エッチバックにより、筒状金属膜の先端部より層間絶縁膜上面を低くした状態を示す図である。
【図28】 図27の状態に対してDRAM周辺回路領域からガードリングにかけてレジストパターンを形成した状態を示す図である。
【図29】 全面エッチバックを行なわずに、DRAM周辺回路領域からガードリングにかけてレジストパターンを設けた状態を示す図である。
【図30】 図29の状態に対して、DRAMセル領域の層間絶縁膜を除去する際に用いたエッチ液がDRAM周辺回路領域にしみ込み、DRAM周辺回路領域の層間絶縁膜がエッチされた状態を示す図である。
【図31】 図28の状態に対して、DRAMセル領域の層間絶縁膜を選択除去した状態を示す図である。
【図32】 レジストパターンを除去した状態を示す図である。
【図33】 キャパシタ誘電体膜を形成し、上部電極用の金属膜を形成した状態を示す図である。
【図34】 図33の半導体装置の変形例であり、キャパシタ下部電極と導通する導電性プラグの上部を密着性のよい材料で構成した半導体装置を示す図である。
【図35】 本発明の実施の形態8の半導体装置を示す図である。
【図36】 従来の半導体装置を示す図である。
【図37】 従来の半導体装置の製造方法を説明する図である。
【符号の説明】
1 シリコン基板、2 ウエル注入層、3 下地層間絶縁膜、4 ウエル注入層、5 絶縁膜、6 シャロートレンチ分離、7 層間絶縁膜、8 シリコン酸化膜(ゲート酸化膜)、9 導電性プラグ(下部接続部)、11 キャパシタ下部電極(筒状金属膜)、12 多結晶シリコン膜、13 アラインメントマーク(筒状金属膜)、14 バリアメタル層、15 ガードリング、16 高融点金属膜、17 下地金属膜、18 シリコン窒化膜、19 上部接続部、21 シリコン酸化膜、22 サイドウォール、23 多結晶シリコン膜、24 シリコン窒化膜、25 シリコン酸化膜、27 シリコン酸化膜、32 層間絶縁膜、34 導電性プラグ、36 層間絶縁膜、38 プラグのバリアメタル、40 プラグ金属層、42 層間絶縁膜(下地層間絶縁膜)、44 導電性プラグ(下部接続部)、46 層間絶縁膜、48 層間絶縁膜、51 キャパシタ下部電極用孔パターン、52 ガードリング用溝パターン、54 筒状金属膜、55 しみ込みによるエッチ部、62 導電性プラグの上部接続部、71 キャパシタ下部電極多結晶シリコン膜、73 アラインメントマーク(筒状多結晶シリコン膜)、75 ガードリング、76 誘電体膜、78 金属膜(上部電極膜)、91,93,95,96 フォトレジスト、S1,S2 筒状金属膜と層間絶縁膜上面との段差代。
Claims (10)
- 半導体基板に形成され、メモリセル領域および周辺領域を有する半導体装置であって、前記周辺領域では、
前記半導体基板の上方に前記メモリセル領域を除くように形成された層間絶縁膜と、
前記層間絶縁膜を貫通するように、その筒形状の底部を下に、開口側を上にして位置する、底部を有する第1筒状導電膜とを備え、
前記第1筒状導電膜は、前記層間絶縁膜に形成された貫通孔の壁面に延在するとともに、前記層間絶縁膜の上面から上方に向かって突出する部分を有し、
前記メモリセル領域では、
その筒形状の底部を下に、開口側を上にして位置する、底部を有する第2筒状導電膜と、
前記第2筒状導電膜の筒形状の内面および外面を被覆する誘電体膜と、
前記誘電体膜を被覆する第1導電膜とを備え、
前記メモリセル領域と前記周辺領域との間の領域では、前記メモリセル領域と前記周辺領域とを遮るように延在する第2導電膜を備え、
前記第2導電膜は、前記周辺領域に形成された前記層間絶縁膜における前記メモリセル領域の側の壁面に延在するとともに、前記層間絶縁膜の上面から上方に向かって突出する部分を有し、
前記周辺領域における前記層間絶縁膜の上面が前記第2導電膜の上端より低くなるように、前記第2導電膜の上端と前記周辺領域における前記層間絶縁膜の上面との間に段差が設けられた、半導体装置。 - 前記第1筒状導電膜および前記第2筒状導電膜は、金属膜であり、その金属の酸化物が導電性を有する金属の層、またはその金属の酸化物が導電性を有する金属から選ばれた複数の金属層、から構成される、請求項1に記載の半導体装置。
- 前記第1筒状導電膜および前記第2筒状導電膜のそれぞれは、前記層間絶縁膜と接する下地金属膜と、その上に接して位置する電極金属膜との2層金属膜から構成される、請求項1に記載の半導体装置。
- 前記層間絶縁膜の下に位置して前記メモリセル領域に延在する下地層間絶縁膜を貫通し、前記第2筒状導電膜の底部と下方部とを導通するプラグ配線が、前記第2筒状導電膜の底部と接する上部接続部と、その上部接続部と異なる材質で構成され、
その上部接続部から連続して下方に延びる下方接続部とを含む、請求項1〜3のいずれかに記載の半導体装置。 - 前記半導体基板の裏面側に、前記第1筒状導電膜および前記第2筒状導電膜と同じ処理機会に形成された金属膜を有しない、請求項1〜4のいずれかに記載の半導体装置。
- 半導体基板に形成され、メモリセル領域および周辺領域を有する半導体装置であって、前記周辺領域では、前記半導体基板の上方に前記メモリセル領域を除くように形成された層間絶縁膜を備え、
前記メモリセル領域では、
その筒形状の底部を下に、開口側を上にして位置する、底部を有する筒状導電膜と、
前記筒状導電膜の筒形状の内面および外面を被覆する誘電体膜と、
前記誘電体膜を被覆する第1導電膜とを備え、
前記メモリセル領域と前記周辺領域との間の領域では、前記メモリセル領域と前記周辺領域とを遮るように延在する第2導電膜を備え、
前記第2導電膜は、前記周辺領域に形成された前記層間絶縁膜における前記メモリセル領域の側の壁面に延在するとともに、前記層間絶縁膜の上面から上方に向かって突出する部分を有し、
前記周辺領域における前記層間絶縁膜の上面が前記第2導電膜の上端より低くなるように、前記第2導電膜の上端と前記周辺領域における前記層間絶縁膜の上面との間に段差が設けられ、
前記誘電体膜は、前記層間絶縁膜の上面に接するように前記周辺領域に延在し、
前記第1導電膜は、前記周辺領域に延在している、半導体装置。 - 前記第1筒状導電膜および前記第2筒状導電膜は、不純物を含有する半導体膜である、請求項1記載の半導体装置。
- 前記半導体装置がDRAM(Dynamic Random Access Memory)であり、そのDRAMにおけるストレージノードが、前記第2筒状導電膜によって形成される、請求項1〜5のいずれかに記載の半導体装置。
- 前記筒状導電膜は、不純物を含有する半導体膜である、請求項6記載の半導体装置。
- 前記半導体装置がDRAM(Dynamic Random Access Memory)であり、そのDRAMにおけるストレージノードが、前記筒状導電膜によって形成される、請求項6または9に記載の半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271700A JP4353685B2 (ja) | 2002-09-18 | 2002-09-18 | 半導体装置 |
US10/388,624 US6906374B2 (en) | 2002-09-18 | 2003-03-17 | Semiconductor device |
TW092112414A TWI223891B (en) | 2002-09-18 | 2003-05-07 | Semiconductor device |
KR1020030031600A KR100554321B1 (ko) | 2002-09-18 | 2003-05-19 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002271700A JP4353685B2 (ja) | 2002-09-18 | 2002-09-18 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009152146A Division JP4979742B2 (ja) | 2009-06-26 | 2009-06-26 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004111626A JP2004111626A (ja) | 2004-04-08 |
JP2004111626A5 JP2004111626A5 (ja) | 2005-10-27 |
JP4353685B2 true JP4353685B2 (ja) | 2009-10-28 |
Family
ID=31986882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002271700A Expired - Fee Related JP4353685B2 (ja) | 2002-09-18 | 2002-09-18 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6906374B2 (ja) |
JP (1) | JP4353685B2 (ja) |
KR (1) | KR100554321B1 (ja) |
TW (1) | TWI223891B (ja) |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100505690B1 (ko) * | 2003-06-13 | 2005-08-03 | 삼성전자주식회사 | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 |
JP4342854B2 (ja) * | 2003-07-09 | 2009-10-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
US20050026452A1 (en) * | 2003-07-31 | 2005-02-03 | Won-Jun Lee | Etching method for manufacturing semiconductor device |
US7067385B2 (en) | 2003-09-04 | 2006-06-27 | Micron Technology, Inc. | Support for vertically oriented capacitors during the formation of a semiconductor device |
US7125781B2 (en) * | 2003-09-04 | 2006-10-24 | Micron Technology, Inc. | Methods of forming capacitor devices |
JP4908748B2 (ja) * | 2003-09-22 | 2012-04-04 | 三星電子株式会社 | 半導体素子を製造するためのエッチング方法 |
JP2005150457A (ja) * | 2003-11-17 | 2005-06-09 | Toshiba Corp | 磁気記憶装置 |
KR100568790B1 (ko) * | 2003-12-30 | 2006-04-07 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 플러그 및 그 형성 방법 |
US7387939B2 (en) | 2004-07-19 | 2008-06-17 | Micron Technology, Inc. | Methods of forming semiconductor structures and capacitor devices |
US7253012B2 (en) * | 2004-09-14 | 2007-08-07 | Agere Systems, Inc. | Guard ring for improved matching |
US7320911B2 (en) | 2004-12-06 | 2008-01-22 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7557015B2 (en) | 2005-03-18 | 2009-07-07 | Micron Technology, Inc. | Methods of forming pluralities of capacitors |
US7544563B2 (en) | 2005-05-18 | 2009-06-09 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
KR100634251B1 (ko) * | 2005-06-13 | 2006-10-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
KR100696761B1 (ko) * | 2005-07-29 | 2007-03-19 | 주식회사 하이닉스반도체 | 웨이퍼 마크 형성 방법 |
US7611960B2 (en) | 2006-04-24 | 2009-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and system for wafer backside alignment |
JP2008053320A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US7902081B2 (en) | 2006-10-11 | 2011-03-08 | Micron Technology, Inc. | Methods of etching polysilicon and methods of forming pluralities of capacitors |
US7785962B2 (en) | 2007-02-26 | 2010-08-31 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7494830B2 (en) * | 2007-04-06 | 2009-02-24 | Taiwan Semiconductor Manufacturing Company | Method and device for wafer backside alignment overlay accuracy |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
US7682924B2 (en) * | 2007-08-13 | 2010-03-23 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US8388851B2 (en) | 2008-01-08 | 2013-03-05 | Micron Technology, Inc. | Capacitor forming methods |
US8274777B2 (en) | 2008-04-08 | 2012-09-25 | Micron Technology, Inc. | High aspect ratio openings |
JP2009253208A (ja) * | 2008-04-10 | 2009-10-29 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
US7759193B2 (en) | 2008-07-09 | 2010-07-20 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US7859890B2 (en) * | 2008-08-28 | 2010-12-28 | Qimonda Ag | Memory device with multiple capacitor types |
US20110027973A1 (en) * | 2009-07-31 | 2011-02-03 | Applied Materials, Inc. | Method of forming led structures |
KR101070289B1 (ko) * | 2009-12-30 | 2011-10-06 | 주식회사 하이닉스반도체 | 반도체 장치 제조방법 |
JP2011142214A (ja) * | 2010-01-07 | 2011-07-21 | Elpida Memory Inc | 半導体装置およびその製造方法 |
US8518788B2 (en) | 2010-08-11 | 2013-08-27 | Micron Technology, Inc. | Methods of forming a plurality of capacitors |
US8680625B2 (en) * | 2010-10-15 | 2014-03-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Facet-free semiconductor device |
JP5774708B2 (ja) * | 2011-08-24 | 2015-09-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9076680B2 (en) | 2011-10-18 | 2015-07-07 | Micron Technology, Inc. | Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array |
US8946043B2 (en) | 2011-12-21 | 2015-02-03 | Micron Technology, Inc. | Methods of forming capacitors |
US8652926B1 (en) | 2012-07-26 | 2014-02-18 | Micron Technology, Inc. | Methods of forming capacitors |
US10566291B2 (en) * | 2018-02-18 | 2020-02-18 | Globalfoundries Inc. | Mark structure for aligning layers of integrated circuit structure and methods of forming same |
CN110707085B (zh) * | 2018-09-07 | 2022-05-03 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
CN112885772B (zh) * | 2019-11-29 | 2023-01-31 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
TWI730799B (zh) * | 2020-06-04 | 2021-06-11 | 力晶積成電子製造股份有限公司 | 影像感測器的製造方法及對準標記結構 |
CN112864099B (zh) * | 2021-03-10 | 2024-03-22 | 福建省晋华集成电路有限公司 | 存储器及其形成方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5576240A (en) * | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
TW408433B (en) * | 1997-06-30 | 2000-10-11 | Hitachi Ltd | Method for fabricating semiconductor integrated circuit |
US6130126A (en) * | 1998-06-26 | 2000-10-10 | Texas Instruments Incorporated | Self-planarizing DRAM chip avoids edge flaking |
JP2001339050A (ja) | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP4150154B2 (ja) * | 2000-08-21 | 2008-09-17 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
US6368910B1 (en) * | 2000-11-24 | 2002-04-09 | Winbond Electronics Corp. | Method of fabricating ruthenium-based contact plug for memory devices |
KR100408742B1 (ko) * | 2001-05-10 | 2003-12-11 | 삼성전자주식회사 | 집적회로소자의 캐패시터 및 그 제조방법 |
-
2002
- 2002-09-18 JP JP2002271700A patent/JP4353685B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-17 US US10/388,624 patent/US6906374B2/en not_active Expired - Lifetime
- 2003-05-07 TW TW092112414A patent/TWI223891B/zh not_active IP Right Cessation
- 2003-05-19 KR KR1020030031600A patent/KR100554321B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TWI223891B (en) | 2004-11-11 |
TW200405545A (en) | 2004-04-01 |
US6906374B2 (en) | 2005-06-14 |
KR100554321B1 (ko) | 2006-02-24 |
JP2004111626A (ja) | 2004-04-08 |
US20040051127A1 (en) | 2004-03-18 |
KR20040025534A (ko) | 2004-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4353685B2 (ja) | 半導体装置 | |
US6423591B2 (en) | Semiconductor device and method for fabricating the same | |
US7763926B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
TW508798B (en) | Semiconductor integrated circuit device and its manufacturing method | |
JP4807894B2 (ja) | 半導体装置 | |
US6124164A (en) | Method of making integrated capacitor incorporating high K dielectric | |
JP3579576B2 (ja) | 半導体装置の金属配線構造の製造方法 | |
JP4809961B2 (ja) | 半導体装置及びその製造方法 | |
US6818498B2 (en) | Capacitance element and method of manufacturing the same | |
KR100508094B1 (ko) | 커패시터를 구비하는 반도체 소자 및 그 형성 방법 | |
JP2004111624A (ja) | 半導体装置 | |
US20040262769A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20040024443A (ko) | 캐패시터를 구비한 반도체 장치 | |
JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
US20040089891A1 (en) | Semiconductor device including electrode or the like having opening closed and method of manufacturing the same | |
JPH10209394A (ja) | 半導体記憶装置およびその製造方法 | |
JP3871618B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP4979742B2 (ja) | 半導体装置 | |
JP3895099B2 (ja) | 半導体装置及びその製造方法 | |
US20040108534A1 (en) | Semiconductor device and manufacturing method for the same | |
KR100798270B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JPH11177056A (ja) | 半導体装置及びその製造方法 | |
JP2005094044A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH1117116A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4353685 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |