JP2005150457A - 磁気記憶装置 - Google Patents

磁気記憶装置 Download PDF

Info

Publication number
JP2005150457A
JP2005150457A JP2003386835A JP2003386835A JP2005150457A JP 2005150457 A JP2005150457 A JP 2005150457A JP 2003386835 A JP2003386835 A JP 2003386835A JP 2003386835 A JP2003386835 A JP 2003386835A JP 2005150457 A JP2005150457 A JP 2005150457A
Authority
JP
Japan
Prior art keywords
film
interlayer insulating
metal
insulating film
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003386835A
Other languages
English (en)
Inventor
Yoshiaki Fukuzumi
嘉晃 福住
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003386835A priority Critical patent/JP2005150457A/ja
Priority to US10/887,834 priority patent/US7084469B2/en
Publication of JP2005150457A publication Critical patent/JP2005150457A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】低誘電率を持つ層間絶縁膜(Low−k膜)と磁気抵抗素子との間に十分な密着性を確保でき、磁気抵抗素子が持つ特有の磁歪現象による素子特性への悪影響を低減できる磁気記憶装置を提供する。
【解決手段】半導体基板11上に形成された層間絶縁膜26と、層間絶縁膜26上に形成された金属酸化膜27と、金属酸化膜27上に形成され、金属元素を含む引き出し配線膜29と、引き出し配線膜29上に形成された磁気抵抗素子30とを有する。
【選択図】 図1

Description

この発明は、磁気記憶装置に関するものであり、特に磁気抵抗素子を含むメモリセルを備えた磁気記憶装置に関するものである。
近年、トンネル型磁気抵抗(Tunneling Magneto-Resistive:TMR)効果を利用した磁気抵抗素子を含む磁気記憶装置(磁気ランダムアクセスメモリ:MRAM)が注目されている(例えば、非特許文献1参照)。
前記磁気ランダムアクセスメモリは、複数の合金を具備しており、基本的に低温プロセスで作成する必要がある。この磁気ランダムアクセスメモリの持つ高速性、不揮発性は、高速ロジックLSIとの混載により、能力を最大限に発揮すると期待されている。
ISSCC2000 Technical Digest p.128,"A 10ns Read and Write Non-Volatile Memory Array Using a Magnetic Tunnel Junction and FET Switch in each Cell"
前記高速ロジックLSIでは、層間絶縁膜に低誘電率膜(以下、Low−k膜と記す)を用いる傾向が顕著である。Low−k膜は、メタル不純物を含むポーラスな構造を取る等の理由から、純粋なシリコン酸化膜(SiO)と比べて吸湿性が高い。このため、層間絶縁膜であるLow−k膜と磁気ランダムアクセスメモリに使用する金属薄膜との界面で十分な密着性を確保することが難しい。
さらに、磁気ランダムアクセスメモリの場合、フリー層に対して繰り返し書き込みを行うと、磁歪に起因したストレスが界面の剥がれ不良を誘起しやすく、信頼性上の問題を生じる可能性がある。
そこでこの発明は、前記課題に鑑みてなされたものであり、低誘電率を持つ層間絶縁膜(Low−k膜)と磁気抵抗素子との間に十分な密着性を確保でき、磁気抵抗素子が持つ特有の磁歪現象による素子特性への悪影響を低減できることにより、長期使用に対する信頼性を向上できる磁気記憶装置を提供することを目的とする。
前記目的を達成するために、この発明の一実施形態の磁気記憶装置は、半導体基板上に形成された層間絶縁膜と、前記層間絶縁膜上に形成された金属酸化膜と、前記金属酸化膜上に形成された、金属元素を含む導電膜と、前記導電膜上に形成された磁気抵抗素子とを具備することを特徴とする。
以上述べたようにこの発明によれば、低誘電率を持つ層間絶縁膜(Low−k膜)と磁気抵抗素子との間に十分な密着性を確保でき、磁気抵抗素子が持つ特有の磁歪現象による素子特性への悪影響を低減できることにより、長期使用に対する信頼性を向上できる磁気記憶装置を提供することが可能である。
以下、図面を参照してこの発明の実施形態の磁気記憶装置を含む半導体装置について説明する。説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[第1の実施形態]
まず、この発明の第1の実施形態の磁気記憶装置について説明する。
図1は、第1の実施形態の磁気記憶装置の構成を示す断面図である。
図1に示すように、p型シリコン半導体基板11の表面領域には、素子分離領域であるSTI(Shallow Trench Isolation)領域12が形成されており、これらSTI領域12により区画された素子領域が形成されている。素子領域であるp型半導体基板11の表面領域には、MOS電界効果トランジスタ(セルトランジスタ)のソース領域13、ドレイン領域14となるn+型不純物拡散領域が形成されている。
前記ソース領域13とドレイン領域14との間のp型半導体領域11上には、ゲート絶縁膜15が形成されている。ゲート絶縁膜上には、読み出しワード線として働くゲート電極16が形成されている。
前記p型半導体基板11上及びゲート電極16上には、第1の層間絶縁膜17が形成されている。ソース領域13上及びドレイン領域14上の第1の層間絶縁膜17内には、コンタクトプラグ18、19がそれぞれ形成されている。第1の層間絶縁膜17上には、第1層目の配線層からなるソース線20と配線21が形成されている。前記ソース線20は、コンタクトプラグ18を介してソース領域13に電気的に接続され、前記配線21はコンタクトフラグ19を介してドレイン領域14に接続されている。
前記第1の層間絶縁膜17上、ソース線20上及び配線21上には、第2の層間絶縁膜22が形成されている。配線21上の第2の層間絶縁膜22内には、コンタクトプラグ23が形成されている。第2の層間絶縁膜22上には、第2層目の配線層からなる書き込みワード線24と配線25が形成されている。この書き込みワード線24は、読み出しワード線(ゲート電極)16と同じ方向に沿って形成されている。また、配線25は、コンタクトプラグ23上に形成されており、このコンタクトプラグ23を介して配線21に電気的に接続されている。
前記第2の層間絶縁膜22上、書き込みワード線24上及び配線25上には、低誘電率を有する第3の層間絶縁膜(Low−k膜)26が形成されている。このLow−k膜26は、シリコン酸化膜(SiO)を主成分とするSiO系の膜からなり、純粋なシリコン酸化膜(SiO)の誘電率より低い誘電率をもつ。ここでは、Low−k膜26の誘電率は3以下とする。
前記第3の層間絶縁膜(Low−k膜)26上には、金属酸化膜27、例えばタンタル酸化膜(Ta)が形成されている。金属酸化膜27の膜厚は、例えば1nm以上である。配線25上のLow−k膜26内及び金属酸化膜27内には、コンタクトプラグ28が形成されている。金属酸化膜27上には、金属などからなる導電膜、例えばタンタル(Ta)からなる引き出し配線29が形成されている。引き出し配線29は、コンタクトフラグ28を介して配線25に電気的に接続されている。
前記引き出し配線29上の書き込みワード線24上に対応する位置には、MTJ(Magnetic Tunnel Junction)積層構造を有する磁気抵抗素子30が形成されている。この磁気抵抗素子30は、2つの強磁性層(メモリ層とピン層)30A、30Bにより絶縁層(トンネルバリア)30Cを挟んだ構造をもつ。前記絶縁層は、例えば酸化アルミニウム(Al)からなる。さらに、2つの強磁性層30A、30Bの一方側には、固定層としての反強磁性層(図示しない)が配置されている。ここで、前記MTJ積層構造を有する磁気抵抗素子30におけるスピンの向きは、紙面に対して垂直方向でも平行方向でもよい。
前記強磁性層30A上には、導電体からなるキャップ膜31が形成されている。キャップ膜31は、強磁性層30A側からTa/Al/Taの順で積層された構造を有している。前記金属酸化膜27上及び引き出し配線29上には、第4の層間絶縁膜32が形成されている。この第4の層間絶縁膜32上及びキャップ膜31上には、ビット線33が書き込みワード線24及び読み出しワード線16と交差する方向に配置されている。このビット線は、読み出し時及び書き込み時に、それぞれデータの読み出し線、書き込み線として働く。
前述した構造を有する磁気記憶装置において、第3の層間絶縁膜26はシリコン酸化膜(SiO)を主成分とするSiO系のLow−k膜から構成され、このLow−k膜26上には金属酸化膜(例えば、タンタル酸化膜)27が形成され、さらに金属酸化膜27上の引き出し配線膜29は金属膜(例えば、タンタル)から構成されている。
前記Low−k膜26と金属酸化膜27は、互いに酸素元素を含む酸化物であるため、Low−k膜26と金属酸化膜27との接触面の密着性を向上させることができる。さらに、金属酸化膜27と引き出し配線膜29は、互いに金属元素を含む膜であり、特にこの実施形態では、互いに同一の金属元素であるタンタルを含む膜であるため、金属酸化膜27と引き出し配線膜29との接触面の密着性を向上させることができる。
これらにより、長期間に亘る多大な使用においても、安定したスイッチング特性により確実な抵抗値の切り換えを行うことができる磁気抵抗素子が形成できる。この結果、信頼性の高い磁気記憶装置を実現することができる。言い換えると、前記接触面の密着性を向上できるため、磁気抵抗素子に再現性の良いストレスをかけることができ、磁歪を正確に制御できる。これにより、磁気抵抗素子を含む磁気記憶装置の歩留まりを向上させることができる。また、磁歪から生じる繰り返されるストレスに対して安定な構造を形成でき、磁気抵抗素子を含む磁気記憶装置の信頼性を向上させることができる。
なお、前記第1の実施形態では、金属酸化膜27とこの金属酸化膜27上の引き出し配線膜29とは、互いに金属元素を含んでいればよい。例えば、金属酸化膜27が酸化アルミニウムから構成され、引き出し配線膜29がタンタルから構成されていてもよい。好ましくは、金属酸化膜27と引き出し配線膜29とは、前述したように、互いに同一の金属元素を含んでいることが望ましい。例えば、金属酸化膜27が酸化チタニウムから構成され、引き出し配線膜29がチタニウム(Ti)から構成されているのが望ましい。このように、金属酸化膜27と引き出し配線膜29とが、金属元素を含む組合せ、あるいは同一元素を含む組合せであれば、密着性を向上させることができる。
また、Low−k膜26とこのLow−k膜26上の金属酸化膜27とは、互いに同一の元素を含んでいれば同様の効果を得ることができる。例えば、Low−k膜26と金属酸化膜27は、前述した酸素の他に、窒素または炭素などを含んでいてもよい。
また、図1に示した配線、及びコンタクトプラグには、必要に応じて、それらの構成元素の拡散を防止するバリアメタルを形成してもよい。
図2は、第1の実施形態の変形例の磁気記憶装置の構成を示す断面図である。
この変形例は、図1に示した第1の実施形態の構成において、引き出し配線膜29を積層構造としたものである。引き出し配線膜29は、Ta/Al/Taの順で積層された構造を有している。その他の構成及び効果については、前述した前記第1の実施形態と同様である。
[第2の実施形態]
次に、この発明の第2の実施形態の磁気記憶装置について説明する。
図3は、第2の実施形態の磁気記憶装置の構成を示す断面図である。
。この第2の実施形態の磁気記憶装置は、図1に示した第1の実施形態の構成において、第3の層間絶縁膜(Low−k膜)26上に形成された金属酸化膜27、引き出し配線29に換えて、シリコン窒化膜41、金属窒化膜42、及び引き出し配線43を形成したものである。前記第1の実施形態における構成と同様の部分には同じ符号を付してその説明は省略し、以下に、異なる構成部分のみを説明する。
前記第2の層間絶縁膜22上、書き込みワード線24上及び配線25上には、低誘電率を有する第3の層間絶縁膜(Low−k膜)26が形成されている。このLow−k膜26は、シリコン酸化膜(SiO)を主成分とするSiO系の膜からなり、純粋なシリコン酸化膜(SiO)の誘電率より低い誘電率をもつ。ここでは、Low−k膜26の誘電率は3以下とする。
前記Low−k膜26上には、シリコン窒化膜41が形成されている。このシリコン窒化膜41は、Low−k膜26中に含まれる水分により磁気抵抗素子30が劣化するのを防止する働きを持つ。シリコン窒化膜41上には、金属窒化膜42、例えば窒化アルミニウム、または窒化タンタル、窒化チタニウムが形成されている。金属窒化膜42の膜厚は、例えば1nm以上である。
前記配線25上のLow−k膜26内、シリコン窒化膜41内、及び金属窒化膜42内には、コンタクトプラグ28が形成されている。金属窒化膜42上には、金属などからなる導電膜、例えばアルミニウム(Al)、またはタンタル(Ta)、チタニウム(Ti)からなる引き出し配線43が形成されている。引き出し配線43は、コンタクトフラグ28を介して配線25に電気的に接続されている。
ここで、金属窒化膜42に窒化アルミニウムを用いた場合は、金属窒化膜42上に形成される引き出し配線43にはアルミニウムを用いることが望ましい。また、金属窒化膜42に窒化タンタルを用いた場合は、金属窒化膜42上に形成される引き出し配線43にはタンタルを用いることが望ましく、金属窒化膜42に窒化チタニウムを用いた場合は、金属窒化膜42上に形成される引き出し配線43にはチタニウムを用いることが望ましい。
さらに、前記引き出し配線43上の書き込みワード線24上に対応する位置には、MTJ(Magnetic Tunnel Junction)積層構造を有する磁気抵抗素子30が形成されている。その他の構成は、前記第1の実施形態と同様である。
前述した構造を有する磁気記憶装置において、第3の層間絶縁膜26はシリコン酸化膜(SiO)を主成分とするSiO系のLow−k膜から構成され、このLow−k膜26上には、シリコン窒化膜41、金属窒化膜(例えば、窒化アルミニウム、窒化タンタル、窒化チタニウム)42、及び金属膜(例えば、アルミニウム、タンタル、チタニウム)が順に形成されている。
前記シリコン窒化膜41と金属窒化膜42は、互いに窒素元素を含む窒化物であるため、シリコン窒化膜41と金属窒化膜42との接触面の密着性を向上させることができる。さらに、金属窒化膜42と引き出し配線膜43は、互いに金属元素を含む膜であり、金属酸化膜27と引き出し配線膜29との接触面の密着性を向上させることができる。特に、金属窒化膜42と引き出し配線膜43に、それぞれ窒化アルミニウムとアルミニウム、または、窒化タンタルとタンタル、窒化チタニウムとチタニウムを用いれば、互いに同一の金属元素を含む膜となるため、金属窒化膜42と引き出し配線膜43との接触面の密着性をさらに向上させることができる。
これらにより、長期間に亘る多大な使用においても、安定したスイッチング特性により確実な抵抗値の切り換えを行うことができる磁気抵抗素子が形成できる。この結果、信頼性の高い磁気記憶装置を実現することができる。言い換えると、前記接触面の密着性を向上できるため、磁気抵抗素子に再現性の良いストレスをかけることができ、磁歪を正確に制御できる。これにより、磁気抵抗素子を含む磁気記憶装置の歩留まりを向上させることができる。また、磁歪から生じる繰り返されるストレスに対して安定な構造を形成でき、磁気抵抗素子を含む磁気記憶装置の信頼性を向上させることができる。
なお、前記第2の実施形態では、金属窒化膜42と引き出し配線膜43とは、互いに金属元素を含んでいればよい。例えば、金属窒化膜42が酸化アルミニウムから構成され、引き出し配線膜43がタンタルから構成されていてもよい。好ましくは、金属窒化膜42と引き出し配線膜43とは、前述したように、互いに同一の金属元素を含んでいることが望ましい。このように、金属窒化膜42と引き出し配線膜43とが、金属元素を含む組合せ、あるいは同一元素を含む組合せであれば、密着性を向上させることができる。
また、Low−k膜26とこのLow−k膜26上のシリコン窒化膜41とは、互いに同一の元素を含んでいれば同様の効果を得ることができる。例えば、Low−k膜26とシリコン窒化膜41は、前述したシリコンの他に、例えば、窒素または炭素などを含んでいてもよい。
また、図3に示した配線、及びコンタクトプラグには、必要に応じて、それらの構成元素の拡散を防止するバリアメタルを形成してもよい。
図4は、第2の実施形態の変形例の磁気記憶装置の構成を示す断面図である。
この変形例は、図3に示した第2の実施形態の構成における金属窒化膜42を、引き出し配線膜43と同じ断面にて切断せず、引き出し配線膜43より延伸させて金属窒化膜44を形成したものである。その他の構成及び効果については、前述した前記第2の実施形態と同様である。
[第3の実施形態]
本発明の第1、第2の実施形態及び変形例に係る磁気記憶装置(磁気ランダムアクセスメモリ)においては、様々な適用例が可能である。これらの適用例のいくつかを第3の実施形態として図5〜図11を用いて説明する。
まず、適用例1として、デジタル加入者線(DSL)用モデムのDSLデータパス部分に、磁気ランダムアクセスメモリ(MRAM)を用いた例を述べる。
図5は、デジタル加入者線用モデムのDSLデータパス部分を示す図である。
このモデムは、プログラマブルデジタルシグナルプロセッサ(DSP:Digital Signal Processor)51、アナログ−デジタル(A/D)コンバータ110、デジタル−アナログ(D/A)コンバータ120、図示しないバンドパスフィルタ、送信ドライバ130、及び受信機増幅器140等から構成されている。図5に示したモデムでは、前述したように、バンドパスフィルタを省略しており、その代わりに回線コードプログラム(DSPで実行される、コード化された加入者回線情報、伝送条件等(回線コード;QAM、CAP、RSK、FM、AM、PAM、DWMT等)に応じてモデムを選択、動作させるためのプログラム)を保持するための種々のタイプのオプションのメモリとして、前記実施の形態の磁気ランダムアクセスメモリ150とEEPROM(Electrically erasable and programmable read only memory)160を備えている。
なお、本適用例1では、回線コードプログラムを保持するためのメモリとして磁気ランダムアクセスメモリ150、EEPROM160の2種類のメモリを用いているが、EEPROMを磁気ランダムアクセスメモリに置き換えてもよい、すなわち2種類のメモリを用いず、磁気ランダムアクセスメモリのみを用いるようにしてもよい。
次に、適用例2として、携帯電話端末における通信機能を実現する部分に、磁気ランダムアクセスメモリ(MRAM)を用いた例を述べる。
図6は、携帯電話端末の構成を示すブロック図である。
図6に示すように、携帯電話端末300は、通信機能を持つ通信部200と、この携帯電話端末の各部を制御する制御部220とを含んでいる。
前記通信部200は、送受信アンテナ201、アンテナ共用器202、受信部203、ベースバンド処理部204、音声コーデックとして用いられるDSP205、スピーカ(受話器)206、マイクロホン(送話器)207、送信部208、周波数シンセサイザ209等を備えている。
また、前記制御部220は、CPU221、ROM222、前記実施の形態の磁気ランダムアクセスメモリ(MRAM)223、及びフラッシュメモリ224が、CPUバス225を通じて接続されて形成されたマイクロコンピュータである。
前記ROM222には、CPU221において実行されるプログラムや、表示用のフォント等の必要となるデータが予め記憶されている。また、MRAM223は、主に作業領域として用いられるものであり、CPU221がプログラム実行中において必要に応じて計算途中のデータなどを記憶したり、制御部220と各部との間でやり取りするデータを一時記憶したりするなどの場合に用いられる。また、フラッシュメモリ224は、携帯電話端末300の電源がオフされても、例えば直前の設定条件などを記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これにより、携帯電話端末300の電源がオフにされても、フラッシュメモリ224に記憶されている設定パラメータが消滅してしまうことはない。
さらに、この携帯電話端末300には、オーディオ再生処理部211、外部出力端子212、LCDコントローラ213、表示用のLCD(液晶ディスプレイ)214、及び呼び出し音を発生するリンガ215等が設けられている。オーディオ再生処理部211は、携帯電話端末300に入力されたオーディオ情報(あるいは後述する外部メモリ240に記憶されたオーディオ情報)を再生する。再生されたオーディオ情報は、外部出力端子212を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。このように、オーディオ再生処理部211を設けることにより、オーディオ情報の再生が可能となる。LCDコントローラ213は、例えば上記CPU221からの表示情報をCPUバス225を介して受け取り、LCD214を制御するためのLCD制御情報に変換し、LCD214を駆動して表示を行う。
前記携帯電話端末300には、インターフェース回路(I/F)231,233,235、外部メモリ240、外部メモリスロット232、キー操作部234、及び外部入出力端子236等が設けられている。外部メモリスロット232には、メモリカード等の外部メモリ240が挿入される。この外部メモリスロット232は、インターフェース回路(I/F)231を介してCPUバス225に接続される。このように、携帯電話端末300に外部メモリスロット232を設けることにより、携帯電話端末300の内部の情報を外部メモリ240に書き込んだり、あるいは外部メモリ240に記憶された情報(例えばオーディオ情報)を携帯電話端末300に入力したりすることが可能となる。キー操作部234は、インターフェース回路(I/F)233を介してCPUバス225に接続される。キー操作部234から入力されたキー入力情報は、例えばCPU221に伝えられる。外部入出力端子236は、インターフェース回路(I/F)235を介してCPUバス225に接続され、携帯電話端末300に外部から種々の情報を入力したり、あるいは携帯電話端末300から外部へ情報を出力したりする際の端子として機能する。
なお、本適用例2では、ROM222、MRAM223及びフラッシュメモリ224を用いているが、フラッシュメモリ224を磁気ランダムアクセスメモリに置き換えても良いし、さらにROM222も磁気ランダムアクセスメモリに置き換えることも可能である。
次に、適用例3として、スマートメディア等のメディアコンテンツを収納するカード(MRAMカード)に、磁気ランダムアクセスメモリ(MRAM)を用いた例を述べる。
図7〜図11は、前記MRAMカードに磁気ランダムアクセスメモリを適用した例を示す図である。
図7に示すように、MRAMカード本体400には、MRAMチップ401が内蔵されている。このMRAMカード本体400には、MRAMチップ401に対応する位置に開口部402が形成され、MRAMチップ401が露出されている。この開口部402にはシャッター403が設けられており、MRAMカードの携帯時にMRAMチップ401がシャッター403で保護されるようになっている。
前記シャッター403は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。データを転写する場合には、シャッター403を開放してMRAMチップ401を露出させて行う。外部端子404はMRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。
図8及び図9は、それぞれMRAMカードにデータを転写するための転写装置を示している。図8はカード挿入型の転写装置の上面図であり、図9はその断面図である。
エンドユーザの使用する第2MRAMカード450を、矢印で示すように転写装置500の挿入部510より挿入し、ストッパ520で止まるまで押し込む。このストッパ520は第1MRAM550と第2MRAMカード450を位置合わせするための部材としても働く。第2MRAMカード450が所定位置に配置されると、第1MRAMデータ書き換え制御部から外部端子530に制御信号が供給され、第1MRAM550に記憶されたデータが第2MRAMカード450に転写される。
図10は、はめ込み型の転写装置の断面図である。この転写装置は、矢印で示すように、ストッパ520を目標に、第1MRAM550上に第2MRAMカード450をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
図11は、スライド型の転写装置の断面図である。この転写装置は、CD−ROMドライブやDVDドライブと同様に、転写装置500に受け皿スライド560が設けられており、この受け皿スライド560が矢印で示すように移動する。受け皿スライド560が破線の位置に移動したときに、第2MRAMカード450を受け皿スライド560に載置し、第2MRAMカード450を転写装置500の内部へ搬送する。ストッパ520に第2MRAMカード450の先端部が当接するように搬送される点、および転写方法についてはカード挿入型と同一であるので、説明を省略する。
また、上記第1、第2の実施形態では、この発明を磁気ランダムアクセスメモリに適用した例に基づき説明したが、上記磁気ランダムアクセスメモリを内蔵した半導体集積回路装置、例えばプロセッサ、システムLSI等もまた、この発明の範疇である。さらに、Low−k膜を層間絶縁膜として使用する高速ロジックLSIに磁気ランダムアクセスメモリを混載する際にも、Low−k膜と磁気抵抗素子との間に十分な密着性を確保でき、磁気抵抗素子が持つ特有の磁歪現象による素子特性への悪影響を低減できる。
また、前述した各実施形態はそれぞれ、単独で実施できるばかりでなく、適宜組み合わせて実施することも可能である。
さらに、前述した各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
この発明の第1の実施形態の磁気記憶装置の構成を示す断面図である。 前記第1の実施形態の変形例の磁気記憶装置の構成を示す断面図である。 この発明の第2の実施形態の磁気記憶装置の構成を示す断面図である。 前記第2の実施形態の変形例の磁気記憶装置の構成を示す断面図である。 この発明の第3の実施形態であり、前記第1、第2の実施形態の磁気記憶装置を適用した、デジタル加入者線用モデムのDSLデータパス部分を示す図である。 前記第3の実施形態であり、前記第1、第2の実施形態の磁気記憶装置を適用した、携帯電話端末の構成を示すブロック図である。 前記第3の実施形態であり、前記第1、第2の実施形態の磁気記憶装置を適用した、MRAMカードの構成を示す図である。 前記MRAMカードにデータを転写するカード挿入型の転写装置の上面図である。 前記カード挿入型の転写装置の断面図である。 前記MRAMカードにデータを転写する、はめ込み型の転写装置の断面図である。 前記MRAMカードにデータを転写するスライド型の転写装置の断面図である。
符号の説明
11…p型シリコン半導体基板、12…STI(Shallow Trench Isolation)領域、13…ソース領域、14…ドレイン領域、15…ゲート絶縁膜、16…ゲート電極(読み出しワード線)、17…第1の層間絶縁膜、18,19…コンタクトプラグ、20…ソース線、21…配線、22…第2の層間絶縁膜、23…コンタクトプラグ、24…書き込みワード線、25…配線、26…第3の層間絶縁膜(Low−k膜)、27…金属酸化膜、28…コンタクトプラグ、29…引き出し配線、30…磁気抵抗素子、30A,30B…強磁性層(メモリ層,ピン層)、30C…絶縁層(トンネルバリア)、31…キャップ膜、32…第4の層間絶縁膜、33…ビット線、41…シリコン窒化膜、42…金属窒化膜、43…引き出し配線、44…金属窒化膜。

Claims (12)

  1. 半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された金属酸化膜と、
    前記金属酸化膜上に形成された、金属元素を含む導電膜と、
    前記導電膜上に形成された磁気抵抗素子と、
    を具備することを特徴とする磁気記憶装置。
  2. 前記層間絶縁膜は酸素元素を含む酸化物から構成され、前記層間絶縁膜と前記金属酸化膜は、酸素元素を含むことを特徴とする請求項1に記載の磁気記憶装置。
  3. 前記金属酸化膜と前記導電膜は、同一の金属元素を含むことを特徴とする請求項1または2に記載の磁気記憶装置。
  4. 前記導電膜は、 前記金属酸化膜上に形成され、前記金属酸化膜と同一の金属元素を有する第1配線層と、
    前記第1配線層上に形成された第2配線層と、
    を備えることを特徴とする請求項1乃至3のいずれか1つに記載の磁気記憶装置。
  5. 半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成されたシリコン窒化膜と、
    前記シリコン窒化膜上に形成された金属窒化膜と、
    前記金属窒化膜上に形成された、金属元素を含む導電膜と、
    前記導電膜上に形成された磁気抵抗素子と、
    を具備することを特徴とする磁気記憶装置。
  6. 前記層間絶縁膜はシリコン元素を含むシリコン化合物から構成され、前記層間絶縁膜と前記シリコン窒化膜は、シリコン元素を含むことを特徴とする請求項5に記載の磁気記憶装置。
  7. 前記金属窒化膜と前記導電膜は、同一の金属元素を含むことを特徴とする請求項5または6に記載の磁気記憶装置。
  8. 前記導電膜は、 前記金属窒化膜上に形成され、前記金属窒化膜と同一の金属元素を有する第1配線層と、
    前記第1配線層上に形成された第2配線層と、
    を備えることを特徴とする請求項5乃至7のいずれか1つに記載の磁気記憶装置。
  9. 前記層間絶縁膜は、シリコン酸化膜の誘電率より低い誘電率を有することを特徴とする請求項1乃至8のいずれか1つに記載の磁気記憶装置。
  10. 前記層間絶縁膜が有する誘電率は3以下であることを特徴とする請求項9に記載の磁気記憶装置。
  11. 前記磁気抵抗素子は、MTJ(Magnetic Tunnel Junction)積層構造を有することを特徴とする請求項1乃至10のいずれか1つに記載の磁気記憶装置。
  12. 前記MTJ(Magnetic Tunnel Junction)積層構造は、前記導電膜上に形成された第1強磁性層と、
    前記第1強磁性層上に形成された非磁性層と、
    前記非磁性層上に形成された第2強磁性層と、
    を備えることを特徴とする請求項11に記載の磁気記憶装置。
JP2003386835A 2003-11-17 2003-11-17 磁気記憶装置 Pending JP2005150457A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003386835A JP2005150457A (ja) 2003-11-17 2003-11-17 磁気記憶装置
US10/887,834 US7084469B2 (en) 2003-11-17 2004-07-12 Magnetic storage device comprising memory cells including magneto-resistive elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003386835A JP2005150457A (ja) 2003-11-17 2003-11-17 磁気記憶装置

Publications (1)

Publication Number Publication Date
JP2005150457A true JP2005150457A (ja) 2005-06-09

Family

ID=34567423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003386835A Pending JP2005150457A (ja) 2003-11-17 2003-11-17 磁気記憶装置

Country Status (2)

Country Link
US (1) US7084469B2 (ja)
JP (1) JP2005150457A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165505A (ja) * 2005-12-13 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
WO2008099702A1 (ja) * 2007-02-13 2008-08-21 Sony Corporation エレクトロウェッティングデバイス及びその製造方法
JP2020088013A (ja) * 2018-11-16 2020-06-04 株式会社東芝 磁気記憶装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
ATE405950T1 (de) * 2003-06-24 2008-09-15 Ibm Selbstausgerichtete leitfähige linien für magnetische direktzugriffsspeicherbausteine auf fet-basis und herstellungsverfahren dafür
JP4074281B2 (ja) * 2004-09-14 2008-04-09 株式会社東芝 磁気ランダムアクセスメモリ
TWI266413B (en) * 2004-11-09 2006-11-11 Ind Tech Res Inst Magnetic random access memory with lower bit line current and manufacture method thereof
FR2880474A1 (fr) * 2004-12-30 2006-07-07 St Microelectronics Rousset Memoire vive magnetique
US7381981B2 (en) * 2005-07-29 2008-06-03 International Business Machines Corporation Phase-change TaN resistor based triple-state/multi-state read only memory
JP5066525B2 (ja) * 2006-08-30 2012-11-07 アルプス電気株式会社 磁気検出装置およびその製造方法
JP4504403B2 (ja) * 2007-08-29 2010-07-14 株式会社東芝 半導体記憶装置
US8497559B2 (en) * 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
JP2012069671A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置およびその製造方法
KR20130016826A (ko) * 2011-08-09 2013-02-19 에스케이하이닉스 주식회사 반도체 소자 제조 방법
US20140246741A1 (en) * 2013-03-03 2014-09-04 T3Memory, Inc. Magnetoresistive memory cell and method of manufacturing the same
JP6750770B1 (ja) * 2020-01-24 2020-09-02 Tdk株式会社 スピン素子及びリザボア素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2715736A (en) * 1951-08-27 1955-08-23 Pearlson Raymond Baby's bath construction
US3094711A (en) * 1962-04-26 1963-06-25 Frances M Kentes Portable baby's bath and cabinet unit
US5067186A (en) * 1989-06-02 1991-11-26 Glenn Ayers Baby bidet apparatus with retraction and height adjustment means
US5636391A (en) * 1995-12-15 1997-06-10 Greene, Iii; Jesse M. Baby bidet for cleaning a baby
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
JP2002368197A (ja) 2001-05-31 2002-12-20 Internatl Business Mach Corp <Ibm> 不揮発性磁気メモリ・セル及びそれを用いた記憶回路ブロック
KR100829556B1 (ko) * 2002-05-29 2008-05-14 삼성전자주식회사 자기 저항 램 및 그의 제조방법
JP3931113B2 (ja) * 2002-06-10 2007-06-13 松下電器産業株式会社 半導体装置及びその製造方法
JP4353685B2 (ja) * 2002-09-18 2009-10-28 株式会社ルネサステクノロジ 半導体装置
JP2004165559A (ja) * 2002-11-15 2004-06-10 Toshiba Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165505A (ja) * 2005-12-13 2007-06-28 Renesas Technology Corp 半導体装置およびその製造方法
WO2008099702A1 (ja) * 2007-02-13 2008-08-21 Sony Corporation エレクトロウェッティングデバイス及びその製造方法
JP2008197296A (ja) * 2007-02-13 2008-08-28 Sony Corp エレクトロウェッティングデバイス及びその製造方法
US8081389B2 (en) 2007-02-13 2011-12-20 Sony Corporation Electro-wetting device and a method of manufacturing the same
JP2020088013A (ja) * 2018-11-16 2020-06-04 株式会社東芝 磁気記憶装置

Also Published As

Publication number Publication date
US20050104102A1 (en) 2005-05-19
US7084469B2 (en) 2006-08-01

Similar Documents

Publication Publication Date Title
JP4008857B2 (ja) 半導体記憶装置及びその製造方法
JP2005150457A (ja) 磁気記憶装置
KR100829556B1 (ko) 자기 저항 램 및 그의 제조방법
US10395708B2 (en) Electronic device
US10121958B2 (en) Semiconductor device and method of manufacturing same
KR100442959B1 (ko) 마그네틱 램 및 그 형성방법
JP5722137B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5010565B2 (ja) 磁気抵抗素子及び磁気メモリ
CN100461293C (zh) 包含磁致电阻元件的半导体存储装置
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP5701701B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2016219090A (ja) 電子装置
US7141842B2 (en) Magnetic memory device and method of manufacturing the same
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ
JP2005045203A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2007053315A (ja) 磁気メモリ装置およびその製造方法
US20040095813A1 (en) Semiconductor integrated circuit device and method of manufacturing the same
JP3836823B2 (ja) 半導体集積回路装置
US20040065906A1 (en) Semiconductor integrated circuit device
JP2011100775A (ja) 半導体装置およびその製造方法
US9385307B2 (en) Magnetoresistive element and method of manufacturing the same
JP2004103212A (ja) 磁気ランダムアクセスメモリ
US7092282B2 (en) Semiconductor integrated circuit device
US11251361B2 (en) Electronic device and method for fabricating the same
JP2008146814A (ja) 半導体装置、半導体装置のデータ書き込み方法、及び半導体装置のデータ読み出し方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080311