JP2001044191A - 積層絶縁膜とその製造方法および半導体装置とその製造方法 - Google Patents
積層絶縁膜とその製造方法および半導体装置とその製造方法Info
- Publication number
- JP2001044191A JP2001044191A JP11211501A JP21150199A JP2001044191A JP 2001044191 A JP2001044191 A JP 2001044191A JP 11211501 A JP11211501 A JP 11211501A JP 21150199 A JP21150199 A JP 21150199A JP 2001044191 A JP2001044191 A JP 2001044191A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- insulating film
- oxide film
- film
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 244
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 244
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 240
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 239
- 238000000034 method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000576 coating method Methods 0.000 claims description 21
- 239000011248 coating agent Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 abstract description 15
- 239000010408 film Substances 0.000 description 549
- 238000005530 etching Methods 0.000 description 80
- 239000010410 layer Substances 0.000 description 34
- 230000015572 biosynthetic process Effects 0.000 description 17
- 239000007789 gas Substances 0.000 description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 229920000090 poly(aryl ether) Polymers 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 8
- 239000001301 oxygen Substances 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 239000010937 tungsten Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 239000004809 Teflon Substances 0.000 description 3
- 229920006362 Teflon® Polymers 0.000 description 3
- 238000002485 combustion reaction Methods 0.000 description 3
- 229960001730 nitrous oxide Drugs 0.000 description 3
- 235000013842 nitrous oxide Nutrition 0.000 description 3
- ZVJOQYFQSQJDDX-UHFFFAOYSA-N 1,1,2,3,3,4,4,4-octafluorobut-1-ene Chemical compound FC(F)=C(F)C(F)(F)C(F)(F)F ZVJOQYFQSQJDDX-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 2
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 2
- 239000005977 Ethylene Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910002090 carbon oxide Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 101100135116 Oryza sativa subsp. japonica RR12 gene Proteins 0.000 description 1
- 101100350458 Oryza sativa subsp. japonica RR25 gene Proteins 0.000 description 1
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 1
- 101150110620 RR22 gene Proteins 0.000 description 1
- 101150116266 RR24 gene Proteins 0.000 description 1
- DHXVGJBLRPWPCS-UHFFFAOYSA-N Tetrahydropyran Chemical compound C1CCOCC1 DHXVGJBLRPWPCS-UHFFFAOYSA-N 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- HSFWRNGVRCDJHI-UHFFFAOYSA-N alpha-acetylene Natural products C#C HSFWRNGVRCDJHI-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000008378 aryl ethers Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000001495 ethyl group Chemical group [H]C([H])([H])C([H])([H])* 0.000 description 1
- 125000002534 ethynyl group Chemical group [H]C#C* 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000006864 oxidative decomposition reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 1
- 239000004810 polytetrafluoroethylene Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- BFKJFAAPBSQJPD-UHFFFAOYSA-N tetrafluoroethene Chemical group FC(F)=C(F)F BFKJFAAPBSQJPD-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
- H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
- H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/312—Organic layers, e.g. photoresist
- H01L21/3121—Layers comprising organo-silicon compounds
- H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
- H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Drying Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
- Treatments Of Macromolecular Shaped Articles (AREA)
Abstract
ことなく、無機的性質を有する低誘電率(比誘電率=
3.0以下)な炭素を含むシリコン酸化膜を形成する技
術を提供する。 【解決手段】 有機絶縁膜11と、この有機絶縁膜11
上に形成した炭素を含むシリコン酸化膜12とからなる
積層絶縁膜13であり、炭素を含むシリコン酸化膜12
はその膜中の8at%以上25at%以下の炭素を含ん
でいるものである。
Description
方法および半導体装置の製造方法に関し、詳しくは炭素
を含むシリコン酸化膜を含む積層絶縁膜とその製造方法
およびその積層絶縁膜を層間絶縁膜に用いた半導体装置
とその製造方法に関する。
ともない、LSIの高速化、低消費電力化を達成するた
めに、層間絶縁膜材料に低誘電率膜を用いることが要求
されている。そこで従来の層間絶縁膜材料として用いら
れてきたシリコン酸化膜に代わり、低誘電率材料として
有機絶縁膜を使用する試みが、例えばドライプロセスシ
ンポジウム予稿集(1997)長谷川他によって報告さ
れている。ここで報告されている有機絶縁膜は、構成元
素にシリコンを含まない有機ポリマーを使用するもので
ある。
化膜を加工用マスクとして用いることが一般的である。
例えば酸素や窒素ガスプラズマを用いてドライエッチン
グ加工することが、ドライプロセスシンポジウム予稿集
(1998)深沢他によって報告されている。加工用マ
スクとして用いたシリコン酸化膜は有機絶縁膜の加工後
も除去されずに残り、完成した半導体装置の一部を構成
する材料となる。このシリコン酸化膜は、一般にフッ素
を含むガスで加工することができるが、このガス系では
有機絶縁膜の加工は進行しにくい。いわゆる、加工選択
比が高い状況を得ることができ、半導体装置の製造プロ
セスを構築する上でも好ましかった。
は400℃以下とする必要があることから、上記シリコ
ン酸化膜は、プラズマCVD法により形成されることが
一般的であった。例えばその成膜条件としては、モノシ
ラン(SiH4 )(例えば100sccm)と一酸化二
窒素(N2 O)(例えば2000sccm)と窒素(N
2 )(例えば1000sccm)とをプラズマCVD装
置の成膜室内に供給し、供給マイクロ波パワーを350
W、基板サセプタの温度を400℃に設定していた。
縁膜を有機材料で形成した場合、有機絶縁膜が酸素によ
り容易に燃焼する問題がある。有機絶縁膜は、酸素系ガ
スにより容易に加工することができる反面、酸化ダメー
ジが容易に入る。窒素ガスを用いた加工であっても、被
加工膜である有機絶縁膜の周囲の酸化膜中からの脱ガス
成分により、有機絶縁膜に容易にダメージが入る。これ
は従来のアッシング(灰化)工程として知られているプ
ロセス技術のように、燃焼消滅しないまでも膜中で酸化
分解反応が進行し、揮発性の炭化水素(もしくは酸素を
含む炭化水素)を放出する。このような有機絶縁膜上に
シリコン酸化膜は積層される。
リコン酸化膜を成膜する場合には、成膜温度に制約があ
ること、また生産性等の制約により、一般的にプラズマ
CVD法により成膜される。しかしながら、プラズマC
VD法によりシリコン酸化膜を成膜する際に用いる反応
ガスには酸化剤が含まれている。例えば、シリコン原料
にシランガスを用いるCVD法では、酸化剤に一酸化二
窒素を用いる。またテトラエトキシシラン(TEOS)
を用いるCVD法では酸素を用いるのが一般的となって
いる。
が形成された後は、そのシリコン酸化膜自体によって、
酸化性ガスプラズマが有機絶縁膜表面を直接アタックす
ることを防ぐ機能を果たす。しかしながら、成膜の初期
段階では、有機絶縁膜表面での酸化燃焼反応が懸念され
る。マイクロ波印加条件やガス供給タイミングの制御な
どで、成膜の初期段階での酸化燃焼反応を制御する試み
も成されているが、十分に酸化燃焼反応を抑制するに至
っていない。
テンビアプラグを用いたアルミニウム配線では、図7の
(1)に示すように、基板101上に第1の配線111
が形成され、その第1の配線111を覆う状態に第1の
有機絶縁膜112が形成されていて、さらにその上に第
1のシリコン酸化膜113が形成されている。第1のシ
リコン酸化膜113から第1の有機絶縁膜112に第1
の配線111に達する第1の接続孔114が形成され、
その第1の接続孔114の内部には第1のプラグ115
がタングステンを埋め込んで形成されている。
は、第2の配線116が形成され、その第2の配線11
6を覆う状態に第2の有機絶縁膜117が形成されてい
て、その上に第2のシリコン酸化膜118が形成されて
いる。第2のシリコン酸化膜118から第2の有機絶縁
膜117に第2の配線116に達する第2の接続孔11
9が形成され、その第2の接続孔119の内部には第2
のプラグ120がタングステンを埋め込んで形成されて
いる。
の(2)に示すように、基板201上に第1の有機絶縁
膜211が形成されていて、さらにその上に第1のシリ
コン酸化膜212が形成されている。第1のシリコン酸
化膜212と第1の有機絶縁膜211には第1の溝21
3が形成され、その内部に第1の配線214が形成され
ている。上記第1のシリコン酸化膜212上には第1の
配線214を覆う第2の有機絶縁膜215、第2のシリ
コン酸化膜216、第3の有機絶縁膜217、第3のシ
リコン酸化膜218が順に積層されている。
絶縁膜217とには、第2の溝219が形成され、その
内部に第2の配線220が形成されている。第2のシリ
コン酸化膜216と第2の有機絶縁膜215とには、第
2の配線220と第1の配線214とを接続する第1の
接続孔221が形成され、その第1の接続孔221の内
部には第1のプラグ222が形成されている。
は、第2の配線220を覆う、第4の有機絶縁膜223
と第4のシリコン酸化膜224とが順に積層されてい
る。この第4のシリコン酸化膜224と第4の有機絶縁
膜223とには、第2の配線220に達する第2の接続
孔225が形成され、その第2の接続孔225の内部に
は第2のプラグ226が形成されている。
構造では、プラズマCVD法により、それぞれの有機絶
縁膜上にシリコン酸化膜を直接形成した場合には、それ
ぞれのシリコン酸化膜との界面周辺における有機絶縁膜
にダメージが発生する。
絶縁膜に低誘電率化のための有機絶縁膜として、例えば
比誘電率が約2.7のポリアリールエーテル膜を用いた
場合、シリコン酸化膜の比誘電率が4.2であるため、
低誘電率膜を用いた効果がシリコン酸化膜により減少す
る。そのため、それぞれの膜厚の比率にも依るが、有機
絶縁膜とシリコン酸化膜とを合わせた膜の実効比誘電率
は3.0を越えてしまう。このように、配線層間容量や
配線間容量の低減効果が十分に得られず、信号伝播遅延
等の半導体装置の性能に直接関係する課題も生じる。
決するためになされた積層絶縁膜とその製造方法および
半導体装置とその製造方法である。
縁膜上に形成した炭素を含むシリコン酸化膜とからなる
ものであり、炭素を含むシリコン酸化膜は膜中の炭素量
が8at%以上25at%以下となっているものであ
る。
を含むシリコン酸化膜が形成されていることから、有機
絶縁膜をエッチングする際に、炭素を含むシリコン酸化
膜がエッチングマスクの作用を有する。また、炭素を含
むシリコン酸化膜は、その膜中に炭素量が8at%以上
25at%以下含まれていることから、比誘電率が炭素
等の不純物を含まないシリコン酸化膜よりも低く、例え
ば2.0〜3.0程度となる。したがって、有機絶縁膜
と炭素を含むシリコン酸化膜とを合わせた比誘電率は
3.0以下となり、低誘電率な絶縁膜が構成されてい
る。
の含有量が25at%を超えるような状態になると、炭
素を含むシリコン酸化膜は無機的な性質が低下し有機的
性質が強まる。特に炭素の含有量が30at%を超える
ような状態になると、炭素を含むシリコン酸化膜は無機
的な性質がほとんど無くなり、有機的な性質になる。そ
の結果、下地の有機絶縁膜と同様なるエッチング特性を
有するものとなり、有機絶縁膜のエッチングマスクとし
ての機能を果たさなくなる。一方、炭素を含むシリコン
酸化膜中の炭素の含有量が8at%を下回ると、炭素を
含まないシリコン酸化膜とほぼ同等もしくはそれに近い
比誘電率値となり、炭素を含ませたことによる低誘電率
化の効果が十分に引き出せない。
縁膜を成膜する工程と、この有機絶縁膜上に炭素を含む
シリコン酸化膜を塗布法によって成膜する工程とを備え
た製造方法であり、炭素を含むシリコン酸化膜の膜中の
炭素量が8at%以上25at%以下となるように成膜
する。
膜上に炭素を含むシリコン酸化膜を塗布法によって成膜
することから、いわゆる低温成膜が可能になり、その上
成膜時にプラズマやスパッタ作用を受けないので、有機
絶縁膜の表面は成膜によるダメージを受けない。また、
有機絶縁膜をエッチングする際には、炭素を含むシリコ
ン酸化膜をエッチングマスクとして用いることが可能に
なる。また、炭素を含むシリコン酸化膜の膜中の炭素量
が8at%以上25at%以下となるように炭素を含む
シリコン酸化膜を成膜することから、炭素を含むシリコ
ン酸化膜の比誘電率はシリコン酸化膜のみも膜よりも低
くなり、例えば2.0〜3.0程度となる。したがっ
て、有機絶縁膜と炭素を含むシリコン酸化膜とを合わせ
た比誘電率は3.0以下となり、低誘電率な積層絶縁膜
が形成される。また、炭素の含有量を上記のように設定
した理由は、前記説明した理由と同様である。
が、有機絶縁膜と、この有機絶縁膜上に形成した炭素を
含むシリコン酸化膜とからなる積層絶縁膜を有するもの
であり、炭素を含むシリコン酸化膜は、その膜中の炭素
量が8at%以上25at%以下となっているものであ
る。
一部に、有機絶縁膜と、この有機絶縁膜上に形成した炭
素を含むシリコン酸化膜とからなる積層絶縁膜を有する
ことから、その積層絶縁膜は、従来の有機絶縁膜上に炭
素等の不純物を含まないシリコン酸化膜(比誘電率=
4.2)を積層したものより比誘電率が低いものとな
る。つまり、シリコン酸化膜は炭素を含むことにより比
誘電率を下げる特徴があるため、上記炭素を含むシリコ
ン酸化膜は何ら不純物を含まないシリコン酸化膜よりも
比誘電率が低いものとなるからである。
膜中に炭素量が8at%以上25at%以下含まれてい
ることから、その比誘電率は炭素の含有量によるが、例
えば2.0〜3.0程度となる。また、有機絶縁膜の比
誘電率は通常3.0以下となっている。したがって、有
機絶縁膜と炭素を含むシリコン酸化膜とを合わせた比誘
電率は3.0以下となり、低誘電率な積層絶縁膜が構成
される。そのため、上記積層絶縁膜を配線層間や配線間
に用いることにより、配線層間容量や配線間容量が低減
され、信号伝播遅延等の半導体装置の性能の向上が図ら
れる。また、炭素の含有量を上記のように設定した理由
は、前記説明した理由と同様である。
炭素を含むシリコン酸化膜をエッチングマスクとして用
い、それを残して半導体装置の絶縁膜に用いても、上記
説明したように、積層絶縁膜の比誘電率が3.0以下と
なるので、低誘電率化が損なわれることはない。
縁膜を成膜する工程と、その有機絶縁膜上に炭素を含む
シリコン酸化膜を塗布法によって成膜する工程とを備え
ている製造方法であり、炭素を含むシリコン酸化膜は、
有機SOG溶液を塗布して形成する。また炭素を含むシ
リコン酸化膜の膜中の炭素量が8at%以上25at%
以下となるように成膜する製造方法である。
膜上に炭素を含むシリコン酸化膜を塗布法によって成膜
することから、いわゆる低温成膜が可能になり、その上
成膜時にプラズマやスパッタ作用を受けないので、有機
絶縁膜の表面は成膜によるダメージを受けない。さらに
炭素を含むシリコン酸化膜を有機SOG溶液を塗布して
形成することから、炭素を含むシリコン酸化膜中の炭素
の含有量は、有機SOG溶液中の炭素を含む基の構造と
量により調整できる。例えばメチル基とエチル基の置き
換えやアルキル基の量を制御して調整することが可能で
ある。そのため、所望の炭素量を含む上記炭素を含むシ
リコン酸化膜が形成される。
は、炭素を含むシリコン酸化膜が無機的性質を有するた
め、それをエッチングマスクとして用いることが可能に
なる。また、炭素を含むシリコン酸化膜の膜中の炭素量
が8at%以上25at%以下となるように炭素を含む
シリコン酸化膜を成膜することから、炭素を含むシリコ
ン酸化膜の比誘電率はシリコン酸化膜のみも膜よりも低
くなり、例えば3.0程度またはそれ以下となる。した
がって、有機絶縁膜と炭素を含むシリコン酸化膜とを合
わせた比誘電率は3.0以下となり、低誘電率な積層絶
縁膜が形成される。また、炭素の含有量を上記のように
設定した理由は、前記説明した理由と同様である。
法に係わる実施の形態の一例を、図1の概略構成断面図
によって説明する。
縁膜11が形成されている。この有機絶縁膜11は、例
えば比誘電率が2.75のポリアリールエーテル膜で形
成されている。このポリアリールエーテル膜は、一般的
に化学式(1)で表されるものであり、例えばFLAR
E(商品名)、SiLK(商品名)、VELOX(商品
名)等が開発されており、それらを用いることができ
る。
リコン酸化膜12が形成されている。この炭素を含むシ
リコン酸化膜12は、炭素を8at%〜25at%、好
ましくは10at%〜20at%程度含むことで無機的
性質を有するシリコン酸化膜であり、好ましくは塗布法
により形成されたものである。この実施の形態では、一
例として、炭素を20at%含み比誘電率が2.70を
有する炭素を含むシリコン酸化膜を用いた。このよう
に、積層絶縁膜13は有機絶縁膜11と炭素を含むシリ
コン酸化膜12とからなる積層膜で構成されている。
ポリアリールエーテル膜に限定されることはなく、例え
ば比誘電率が3.0以下の有機絶縁膜であればどのよう
な材料の膜であってもよい。例えば、環状フッ素樹脂・
シロキサン共重合体、テフロン(PTFE)、アモルフ
ァステフロン(例えば、テフロンAF:商品名)、シク
ロポリマライズドフロリネーテッドポリマー(例えばサ
イトップ:商品名)、フッ化ポリイミド、ポリイミド、
BCB等の樹脂を用いることも可能である。
素の含有量の範囲について、図2により説明する。図2
では、縦軸に炭素を含むシリコン酸化膜の比誘電率を示
し、縦軸に炭素の含有量を示す。
シリコン酸化膜中の炭素量が多くなるにしたがい比誘電
率は低下していることがわかる。また上記炭素を含むシ
リコン酸化膜12は、図中の丸印で示したように炭素の
含有量(20at%)で比誘電率2.70を有してい
た。ここで、炭素の含有量と比誘電率との関係がある幅
を持った関係となっているのは、炭素を含むシリコン酸
化膜が同量の炭素を含む場合であっても密度が異なる場
合には比誘電率が異なるためである。比誘電率が3.0
以下となるには、膜の密度にもよるが、少なくとも炭素
量が8at%以上は必要である。一方、炭素を含むシリ
コン酸化膜12が無機膜的性質を有するには、少なくと
も炭素量が25at%以下でなければならない。
上に炭素を含むシリコン酸化膜12が形成されており、
炭素を含むシリコン酸化膜12が無機的性質を有するこ
とから、有機絶縁膜11をエッチングする際に、炭素を
含むシリコン酸化膜12がエッチングマスクの機能を有
する。
その膜中に炭素量が8at%以上25at%以下含まれ
ていることから、比誘電率が何ら不純物を含まないシリ
コン酸化膜よりも低くなり、例えば2.0〜3.0程度
となる。したがって、有機絶縁膜11と炭素を含むシリ
コン酸化膜12とを合わせた比誘電率は3.0以下とな
り、低誘電率な積層絶縁膜13となる。
炭素の含有量が25at%を超えるような状態になる
と、炭素を含むシリコン酸化膜12は無機的な性質が低
下し有機的性質が強まる。特に炭素の含有量が30at
%を超えるような状態になると、炭素を含むシリコン酸
化膜12は無機的な性質が無くなり、有機的な性質にな
る。その結果、下地の有機絶縁膜11と同様なるエッチ
ング特性を有するものとなり、有機絶縁膜11のエッチ
ングマスクとしての機能を果たさなくなる。一方、炭素
を含むシリコン酸化膜12中の炭素の含有量が8at%
を下回ると、炭素を含まないシリコン酸化膜とほぼ同等
もしくはそれに近い比誘電率値となり、炭素を含ませた
低誘電率化の効果が十分に引き出せなくなる。したがっ
て、炭素を含むシリコン酸化膜12の炭素の含有量は、
上記説明したような8at%〜25at%の範囲に設定
した。
形成する。まず、基板10上に有機絶縁膜11を、例え
ばポリアリールエーテル膜で形成する。このポリアリー
ルエーテル膜の成膜には、ポリアリールエーテルの前駆
体を回転塗布により成膜し、その後300℃〜450℃
のキュアを行って形成した。
る場合には、上記のように塗布法で形成することも可能
ではあるが、化学的気相成長(以下、CVDという、C
VDはChemical Vapor Deposition の略)法によって成
膜した後、300℃〜450℃のキュアを行って形成し
てもよい。上記CVD法では、例えばフッ化炭素系のガ
スとして、オクタフルオロブテン(C4 F8 )もしくは
テトラフルオロエチレン(C2 F4 )を用い、耐熱性を
向上させるためにアセチレン(C2 H2 )もしくはエチ
レン(C2 H4 )を混合する。一般的なCVD条件とし
ては、プラズマパワーを500W、オクタフルオロブテ
ン(C4 F8 )を100sccm、エチレン(C
2 H4 )を200sccm、成膜雰囲気の圧力を27P
a〜667Pa、基板温度を150℃〜350℃に設定
した。
むシリコン酸化膜12を塗布法によって成膜する。成膜
条件の一例としては、3000rpmで回転している基
板10の有機絶縁膜11上に有機SOG(Spin on glas
s )溶液を滴下し、遠心力により滴下した有機SOG溶
液を全面に広げ、所定の膜厚の有機SOG膜を成膜す
る、その後、150℃〜200℃でベーキングを行った
後、350℃〜450℃で30分〜1時間程度のキュア
を行う。その結果、基板10の有機絶縁膜11上に炭素
を含むシリコン酸化膜12が形成される。上記有機SO
G溶液をとして、例えば化学式(2)に表されるような
MSQ(メチルシルセスキオキサン:Methyl Silsesqui
oxane )を用いる。
の含有量は、例えばシルセスキオキサンに結合するメチ
ル基の量によって調整する。それによって、炭素を含む
シリコン酸化膜12の膜中の炭素量が8at%以上25
at%以下となるようにして、無機膜的性質、特に有機
絶縁膜のエッチングマスクとなるような無機膜的エッチ
ング特性を残しつつ比誘電率が3.0以下となるように
する。
膜11上に炭素を含むシリコン酸化膜12を塗布法によ
って成膜することから、いわゆる低温成膜が可能にな
り、その上成膜時にプラズマやスパッタ作用を受けない
ので、有機絶縁膜11の表面は成膜によるダメージを受
けない。また、有機絶縁膜11をエッチングする際に
は、炭素を含むシリコン酸化膜12をエッチングマスク
として用いることが可能になる。
中の炭素量が8at%以上25at%以下となるように
炭素を含むシリコン酸化膜12を成膜することから、炭
素を含むシリコン酸化膜12の比誘電率はシリコン酸化
膜のみも膜よりも低くなり、例えば3.0程度となる。
したがって、有機絶縁膜11と炭素を含むシリコン酸化
膜12とを合わせた比誘電率は3.0以下となり、低誘
電率な積層絶縁膜13が形成される。また、炭素の含有
量を上記のように設定した理由は、前記説明した理由と
同様である。
って説明した積層絶縁膜13が複数層に形成されていて
もよい。図面では窒化膜14上に、有機絶縁膜11と炭
素を含むシリコン酸化膜12とからなる積層絶縁膜13
を連続して3層に形成した場合を示したが、積層絶縁膜
を連続して2層に形成しても、また連続して4層以上に
形成してもよい。
造の膜の一部に上記積層絶縁膜13が形成されていても
よい。図面では、窒化膜14上に、有機絶縁膜11と炭
素を含むシリコン酸化膜12とからなる積層絶縁膜13
が形成され、さらにその上にプラズマCVD酸化膜15
が形成されて成る積層膜16を3層に積層した場合を示
した。また、積層膜16を2層に形成しても、また4層
以上に形成してもよい。
よび配線層間の絶縁膜に用いることができる。上記炭素
を含むシリコン酸化膜12は、炭素を混入させることに
よって、従来より用いていたシリコン酸化膜(比誘電率
が4.2)に対して、2.8以下になることを確認して
いる。これまで問題になっている酸化膜部分での比誘電
率の増加の懸念が解消され、前記発明が解決しようとす
る課題の項目で説明したシリコン酸化膜を炭素を含むシ
リコン酸化膜12にそのまま置き換えると、実効比誘電
率は、3.0以下に低誘電率化されることを本発明者は
確認した。
を検討してみた。本発明の実施の形態では、塗布法によ
り炭素を含むシリコン酸化膜を形成した。比較例とし
て、炭素を含むシリコン酸化膜をプラズマCVD(CV
DはChemical Vapor Deposition の略である)法によっ
て形成した。
機絶縁膜11を形成した後、回転塗布法により、上記例
えば3000rpmで回転する基板10の有機絶縁膜1
1上に、SOG(SOGはSpin On Glass の略である)
液を滴下し、回転による遠心力により滴下したSOG液
を有機絶縁膜11上の全面に広げ、SOG薄膜を形成す
る。その後、ベーキング、キュアを行って、炭素を含む
シリコン酸化膜12を形成した。例えば、上記ベーキン
グは150℃〜200℃で行い、上記キュアは350℃
〜450℃で30分〜60分間行う。
酸化膜をプラズマCVD法により成膜した。その成膜条
件は、例えば、先に示した不純物を含まないシリコン酸
化膜を成膜する際に用いる原料ガスのモノシラン(Si
H4 )と一酸化二窒素(N2O)と窒素(N2 )とにエ
タン(C2 H6 )ガスを加えることにより、炭素を含む
シリコン酸化膜を成膜した。その炭素濃度は、エタン
(C2 H6 )ガスの添加量により制御した。なお、成膜
時の供給マイクロ波パワーは350W、基板サセプタの
温度は400℃に設定した。
リコン酸化膜の成膜では、酸化性ガスのプラズマに有機
絶縁膜の表面がさらされることにより、有機絶縁膜の分
解が起こり、初期に成長する炭素を含むシリコン酸化膜
の膜特性が劣化するという問題が生じた。一方、塗布法
では、成膜時に有機絶縁膜の表面が劣化するような変化
はなく、良好なる成膜が行えた。
ル膜)上にプラズマCVD法により炭素等の不純物を含
まないシリコン酸化膜を成膜して、希フッ酸によりシリ
コン酸化膜をエッチングした場合、および塗布法により
炭素を含むシリコン酸化膜を成膜して、上記同様に希フ
ッ酸によりシリコン酸化膜をエッチングした場合の、シ
リコン酸化膜のエッチング速度の膜厚方向依存性を調べ
た。その結果を図4により説明する。図では、縦軸にエ
ッチングレートを示し、横軸に有機絶縁膜上に残るシリ
コン酸化膜の膜厚を示し、0の位置が有機絶縁膜との界
面を表す。
り成膜したシリコン酸化膜(図中□印で表す:P−Si
O)は、有機絶縁膜との界面に近づくほど、エッチング
速度が大きくなり、膜特性が劣化していることがわか
る。これは、成膜初期の有機絶縁膜ダメージの影響を反
映した結果である。一方、塗布法により形成した炭素を
含むシリコン酸化膜(図中○印で表す:C−SiO)
は、有機絶縁膜との界面に近づいてもエッチング速度に
ほとんど変化はない。これは、塗布法では、下地の有機
絶縁膜にダメージが入らないため、有機絶縁膜のダメー
ジの影響がないためである。また炭素を含むシリコン酸
化膜は、炭素を入れた効果で比誘電率が3.0以下とな
り、不純物を含まないシリコン酸化膜の比誘電率4.2
よりも小さくなった。
形態の一例を、図5の概略構成断面図によって説明す
る。図5の(1)では、上記積層絶縁膜13を通常の層
間絶縁膜に用いた半導体装置の構造を示し、図5の
(2)では、上記積層絶縁膜13を配線間および配線層
間の絶縁膜に用いたダマシン配線構造を有する半導体装
置の構造を示す。
第1の配線21が形成され、その第1の配線21を覆う
状態に第1の有機絶縁膜31が形成されていて、さらに
その上に第1の炭素を含むシリコン酸化膜32が形成さ
れている。第1の炭素を含むシリコン酸化膜32から第
1の有機絶縁膜31に第1の配線21に達する第1の接
続孔22が形成され、その第1の接続孔22の内部には
第1のプラグ23がタングステンを埋め込んで形成され
ている。
32上には、第2の配線24が形成され、その第2の配
線24を覆う状態に第2の有機絶縁膜33が形成されて
いて、さらにその上に第2の炭素を含むシリコン酸化膜
34が形成されている。第2のシリコン酸化膜34から
第2の有機絶縁膜33に第2の配線24に達する第2の
接続孔25が形成され、その第2の接続孔25の内部に
は第2のプラグ26がタングステンを埋め込んで形成さ
れている。
線構造を有する半導体装置では、層間絶縁膜が、第1の
有機絶縁膜31と第1の炭素を含むシリコン酸化膜32
とからなる積層絶縁膜、および第2の有機絶縁膜33と
第2の炭素を含むシリコン酸化膜34とからなる積層絶
縁膜で形成されていることから、従来の有機絶縁膜上に
炭素等の不純物を含まないシリコン酸化膜(比誘電率=
4.2)を積層したものより比誘電率が低いものとな
る。
により比誘電率を下げる特徴があるため、上記炭素を含
むシリコン酸化膜は炭素等の不純物を何も含まないシリ
コン酸化膜よりも比誘電率が低いものとなるからであ
る。さらに炭素を含むシリコン酸化膜は、その膜中に炭
素量が8at%以上25at%以下含まれていることか
ら、その比誘電率は炭素の含有量によるが、例えば2.
0〜3.0程度となる。また、有機絶縁膜の比誘電率は
通常3.0以下となっている。したがって、有機絶縁膜
と炭素を含むシリコン酸化膜とを合わせた比誘電率は
3.0以下となり、低誘電率な積層絶縁膜が構成され
る。そのため、上記積層絶縁膜を配線層間や配線間に用
いることにより、配線層間容量や配線間容量が低減さ
れ、信号伝播遅延等の半導体装置の性能の向上が図られ
る。また、炭素の含有量を上記のように設定した理由
は、前記説明した理由と同様である。
炭素を含むシリコン酸化膜をエッチングマスクとして用
い、それを残して半導体装置の絶縁膜に用いても、上記
説明したように、積層絶縁膜の比誘電率は3.0以下と
なる。
0上に第1の有機絶縁膜51が形成されていて、さらに
その上に第1の炭素を含むシリコン酸化膜52が形成さ
れている。第1の炭素を含むシリコン酸化膜52と第1
の有機絶縁膜51には第1の溝41が形成され、その内
部に第1の配線42が形成されている。上記第1の炭素
を含むシリコン酸化膜52上には第1の配線42を覆う
第2の有機絶縁膜53、第2の炭素を含むシリコン酸化
膜54、第3の有機絶縁膜55、第3の炭素を含みシリ
コン酸化膜56が順に積層されている。
と第2の有機絶縁膜53とには、第1の配線42に達す
る第1の接続孔43が形成され、その第1の接続孔43
の内部には第1のプラグ44が形成されている。第3の
炭素を含むシリコン酸化膜56と第3の有機絶縁膜55
とには、第2の溝45が形成され、その内部に第1のプ
ラグ44に接続する第2の配線46が形成されている。
なお、第1のプラグ44と第2の配線46とは一体に形
成されたものであってもよい。
56上には、第2の配線44を覆う、第4の有機絶縁膜
57と第4の炭素を含むシリコン酸化膜58とが順に積
層されている。この第4の炭素を含むシリコン酸化膜5
8と第4の有機絶縁膜57とには、第2の配線44に達
する第2の接続孔47が形成され、その第2の接続孔4
7の内部には第2のプラグ48が形成されている。
線構造を有する半導体装置では、配線間絶縁膜が、第1
の有機絶縁膜51と第1の炭素を含むシリコン酸化膜5
2とからなる積層絶縁膜、および第3の有機絶縁膜55
と第3の炭素を含むシリコン酸化膜56とからなる積層
絶縁膜で形成されていて、配線層間絶縁膜が、第2の有
機絶縁膜53と第2の炭素を含むシリコン酸化膜54と
からなる積層絶縁膜、および第4の有機絶縁膜57と第
4の炭素を含むシリコン酸化膜58とからなる積層絶縁
膜で形成されていることから、各配線間絶縁膜および各
配線層間絶縁膜ともに、従来の有機絶縁膜上に炭素等の
不純物を含まないシリコン酸化膜(比誘電率=4.2)
を積層したものより比誘電率が低いものとなる。
により比誘電率を下げる特徴があるため、上記炭素を含
むシリコン酸化膜は炭素等の不純物を何も含まないシリ
コン酸化膜よりも比誘電率が低いものとなるからであ
る。さらに炭素を含むシリコン酸化膜は、その膜中に炭
素量が8at%以上25at%以下含まれていることか
ら、その比誘電率は炭素の含有量によるが、例えば2.
0〜3.0程度となる。また、有機絶縁膜の比誘電率は
通常3.0以下となっている。したがって、有機絶縁膜
と炭素を含むシリコン酸化膜とを合わせた比誘電率は
3.0以下となり、低誘電率な積層絶縁膜が構成され
る。そのため、上記積層絶縁膜を配線層間や配線間に用
いることにより、配線層間容量や配線間容量が低減さ
れ、信号伝播遅延等の半導体装置の性能の向上が図られ
る。また、炭素の含有量を上記のように設定した理由
は、前記説明した理由と同様である。
炭素を含むシリコン酸化膜をエッチングマスクとして用
い、それを残して半導体装置の絶縁膜に用いても、上記
説明したように、積層絶縁膜の比誘電率は3.0以下と
なる。
わる実施の形態の一例を、図6の概略構成断面図によっ
て説明する。図6では、上記説明した積層絶縁膜をデュ
アルダマシン構造に適用した事例を示す。
ず)を形成した基板60上に有機絶縁膜61と炭素等の
不純物を含まないシリコン酸化膜(以下単に、シリコン
酸化膜と記す)62を積層して形成する。次いで既存の
溝配線の形成技術により、シリコン酸化膜62と有機絶
縁膜61とに配線溝63を形成する。次いで、通常の成
膜技術として、例えばスパッタリングにより、配線溝6
3の内面にバリアメタル層64を形成した後、メッキ法
等により配線溝64の内部に配線金属層を埋め込む。そ
してCMPにより、シリコン酸化膜62上の余分な配線
金属層とバリアメタル層を除去した後、配線溝64の内
部にバリアメタル層63を介して配線金属層からなる第
1の配線65を形成する。
上記第1の配線65を覆う状態に上記シリコン酸化膜6
2上に窒化シリコン膜66を形成する。
有機絶縁膜81を、例えばポリアリールエーテル膜(比
誘電率=2.75)で形成する。さらにその上に第1の
炭素を含むシリコン酸化膜82を形成する。この第1の
炭素を含むシリコン酸化膜82は、例えば炭素を8at
%〜25at%程度含むものであり、好ましくは炭素を
10at%〜20at%程度含むものであって、ここで
は20at%の炭素を含むシリコン酸化膜(比誘電率=
2.70)で形成した。
1の炭素を含むシリコン酸化膜82上にレジスト膜(図
示せず)を形成した後、リソグラフィー技術により第1
の配線65に達する接続孔を形成するための開口パター
ン(図示せず)をレジスト膜に形成する、その後、その
レジスト膜をエッチングマスクに用いて、第1の炭素を
含むシリコン酸化膜82と第1の有機絶縁膜81をエッ
チングして、接続孔67を形成する。
炭素を含むシリコン酸化膜82をエッチングする際にエ
ッチングマスクの機能を果たし、第1の有機絶縁膜81
をエッチングする際には、同時にエッチングされて除去
される。そのため、第1の有機絶縁膜81をエッチング
する際には、第1の炭素を含むシリコン酸化膜82がエ
ッチングマスクの機能を果たす。なお、エッチング中に
レジスト膜が除去されるため、エッチング後のレジスト
除去プロセスは必要ない。
膜82上に接続孔67を埋め込む状態に第2の有機絶縁
膜83を、例えばポリアリールエーテル膜(例えば、比
誘電率=2.75)で形成する。次いで、第2の有機絶
縁膜83上に第2の炭素を含むシリコン酸化膜84を形
成する。この第2の炭素を含むシリコン酸化膜84は、
例えば炭素を8at%〜25at%程度含むものであ
り、好ましくは炭素を10at%〜20at%程度含む
ものであって、ここでは20at%の炭素を含むシリコ
ン酸化膜(例えば、比誘電率=2.70)で形成した。
このようにして、有機絶縁膜と炭素を含むシリコン酸化
膜とからなる積層絶縁膜を2層に形成する。
2の炭素を含むシリコン酸化膜84上にレジスト膜(図
示せず)を形成した後、リソグラフィー技術により接続
孔67に達する配線溝を形成するための溝開口パターン
(図示せず)をレジスト膜に形成する、その後、そのレ
ジスト膜をエッチングマスクに用いて、第2の炭素を含
むシリコン酸化膜84と第2の有機絶縁膜83をエッチ
ングして、接続孔67に達する配線溝68を形成する。
さらにエッチングを進めて、接続孔67を再び形成す
る。
炭素を含むシリコン酸化膜84をエッチングする際にエ
ッチングマスクの機能を果たし、第2の有機絶縁膜83
をエッチングする際には、同時にエッチングされて除去
される。そのため、第2の有機絶縁膜83をエッチング
する際には、第2の炭素を含むシリコン酸化膜84がエ
ッチングマスクの機能を果たす。また接続孔67を再び
形成する際には、第1の炭素を含むシリコン酸化膜82
がエッチングマスクの機能を果たす。なお、エッチング
中にレジスト膜が除去されるため、エッチング後のレジ
スト除去プロセスは必要ない。
記接続孔67と上記配線溝68の各内面にバリアメタル
層69を例えば窒化タンタルで形成する。さらに、スパ
ッタリングにより銅を堆積してシード層を形成した後、
例えば電解メッキ法により、上記接続孔67と上記配線
溝68の各内部に銅を埋め込む。そのとき、上記第2の
炭素を含むシリコン酸化膜84上にも銅が堆積される。
を含むシリコン酸化膜84上に形成された余分な銅およ
びバリアメタル層を除去する。このとき、第2の炭素を
含むシリコン酸化膜84は、CMP時に研磨ストッパと
なる。その結果、配線溝68の内部に上記バリアメタル
層69を介して銅からなる第2の配線70が形成され、
接続孔67の内部に上記バリアメタル層69を介して銅
からなるプラグ71が形成される。
ング特性について調べた。
い、従来用いていたシリコン酸化膜の加工条件と同様
に、エッチングガスにC4 F8 (供給流量が例えば12
sccm)と一酸化炭素(供給流量が例えば150sc
cm)とアルゴン(供給流量が例えば200sccm)
とを用い、印加パワーを1.60kW、圧力を5.3P
a、基板温度を15℃に設定してエッチング加工を行っ
た。その結果、従来のシリコン酸化膜のエッチング加工
で得られていたエッチング速度=400nm/分がシリ
コン酸化膜中に炭素を含むことにより、エッチング速度
が1/5の80nm/分になった。これは、選択比5で
あり、いわゆる、シリコン酸化膜との選択比が取れるこ
とになる。炭素の混入により、エッチングの抜け性は悪
化するが、サイドエッチングが入りにくくなるため、垂
直加工性に優れているという利点がある。
用いて、炭素含有シリコン酸化膜の実用的な加工速度を
得るために、次のような加工条件を見いだした。その加
工条件の一例としては、エッチングガスにC4 F8 (供
給流量が例えば7sccm)とアルゴン(供給流量が例
えば200sccm)と酸素(供給流量が例えば3sc
cm)とを用い、印加パワーを1.60kW、圧力を
5.3Pa、基板温度を15℃に設定する。この加工条
件にてエッチングを行った結果、350nm/分のエッ
チング速度が得られた。この加工条件で炭素を含まない
シリコン酸化膜をエッチング加工すると、その際のエッ
チング速度は330nm/分であり、炭素含有シリコン
酸化膜のエッチング速度とほとんど変わらない値となっ
た。しかしながら、望まれる垂直加工形状を得ることは
難しい。
グ装置を用い、実用的なエッチング速度が得られ、垂直
加工形状も得られるエッチング条件として、次のような
加工条件を見いだした。その加工条件の一例としては、
エッチングガスにC4 F8 (供給流量が例えば7scc
m)とアルゴン(供給流量が例えば100sccm)と
窒素(供給流量が例えば100sccm)とを用い、印
加パワーを1.60kW、圧力を5.3Pa、基板温度
を15℃に設定する。この加工条件にてエッチングを行
った結果、350nm/分のエッチング速度が得られ
た。このとき、望まれる垂直加工形状も得ることができ
た。
板型プラズマエッチング装置を用い、エッチングガスに
C4 F8 (供給流量が例えば7sccm)とアルゴン
(供給流量が例えば400sccm)と酸素(供給流量
が例えば10sccm)とを用い、印加ソースパワーを
1.80kW、RFバイアスパワーを1.20kW、エ
ッチング雰囲気の圧力を4.0Pa、基板温度を0℃に
設定した。
トロン共鳴(以下ECRという、ECRはElectron Cyc
rotron Resonanceの略)プラズマエッチング装置を用
い、エッチングガスにC4 F8 (供給流量が例えば5s
ccm)とアルゴン(供給流量が例えば100scc
m)と酸素(供給流量が例えば7sccm)とを用い、
印加ソースパワーを1.50kW、RFバイアスパワー
を900W、エッチング雰囲気の圧力を1.0Pa、基
板温度を20℃に設定した。
定されることはない。
素を含むシリコン酸化膜82は、第1の有機絶縁膜81
をエッチング加工する際にマスクとしての機能を果た
し、第2の炭素を含むシリコン酸化膜84は、第2の有
機絶縁膜83をエッチング加工する際にマスクとしての
機能を果たしていて、製造工程が終了した後も半導体装
置の一部として残ることが特徴となっている。このよう
に第1、第2の炭素を含むシリコン酸化膜82、84が
残っていても、それぞれの膜の比誘電率が3.0以下と
低いので、配線間、配線層間の容量増にはならない。
1、第2の有機絶縁膜81、83に挟まれた炭素を含む
シリコン酸化膜82の上に形成されていることが、構造
上の特徴となっている。この加工プロセスは、従来のプ
ラズマCVD酸化膜で知られているような加工方法を用
いて、加工条件のみを上記記載したような条件として作
製した。このような構造では、第1、第2の有機絶縁膜
81、83と第1、第2の炭素を含むシリコン酸化膜8
2、84からなる層間絶縁膜85の比誘電率は、全て
2.7〜2.8の材料で構成されており、同層配線間、
配線層間の実効比誘電率も3.0を超えることがない。
そのため、信号伝播速度の遅延が大幅に減少される。
膜によれば、有機絶縁膜上に形成されている炭素を含む
シリコン酸化膜は、シリコン酸化膜中に炭素を含むこと
により、炭素等の不純物を含まない従来のシリコン酸化
膜の無機質的特性を保ちつつ、比誘電率が低い膜となっ
ている。したがって、比誘電率が低い有機絶縁膜上に無
機的特性を持つ絶縁膜を形成しても低誘電率化が図れ
る。よって、本発明の積層絶縁膜を配線層間や配線間に
用いることにより、配線層間容量や配線間容量を低減す
ることができ、信号伝播遅延等の半導体装置の性能の向
上を図ることができる。また、炭素を含むシリコン酸化
膜が無機室的特性を持つので、有機絶縁膜をエッチング
する際に炭素を含むシリコン酸化膜をエッチングマスク
として用いることができる。
塗布法によって有機絶縁膜上に炭素を含むシリコン酸化
膜を成膜するので、低温成膜が可能になり、その上成膜
時にプラズマやスパッタ作用を受けないので、有機絶縁
膜の表面は成膜によるダメージを回避することができる
とともに、十分な密着性有する積層膜を形成することが
できる。また炭素を含むシリコン酸化膜は、無機的特性
を持ちかつ比誘電率が低い膜であるので、有機絶縁膜を
エッチングする際にエッチングマスクとして用いること
ができる。そしてエッチングマスクとして用いた炭素を
含むシリコン酸化膜を残しておいても、低誘電率化が図
れる。よって、半導体装置の層間絶縁膜に製造工程のプ
ロセスマージンを拡大することができる。
上に形成されている炭素を含むシリコン酸化膜は、シリ
コン酸化膜中に炭素を含むことにより、炭素等の不純物
を含まない従来のシリコン酸化膜の無機質的特性を保ち
つつ、比誘電率が低い膜となっている。したがって、比
誘電率が低い有機絶縁膜上に無機的特性を持つ絶縁膜を
形成しても低誘電率化が図れる。よって、有機絶縁膜上
に炭素を含むシリコン酸化膜を形成した積層絶縁膜を配
線層間や配線間に用いることにより、配線層間容量や配
線間容量を低減することができるので、信号伝播遅延等
の半導体装置の性能の向上を図ることができる。また、
炭素を含むシリコン酸化膜が無機室的特性を持つので、
有機絶縁膜をエッチングする際に炭素を含むシリコン酸
化膜をエッチングマスクとして用いた後、炭素を含むシ
リコン酸化膜を残すことができる。
塗布法によって有機絶縁膜上に炭素を含むシリコン酸化
膜を成膜するので、低温成膜が可能になり、その上成膜
時にプラズマやスパッタ作用を受けないので、有機絶縁
膜の表面は成膜によるダメージを回避することができる
とともに、十分な密着性有する積層膜を形成することが
できる。また炭素を含むシリコン酸化膜は、無機的特性
を持ちかつ比誘電率が低い膜であるので、有機絶縁膜を
エッチングする際にエッチングマスクとして用いること
ができる。そしてエッチングマスクとして用いた炭素を
含むシリコン酸化膜を残しておいても、低誘電率化が図
れる。よって、半導体装置の層間絶縁膜の製造工程にお
けるプロセスマージンを拡大することができる。
施の形態の一例を示す概略構成断面図である。
囲を示す炭素を含むシリコン酸化膜の比誘電率と炭素の
含有量との関係図である。
構成断面図である。
存性を示すエッチングレートと有機絶縁膜上に残るシリ
コン酸化膜の膜厚との関係図である。
を示す概略構成断面図である。
形態の一例を示す概略構成断面図である。
13…積層絶縁膜
Claims (10)
- 【請求項1】 有機絶縁膜と、 前記有機絶縁膜上に形成した炭素を含むシリコン酸化膜
とからなることを特徴とする積層絶縁膜。 - 【請求項2】 前記炭素を含むシリコン酸化膜は、膜中
の炭素量が8at%以上25at%以下であることを特
徴とする請求項1記載の積層絶縁膜。 - 【請求項3】 基板上に有機絶縁膜を成膜する工程と、 塗布法によって前記有機絶縁膜上に炭素を含むシリコン
酸化膜を成膜する工程とを備えたことを特徴とする積層
絶縁膜の製造方法。 - 【請求項4】 前記炭素を含むシリコン酸化膜は有機S
OG溶液を塗布して形成することを特徴とする請求項3
記載の積層絶縁膜の製造方法。 - 【請求項5】 前記炭素を含むシリコン酸化膜の膜中の
炭素量が8at%以上25at%以下となるように成膜
することを特徴とする請求項3記載の積層絶縁膜の製造
方法。 - 【請求項6】 絶縁膜を備えた半導体装置において、 前記絶縁膜の少なくとも一部に、 有機絶縁膜と、 前記有機絶縁膜上に形成した炭素を含むシリコン酸化膜
とからなる積層絶縁膜を有することを特徴とする半導体
装置。 - 【請求項7】 前記炭素を含むシリコン酸化膜は、膜中
の炭素量が8at%以上25at%以下であることを特
徴とする請求項6記載の半導体装置。 - 【請求項8】 基板上に有機絶縁膜を成膜する工程と、 前記有機絶縁膜上に炭素を含むシリコン酸化膜を塗布法
によって成膜する工程とを備えたことを特徴とする半導
体装置の製造方法。 - 【請求項9】 前記炭素を含むシリコン酸化膜は有機S
OG溶液を塗布して形成することを特徴とする請求項8
記載の半導体装置の製造方法。 - 【請求項10】 前記炭素を含むシリコン酸化膜の膜中
の炭素量が8at%以上25at%以下となるように成
膜することを特徴とする請求項8記載の半導体装置の製
造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11211501A JP2001044191A (ja) | 1999-07-27 | 1999-07-27 | 積層絶縁膜とその製造方法および半導体装置とその製造方法 |
US09/626,397 US6407011B1 (en) | 1999-07-27 | 2000-07-26 | Low dielectric constant insulating films with laminated carbon-containing silicon oxide and organic layers |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11211501A JP2001044191A (ja) | 1999-07-27 | 1999-07-27 | 積層絶縁膜とその製造方法および半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001044191A true JP2001044191A (ja) | 2001-02-16 |
Family
ID=16606996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11211501A Pending JP2001044191A (ja) | 1999-07-27 | 1999-07-27 | 積層絶縁膜とその製造方法および半導体装置とその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6407011B1 (ja) |
JP (1) | JP2001044191A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2002003442A1 (en) * | 2000-06-30 | 2002-01-10 | Tokyo Electron Limited | Fabrication process of a semiconductor device |
JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
JP2002289594A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | 半導体装置およびその製造方法 |
JP2004506797A (ja) * | 2000-08-21 | 2004-03-04 | ダウ グローバル テクノロジーズ インコーポレイティド | マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂 |
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
WO2006137384A1 (ja) * | 2005-06-20 | 2006-12-28 | Tohoku University | 層間絶縁膜および配線構造と、それらの製造方法 |
JP2008510314A (ja) * | 2004-08-19 | 2008-04-03 | インテル・コーポレーション | 一体型の低kハードマスク |
WO2009022718A1 (ja) * | 2007-08-16 | 2009-02-19 | National University Corporation Tohoku University | 層間絶縁膜および配線構造と、それらの製造方法 |
KR100902224B1 (ko) * | 2001-09-28 | 2009-06-11 | 제이에스알 가부시끼가이샤 | 적층막, 절연막 및 반도체용 기판 |
JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
US7602048B2 (en) | 2000-05-16 | 2009-10-13 | Nec Electronics Corporation | Semiconductor device and semiconductor wafer having a multi-layered insulation film |
KR20180062442A (ko) * | 2010-03-25 | 2018-06-08 | 노벨러스 시스템즈, 인코포레이티드 | 필름 스택의 인-시츄 증착 |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6340435B1 (en) * | 1998-02-11 | 2002-01-22 | Applied Materials, Inc. | Integrated low K dielectrics and etch stops |
JP2002064137A (ja) * | 2000-08-15 | 2002-02-28 | Tokyo Electron Ltd | 半導体装置およびその製造方法 |
TW544855B (en) * | 2001-06-25 | 2003-08-01 | Nec Electronics Corp | Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer |
US6570256B2 (en) * | 2001-07-20 | 2003-05-27 | International Business Machines Corporation | Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates |
TWI278962B (en) * | 2002-04-12 | 2007-04-11 | Hitachi Ltd | Semiconductor device |
JPWO2005013356A1 (ja) * | 2003-07-18 | 2007-09-27 | 日本電気株式会社 | 溝配線を有する半導体装置および半導体装置の製造方法 |
JP2005150457A (ja) * | 2003-11-17 | 2005-06-09 | Toshiba Corp | 磁気記憶装置 |
US20090026587A1 (en) * | 2004-01-14 | 2009-01-29 | International Business Machines Corporation | Gradient deposition of low-k cvd materials |
JP4917249B2 (ja) * | 2004-02-03 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US7297577B2 (en) * | 2004-12-30 | 2007-11-20 | Sony Corporation | SOI SRAM device structure with increased W and full depletion |
US7414315B2 (en) * | 2005-10-31 | 2008-08-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Damascene structure with high moisture-resistant oxide and method for making the same |
US7704887B2 (en) * | 2005-11-22 | 2010-04-27 | Applied Materials, Inc. | Remote plasma pre-clean with low hydrogen pressure |
JP2009088269A (ja) * | 2007-09-28 | 2009-04-23 | Toshiba Corp | 半導体装置、およびその製造方法 |
US8709551B2 (en) * | 2010-03-25 | 2014-04-29 | Novellus Systems, Inc. | Smooth silicon-containing films |
US9028924B2 (en) | 2010-03-25 | 2015-05-12 | Novellus Systems, Inc. | In-situ deposition of film stacks |
KR101780050B1 (ko) * | 2011-02-28 | 2017-09-20 | 삼성전자주식회사 | 반도체 기억 소자 및 반도체 기억 소자의 형성 방법 |
US8779600B2 (en) | 2012-01-05 | 2014-07-15 | International Business Machines Corporation | Interlevel dielectric stack for interconnect structures |
US9165788B2 (en) | 2012-04-06 | 2015-10-20 | Novellus Systems, Inc. | Post-deposition soft annealing |
TWI522490B (zh) * | 2012-05-10 | 2016-02-21 | 應用材料股份有限公司 | 利用微波電漿化學氣相沈積在基板上沈積膜的方法 |
US9117668B2 (en) | 2012-05-23 | 2015-08-25 | Novellus Systems, Inc. | PECVD deposition of smooth silicon films |
US9388491B2 (en) | 2012-07-23 | 2016-07-12 | Novellus Systems, Inc. | Method for deposition of conformal films with catalysis assisted low temperature CVD |
US8895415B1 (en) | 2013-05-31 | 2014-11-25 | Novellus Systems, Inc. | Tensile stressed doped amorphous silicon |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5641559A (en) * | 1992-10-23 | 1997-06-24 | Toyo Seikan Kaisha, Ltd. | Gas-tight laminated plastic film containing polymer of organosilicic compound |
US5534731A (en) * | 1994-10-28 | 1996-07-09 | Advanced Micro Devices, Incorporated | Layered low dielectric constant technology |
US5989998A (en) * | 1996-08-29 | 1999-11-23 | Matsushita Electric Industrial Co., Ltd. | Method of forming interlayer insulating film |
JP3015767B2 (ja) * | 1996-12-25 | 2000-03-06 | 三洋電機株式会社 | 半導体装置の製造方法及び半導体装置 |
JP3906325B2 (ja) * | 1997-10-09 | 2007-04-18 | テトラ ラバル ホールデイングス アンド ファイナンス エス エイ | 気体及び芳香バリア特性を備える包装積層体 |
US6232235B1 (en) * | 1998-06-03 | 2001-05-15 | Motorola, Inc. | Method of forming a semiconductor device |
US6127258A (en) * | 1998-06-25 | 2000-10-03 | Motorola Inc. | Method for forming a semiconductor device |
US6303047B1 (en) * | 1999-03-22 | 2001-10-16 | Lsi Logic Corporation | Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same |
US6114259A (en) * | 1999-07-27 | 2000-09-05 | Lsi Logic Corporation | Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage |
US6331494B1 (en) * | 1999-12-30 | 2001-12-18 | Novellus Systems, Inc. | Deposition of low dielectric constant thin film without use of an oxidizer |
-
1999
- 1999-07-27 JP JP11211501A patent/JP2001044191A/ja active Pending
-
2000
- 2000-07-26 US US09/626,397 patent/US6407011B1/en not_active Expired - Lifetime
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7602048B2 (en) | 2000-05-16 | 2009-10-13 | Nec Electronics Corporation | Semiconductor device and semiconductor wafer having a multi-layered insulation film |
US7816280B2 (en) | 2000-05-16 | 2010-10-19 | Nec Electronics Corporation | Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer |
US7674721B2 (en) | 2000-05-16 | 2010-03-09 | Nec Electronics Corporation | Semiconductor device, semiconductor wafer, and methods of producing same device and wafer |
US6890848B2 (en) | 2000-06-30 | 2005-05-10 | Tokyo Electron Limited | Fabrication process of a semiconductor device |
JP2004503083A (ja) * | 2000-06-30 | 2004-01-29 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
WO2002003442A1 (en) * | 2000-06-30 | 2002-01-10 | Tokyo Electron Limited | Fabrication process of a semiconductor device |
JP2004506797A (ja) * | 2000-08-21 | 2004-03-04 | ダウ グローバル テクノロジーズ インコーポレイティド | マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂 |
JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
JP2002289594A (ja) * | 2001-03-28 | 2002-10-04 | Nec Corp | 半導体装置およびその製造方法 |
KR100902224B1 (ko) * | 2001-09-28 | 2009-06-11 | 제이에스알 가부시끼가이샤 | 적층막, 절연막 및 반도체용 기판 |
JP2004095865A (ja) * | 2002-08-30 | 2004-03-25 | Nec Electronics Corp | 半導体装置およびその製造方法 |
JP2008510314A (ja) * | 2004-08-19 | 2008-04-03 | インテル・コーポレーション | 一体型の低kハードマスク |
KR101256035B1 (ko) * | 2005-06-20 | 2013-04-18 | 고에키자이단호진 고쿠사이카가쿠 신고우자이단 | 층간 절연막 및 배선 구조와 그것들의 제조 방법 |
US8193642B2 (en) | 2005-06-20 | 2012-06-05 | Tohoku University | Interlayer insulating film, interconnection structure, and methods of manufacturing the same |
JP4993607B2 (ja) * | 2005-06-20 | 2012-08-08 | 国立大学法人東北大学 | 層間絶縁膜および配線構造と、それらの製造方法 |
KR101185757B1 (ko) * | 2005-06-20 | 2012-09-25 | 고에키자이단호진 고쿠사이카가쿠 신고우자이단 | 층간 절연막 및 배선 구조와 그것들의 제조 방법 |
WO2006137384A1 (ja) * | 2005-06-20 | 2006-12-28 | Tohoku University | 層間絶縁膜および配線構造と、それらの製造方法 |
WO2009022718A1 (ja) * | 2007-08-16 | 2009-02-19 | National University Corporation Tohoku University | 層間絶縁膜および配線構造と、それらの製造方法 |
JP5110490B2 (ja) * | 2007-08-16 | 2012-12-26 | 国立大学法人東北大学 | 層間絶縁膜および配線構造と、それらの製造方法 |
JP2009170544A (ja) * | 2008-01-11 | 2009-07-30 | Rohm Co Ltd | 半導体装置 |
KR20180062442A (ko) * | 2010-03-25 | 2018-06-08 | 노벨러스 시스템즈, 인코포레이티드 | 필름 스택의 인-시츄 증착 |
KR101863364B1 (ko) * | 2010-03-25 | 2018-07-04 | 노벨러스 시스템즈, 인코포레이티드 | 필름 스택의 인-시츄 증착 |
US10214816B2 (en) | 2010-03-25 | 2019-02-26 | Novellus Systems, Inc. | PECVD apparatus for in-situ deposition of film stacks |
KR102045674B1 (ko) | 2010-03-25 | 2019-12-02 | 노벨러스 시스템즈, 인코포레이티드 | 필름 스택의 인-시츄 증착 |
US11746420B2 (en) | 2010-03-25 | 2023-09-05 | Novellus Systems, Inc. | PECVD apparatus for in-situ deposition of film stacks |
Also Published As
Publication number | Publication date |
---|---|
US6407011B1 (en) | 2002-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001044191A (ja) | 積層絶縁膜とその製造方法および半導体装置とその製造方法 | |
JP4338495B2 (ja) | シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法 | |
US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
US6737747B2 (en) | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof | |
US7329601B2 (en) | Method of manufacturing semiconductor device | |
JPH10289953A (ja) | 集積回路上の多重レベル相互接続間の金属間誘電体を平坦化する方法 | |
JP2002009150A (ja) | 半導体装置、その製造方法及び製造装置 | |
JP2002252222A (ja) | 半導体装置の製造方法、及び半導体装置 | |
JP2000091422A (ja) | 多層配線構造の製造方法 | |
JP4207303B2 (ja) | 半導体装置およびその製造方法 | |
JP2004200203A (ja) | 半導体装置及びその製造方法 | |
JP2003303880A (ja) | 積層層間絶縁膜構造を利用した配線構造およびその製造方法 | |
JP2005050954A (ja) | 半導体装置およびその製造方法 | |
JP4092902B2 (ja) | 半導体装置の製造方法 | |
JPH1131678A (ja) | 半導体装置の製造方法 | |
JP2000150646A (ja) | 半導体装置およびその製造方法 | |
JP2002343858A (ja) | 半導体装置およびその製造方法 | |
JP2007088017A (ja) | 有機絶縁膜とその作製方法,及び有機絶縁膜を用いた半導体装置 | |
JP4085648B2 (ja) | 半導体装置の製造方法 | |
JP2000058641A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
JP3843275B2 (ja) | 半導体装置の製造方法 | |
JP4882893B2 (ja) | 半導体装置の製造方法 | |
JP2002134610A (ja) | 半導体装置の製造方法 | |
JP2000349151A (ja) | 半導体装置およびその製造方法 | |
JP2004158606A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |