JP2001044191A - 積層絶縁膜とその製造方法および半導体装置とその製造方法 - Google Patents

積層絶縁膜とその製造方法および半導体装置とその製造方法

Info

Publication number
JP2001044191A
JP2001044191A JP11211501A JP21150199A JP2001044191A JP 2001044191 A JP2001044191 A JP 2001044191A JP 11211501 A JP11211501 A JP 11211501A JP 21150199 A JP21150199 A JP 21150199A JP 2001044191 A JP2001044191 A JP 2001044191A
Authority
JP
Japan
Prior art keywords
silicon oxide
insulating film
oxide film
film
carbon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11211501A
Other languages
English (en)
Inventor
Koichi Ikeda
浩一 池田
Masanaga Fukazawa
正永 深沢
Hideyoshi Kito
英至 鬼頭
Toshiaki Hasegawa
利昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11211501A priority Critical patent/JP2001044191A/ja
Priority to US09/626,397 priority patent/US6407011B1/en
Publication of JP2001044191A publication Critical patent/JP2001044191A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02137—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising alkyl silsesquioxane, e.g. MSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)

Abstract

(57)【要約】 【課題】 有機絶縁膜上に、その有機絶縁膜が損傷する
ことなく、無機的性質を有する低誘電率（比誘電率＝
３．０以下）な炭素を含むシリコン酸化膜を形成する技
術を提供する。 【解決手段】 有機絶縁膜１１と、この有機絶縁膜１１
上に形成した炭素を含むシリコン酸化膜１２とからなる
積層絶縁膜１３であり、炭素を含むシリコン酸化膜１２
はその膜中の８ａｔ％以上２５ａｔ％以下の炭素を含ん
でいるものである。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、積層絶縁膜の製造
方法および半導体装置の製造方法に関し、詳しくは炭素
を含むシリコン酸化膜を含む積層絶縁膜とその製造方法
およびその積層絶縁膜を層間絶縁膜に用いた半導体装置
とその製造方法に関する。
【０００２】
【従来の技術】近年、半導体集積回路の集積度の向上に
ともない、ＬＳＩの高速化、低消費電力化を達成するた
めに、層間絶縁膜材料に低誘電率膜を用いることが要求
されている。そこで従来の層間絶縁膜材料として用いら
れてきたシリコン酸化膜に代わり、低誘電率材料として
有機絶縁膜を使用する試みが、例えばドライプロセスシ
ンポジウム予稿集（１９９７）長谷川他によって報告さ
れている。ここで報告されている有機絶縁膜は、構成元
素にシリコンを含まない有機ポリマーを使用するもので
ある。
【０００３】上記有機絶縁膜を加工するにはシリコン酸
化膜を加工用マスクとして用いることが一般的である。
例えば酸素や窒素ガスプラズマを用いてドライエッチン
グ加工することが、ドライプロセスシンポジウム予稿集
（１９９８）深沢他によって報告されている。加工用マ
スクとして用いたシリコン酸化膜は有機絶縁膜の加工後
も除去されずに残り、完成した半導体装置の一部を構成
する材料となる。このシリコン酸化膜は、一般にフッ素
を含むガスで加工することができるが、このガス系では
有機絶縁膜の加工は進行しにくい。いわゆる、加工選択
比が高い状況を得ることができ、半導体装置の製造プロ
セスを構築する上でも好ましかった。
【０００４】そして、配線工程では、そのプロセス温度
は４００℃以下とする必要があることから、上記シリコ
ン酸化膜は、プラズマＣＶＤ法により形成されることが
一般的であった。例えばその成膜条件としては、モノシ
ラン（ＳｉＨ4 ）（例えば１００ｓｃｃｍ）と一酸化二
窒素（Ｎ2 Ｏ）（例えば２０００ｓｃｃｍ）と窒素（Ｎ
2 ）（例えば１０００ｓｃｃｍ）とをプラズマＣＶＤ装
置の成膜室内に供給し、供給マイクロ波パワーを３５０
Ｗ、基板サセプタの温度を４００℃に設定していた。
【０００５】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜を有機材料で形成した場合、有機絶縁膜が酸素によ
り容易に燃焼する問題がある。有機絶縁膜は、酸素系ガ
スにより容易に加工することができる反面、酸化ダメー
ジが容易に入る。窒素ガスを用いた加工であっても、被
加工膜である有機絶縁膜の周囲の酸化膜中からの脱ガス
成分により、有機絶縁膜に容易にダメージが入る。これ
は従来のアッシング（灰化）工程として知られているプ
ロセス技術のように、燃焼消滅しないまでも膜中で酸化
分解反応が進行し、揮発性の炭化水素（もしくは酸素を
含む炭化水素）を放出する。このような有機絶縁膜上に
シリコン酸化膜は積層される。
【０００６】ところで、ＬＳＩ製造工程の配線工程でシ
リコン酸化膜を成膜する場合には、成膜温度に制約があ
ること、また生産性等の制約により、一般的にプラズマ
ＣＶＤ法により成膜される。しかしながら、プラズマＣ
ＶＤ法によりシリコン酸化膜を成膜する際に用いる反応
ガスには酸化剤が含まれている。例えば、シリコン原料
にシランガスを用いるＣＶＤ法では、酸化剤に一酸化二
窒素を用いる。またテトラエトキシシラン（ＴＥＯＳ）
を用いるＣＶＤ法では酸素を用いるのが一般的となって
いる。
【０００７】有機絶縁膜上にある程度のシリコン酸化膜
が形成された後は、そのシリコン酸化膜自体によって、
酸化性ガスプラズマが有機絶縁膜表面を直接アタックす
ることを防ぐ機能を果たす。しかしながら、成膜の初期
段階では、有機絶縁膜表面での酸化燃焼反応が懸念され
る。マイクロ波印加条件やガス供給タイミングの制御な
どで、成膜の初期段階での酸化燃焼反応を制御する試み
も成されているが、十分に酸化燃焼反応を抑制するに至
っていない。
【０００８】例えば、従来より用いられてきたタングス
テンビアプラグを用いたアルミニウム配線では、図７の
（１）に示すように、基板１０１上に第１の配線１１１
が形成され、その第１の配線１１１を覆う状態に第１の
有機絶縁膜１１２が形成されていて、さらにその上に第
１のシリコン酸化膜１１３が形成されている。第１のシ
リコン酸化膜１１３から第１の有機絶縁膜１１２に第１
の配線１１１に達する第１の接続孔１１４が形成され、
その第１の接続孔１１４の内部には第１のプラグ１１５
がタングステンを埋め込んで形成されている。
【０００９】さらに、第１のシリコン酸化膜１１３上に
は、第２の配線１１６が形成され、その第２の配線１１
６を覆う状態に第２の有機絶縁膜１１７が形成されてい
て、その上に第２のシリコン酸化膜１１８が形成されて
いる。第２のシリコン酸化膜１１８から第２の有機絶縁
膜１１７に第２の配線１１６に達する第２の接続孔１１
９が形成され、その第２の接続孔１１９の内部には第２
のプラグ１２０がタングステンを埋め込んで形成されて
いる。
【００１０】一方、例えば、銅ダマシン配線では、図７
の（２）に示すように、基板２０１上に第１の有機絶縁
膜２１１が形成されていて、さらにその上に第１のシリ
コン酸化膜２１２が形成されている。第１のシリコン酸
化膜２１２と第１の有機絶縁膜２１１には第１の溝２１
３が形成され、その内部に第１の配線２１４が形成され
ている。上記第１のシリコン酸化膜２１２上には第１の
配線２１４を覆う第２の有機絶縁膜２１５、第２のシリ
コン酸化膜２１６、第３の有機絶縁膜２１７、第３のシ
リコン酸化膜２１８が順に積層されている。
【００１１】第３のシリコン酸化膜２１８と第３の有機
絶縁膜２１７とには、第２の溝２１９が形成され、その
内部に第２の配線２２０が形成されている。第２のシリ
コン酸化膜２１６と第２の有機絶縁膜２１５とには、第
２の配線２２０と第１の配線２１４とを接続する第１の
接続孔２２１が形成され、その第１の接続孔２２１の内
部には第１のプラグ２２２が形成されている。
【００１２】さらに、第３のシリコン酸化膜２１８上に
は、第２の配線２２０を覆う、第４の有機絶縁膜２２３
と第４のシリコン酸化膜２２４とが順に積層されてい
る。この第４のシリコン酸化膜２２４と第４の有機絶縁
膜２２３とには、第２の配線２２０に達する第２の接続
孔２２５が形成され、その第２の接続孔２２５の内部に
は第２のプラグ２２６が形成されている。
【００１３】上記図７の（１）、（２）に示した各配線
構造では、プラズマＣＶＤ法により、それぞれの有機絶
縁膜上にシリコン酸化膜を直接形成した場合には、それ
ぞれのシリコン酸化膜との界面周辺における有機絶縁膜
にダメージが発生する。
【００１４】また、前記図７によって説明した各構造の
絶縁膜に低誘電率化のための有機絶縁膜として、例えば
比誘電率が約２．７のポリアリールエーテル膜を用いた
場合、シリコン酸化膜の比誘電率が４．２であるため、
低誘電率膜を用いた効果がシリコン酸化膜により減少す
る。そのため、それぞれの膜厚の比率にも依るが、有機
絶縁膜とシリコン酸化膜とを合わせた膜の実効比誘電率
は３．０を越えてしまう。このように、配線層間容量や
配線間容量の低減効果が十分に得られず、信号伝播遅延
等の半導体装置の性能に直接関係する課題も生じる。
【００１５】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた積層絶縁膜とその製造方法および
半導体装置とその製造方法である。
【００１６】積層絶縁膜は、有機絶縁膜と、この有機絶
縁膜上に形成した炭素を含むシリコン酸化膜とからなる
ものであり、炭素を含むシリコン酸化膜は膜中の炭素量
が８ａｔ％以上２５ａｔ％以下となっているものであ
る。
【００１７】上記積層絶縁膜では、有機絶縁膜上に炭素
を含むシリコン酸化膜が形成されていることから、有機
絶縁膜をエッチングする際に、炭素を含むシリコン酸化
膜がエッチングマスクの作用を有する。また、炭素を含
むシリコン酸化膜は、その膜中に炭素量が８ａｔ％以上
２５ａｔ％以下含まれていることから、比誘電率が炭素
等の不純物を含まないシリコン酸化膜よりも低く、例え
ば２．０〜３．０程度となる。したがって、有機絶縁膜
と炭素を含むシリコン酸化膜とを合わせた比誘電率は
３．０以下となり、低誘電率な絶縁膜が構成されてい
る。
【００１８】なお、炭素を含むシリコン酸化膜中の炭素
の含有量が２５ａｔ％を超えるような状態になると、炭
素を含むシリコン酸化膜は無機的な性質が低下し有機的
性質が強まる。特に炭素の含有量が３０ａｔ％を超える
ような状態になると、炭素を含むシリコン酸化膜は無機
的な性質がほとんど無くなり、有機的な性質になる。そ
の結果、下地の有機絶縁膜と同様なるエッチング特性を
有するものとなり、有機絶縁膜のエッチングマスクとし
ての機能を果たさなくなる。一方、炭素を含むシリコン
酸化膜中の炭素の含有量が８ａｔ％を下回ると、炭素を
含まないシリコン酸化膜とほぼ同等もしくはそれに近い
比誘電率値となり、炭素を含ませたことによる低誘電率
化の効果が十分に引き出せない。
【００１９】積層絶縁膜の製造方法は、基板上に有機絶
縁膜を成膜する工程と、この有機絶縁膜上に炭素を含む
シリコン酸化膜を塗布法によって成膜する工程とを備え
た製造方法であり、炭素を含むシリコン酸化膜の膜中の
炭素量が８ａｔ％以上２５ａｔ％以下となるように成膜
する。
【００２０】上記積層絶縁膜の製造方法では、有機絶縁
膜上に炭素を含むシリコン酸化膜を塗布法によって成膜
することから、いわゆる低温成膜が可能になり、その上
成膜時にプラズマやスパッタ作用を受けないので、有機
絶縁膜の表面は成膜によるダメージを受けない。また、
有機絶縁膜をエッチングする際には、炭素を含むシリコ
ン酸化膜をエッチングマスクとして用いることが可能に
なる。また、炭素を含むシリコン酸化膜の膜中の炭素量
が８ａｔ％以上２５ａｔ％以下となるように炭素を含む
シリコン酸化膜を成膜することから、炭素を含むシリコ
ン酸化膜の比誘電率はシリコン酸化膜のみも膜よりも低
くなり、例えば２．０〜３．０程度となる。したがっ
て、有機絶縁膜と炭素を含むシリコン酸化膜とを合わせ
た比誘電率は３．０以下となり、低誘電率な積層絶縁膜
が形成される。また、炭素の含有量を上記のように設定
した理由は、前記説明した理由と同様である。
【００２１】半導体装置は、絶縁膜の少なくとも一部
が、有機絶縁膜と、この有機絶縁膜上に形成した炭素を
含むシリコン酸化膜とからなる積層絶縁膜を有するもの
であり、炭素を含むシリコン酸化膜は、その膜中の炭素
量が８ａｔ％以上２５ａｔ％以下となっているものであ
る。
【００２２】上記半導体装置では、絶縁膜の少なくとも
一部に、有機絶縁膜と、この有機絶縁膜上に形成した炭
素を含むシリコン酸化膜とからなる積層絶縁膜を有する
ことから、その積層絶縁膜は、従来の有機絶縁膜上に炭
素等の不純物を含まないシリコン酸化膜（比誘電率＝
４．２）を積層したものより比誘電率が低いものとな
る。つまり、シリコン酸化膜は炭素を含むことにより比
誘電率を下げる特徴があるため、上記炭素を含むシリコ
ン酸化膜は何ら不純物を含まないシリコン酸化膜よりも
比誘電率が低いものとなるからである。
【００２３】さらに炭素を含むシリコン酸化膜は、その
膜中に炭素量が８ａｔ％以上２５ａｔ％以下含まれてい
ることから、その比誘電率は炭素の含有量によるが、例
えば２．０〜３．０程度となる。また、有機絶縁膜の比
誘電率は通常３．０以下となっている。したがって、有
機絶縁膜と炭素を含むシリコン酸化膜とを合わせた比誘
電率は３．０以下となり、低誘電率な積層絶縁膜が構成
される。そのため、上記積層絶縁膜を配線層間や配線間
に用いることにより、配線層間容量や配線間容量が低減
され、信号伝播遅延等の半導体装置の性能の向上が図ら
れる。また、炭素の含有量を上記のように設定した理由
は、前記説明した理由と同様である。
【００２４】また、有機絶縁膜をエッチングする際に、
炭素を含むシリコン酸化膜をエッチングマスクとして用
い、それを残して半導体装置の絶縁膜に用いても、上記
説明したように、積層絶縁膜の比誘電率が３．０以下と
なるので、低誘電率化が損なわれることはない。
【００２５】半導体装置の製造方法は、基板上に有機絶
縁膜を成膜する工程と、その有機絶縁膜上に炭素を含む
シリコン酸化膜を塗布法によって成膜する工程とを備え
ている製造方法であり、炭素を含むシリコン酸化膜は、
有機ＳＯＧ溶液を塗布して形成する。また炭素を含むシ
リコン酸化膜の膜中の炭素量が８ａｔ％以上２５ａｔ％
以下となるように成膜する製造方法である。
【００２６】上記半導体装置の製造方法では、有機絶縁
膜上に炭素を含むシリコン酸化膜を塗布法によって成膜
することから、いわゆる低温成膜が可能になり、その上
成膜時にプラズマやスパッタ作用を受けないので、有機
絶縁膜の表面は成膜によるダメージを受けない。さらに
炭素を含むシリコン酸化膜を有機ＳＯＧ溶液を塗布して
形成することから、炭素を含むシリコン酸化膜中の炭素
の含有量は、有機ＳＯＧ溶液中の炭素を含む基の構造と
量により調整できる。例えばメチル基とエチル基の置き
換えやアルキル基の量を制御して調整することが可能で
ある。そのため、所望の炭素量を含む上記炭素を含むシ
リコン酸化膜が形成される。
【００２７】また、有機絶縁膜をエッチングする際に
は、炭素を含むシリコン酸化膜が無機的性質を有するた
め、それをエッチングマスクとして用いることが可能に
なる。また、炭素を含むシリコン酸化膜の膜中の炭素量
が８ａｔ％以上２５ａｔ％以下となるように炭素を含む
シリコン酸化膜を成膜することから、炭素を含むシリコ
ン酸化膜の比誘電率はシリコン酸化膜のみも膜よりも低
くなり、例えば３．０程度またはそれ以下となる。した
がって、有機絶縁膜と炭素を含むシリコン酸化膜とを合
わせた比誘電率は３．０以下となり、低誘電率な積層絶
縁膜が形成される。また、炭素の含有量を上記のように
設定した理由は、前記説明した理由と同様である。
【００２８】
【発明の実施の形態】本発明の積層絶縁膜とその製造方
法に係わる実施の形態の一例を、図１の概略構成断面図
によって説明する。
【００２９】図１に示すように、基板１０上には有機絶
縁膜１１が形成されている。この有機絶縁膜１１は、例
えば比誘電率が２．７５のポリアリールエーテル膜で形
成されている。このポリアリールエーテル膜は、一般的
に化学式（１）で表されるものであり、例えばＦＬＡＲ
Ｅ（商品名）、ＳｉＬＫ（商品名）、ＶＥＬＯＸ（商品
名）等が開発されており、それらを用いることができ
る。
【００３０】
【化１】
【００３１】さらに有機絶縁膜１１上には炭素を含むシ
リコン酸化膜１２が形成されている。この炭素を含むシ
リコン酸化膜１２は、炭素を８ａｔ％〜２５ａｔ％、好
ましくは１０ａｔ％〜２０ａｔ％程度含むことで無機的
性質を有するシリコン酸化膜であり、好ましくは塗布法
により形成されたものである。この実施の形態では、一
例として、炭素を２０ａｔ％含み比誘電率が２．７０を
有する炭素を含むシリコン酸化膜を用いた。このよう
に、積層絶縁膜１３は有機絶縁膜１１と炭素を含むシリ
コン酸化膜１２とからなる積層膜で構成されている。
【００３２】また上記有機絶縁膜１１は、上記説明した
ポリアリールエーテル膜に限定されることはなく、例え
ば比誘電率が３．０以下の有機絶縁膜であればどのよう
な材料の膜であってもよい。例えば、環状フッ素樹脂・
シロキサン共重合体、テフロン（ＰＴＦＥ）、アモルフ
ァステフロン（例えば、テフロンＡＦ：商品名）、シク
ロポリマライズドフロリネーテッドポリマー（例えばサ
イトップ：商品名）、フッ化ポリイミド、ポリイミド、
ＢＣＢ等の樹脂を用いることも可能である。
【００３３】次に、炭素を含むシリコン酸化膜１２の炭
素の含有量の範囲について、図２により説明する。図２
では、縦軸に炭素を含むシリコン酸化膜の比誘電率を示
し、縦軸に炭素の含有量を示す。
【００３４】図２の斜線部分で示すように、炭素を含む
シリコン酸化膜中の炭素量が多くなるにしたがい比誘電
率は低下していることがわかる。また上記炭素を含むシ
リコン酸化膜１２は、図中の丸印で示したように炭素の
含有量（２０ａｔ％）で比誘電率２．７０を有してい
た。ここで、炭素の含有量と比誘電率との関係がある幅
を持った関係となっているのは、炭素を含むシリコン酸
化膜が同量の炭素を含む場合であっても密度が異なる場
合には比誘電率が異なるためである。比誘電率が３．０
以下となるには、膜の密度にもよるが、少なくとも炭素
量が８ａｔ％以上は必要である。一方、炭素を含むシリ
コン酸化膜１２が無機膜的性質を有するには、少なくと
も炭素量が２５ａｔ％以下でなければならない。
【００３５】上記積層絶縁膜１３では、有機絶縁膜１１
上に炭素を含むシリコン酸化膜１２が形成されており、
炭素を含むシリコン酸化膜１２が無機的性質を有するこ
とから、有機絶縁膜１１をエッチングする際に、炭素を
含むシリコン酸化膜１２がエッチングマスクの機能を有
する。
【００３６】また、炭素を含むシリコン酸化膜１２は、
その膜中に炭素量が８ａｔ％以上２５ａｔ％以下含まれ
ていることから、比誘電率が何ら不純物を含まないシリ
コン酸化膜よりも低くなり、例えば２．０〜３．０程度
となる。したがって、有機絶縁膜１１と炭素を含むシリ
コン酸化膜１２とを合わせた比誘電率は３．０以下とな
り、低誘電率な積層絶縁膜１３となる。
【００３７】なお、炭素を含むシリコン酸化膜１２中の
炭素の含有量が２５ａｔ％を超えるような状態になる
と、炭素を含むシリコン酸化膜１２は無機的な性質が低
下し有機的性質が強まる。特に炭素の含有量が３０ａｔ
％を超えるような状態になると、炭素を含むシリコン酸
化膜１２は無機的な性質が無くなり、有機的な性質にな
る。その結果、下地の有機絶縁膜１１と同様なるエッチ
ング特性を有するものとなり、有機絶縁膜１１のエッチ
ングマスクとしての機能を果たさなくなる。一方、炭素
を含むシリコン酸化膜１２中の炭素の含有量が８ａｔ％
を下回ると、炭素を含まないシリコン酸化膜とほぼ同等
もしくはそれに近い比誘電率値となり、炭素を含ませた
低誘電率化の効果が十分に引き出せなくなる。したがっ
て、炭素を含むシリコン酸化膜１２の炭素の含有量は、
上記説明したような８ａｔ％〜２５ａｔ％の範囲に設定
した。
【００３８】上記積層絶縁膜１３は、以下のようにして
形成する。まず、基板１０上に有機絶縁膜１１を、例え
ばポリアリールエーテル膜で形成する。このポリアリー
ルエーテル膜の成膜には、ポリアリールエーテルの前駆
体を回転塗布により成膜し、その後３００℃〜４５０℃
のキュアを行って形成した。
【００３９】また有機絶縁膜１１をフッ素樹脂で形成す
る場合には、上記のように塗布法で形成することも可能
ではあるが、化学的気相成長（以下、ＣＶＤという、Ｃ
ＶＤはChemical Vapor Deposition の略）法によって成
膜した後、３００℃〜４５０℃のキュアを行って形成し
てもよい。上記ＣＶＤ法では、例えばフッ化炭素系のガ
スとして、オクタフルオロブテン（Ｃ4 Ｆ8 ）もしくは
テトラフルオロエチレン（Ｃ2 Ｆ4 ）を用い、耐熱性を
向上させるためにアセチレン（Ｃ2 Ｈ2 ）もしくはエチ
レン（Ｃ2 Ｈ4 ）を混合する。一般的なＣＶＤ条件とし
ては、プラズマパワーを５００Ｗ、オクタフルオロブテ
ン（Ｃ4 Ｆ8 ）を１００ｓｃｃｍ、エチレン（Ｃ
2 Ｈ4 ）を２００ｓｃｃｍ、成膜雰囲気の圧力を２７Ｐ
ａ〜６６７Ｐａ、基板温度を１５０℃〜３５０℃に設定
した。
【００４０】その後、上記有機絶縁膜１１上に炭素を含
むシリコン酸化膜１２を塗布法によって成膜する。成膜
条件の一例としては、３０００ｒｐｍで回転している基
板１０の有機絶縁膜１１上に有機ＳＯＧ（Spin on glas
s ）溶液を滴下し、遠心力により滴下した有機ＳＯＧ溶
液を全面に広げ、所定の膜厚の有機ＳＯＧ膜を成膜す
る、その後、１５０℃〜２００℃でベーキングを行った
後、３５０℃〜４５０℃で３０分〜１時間程度のキュア
を行う。その結果、基板１０の有機絶縁膜１１上に炭素
を含むシリコン酸化膜１２が形成される。上記有機ＳＯ
Ｇ溶液をとして、例えば化学式（２）に表されるような
ＭＳＱ（メチルシルセスキオキサン：Methyl Silsesqui
oxane ）を用いる。
【００４１】
【化２】
【００４２】上記炭素を含むシリコン酸化膜１２の炭素
の含有量は、例えばシルセスキオキサンに結合するメチ
ル基の量によって調整する。それによって、炭素を含む
シリコン酸化膜１２の膜中の炭素量が８ａｔ％以上２５
ａｔ％以下となるようにして、無機膜的性質、特に有機
絶縁膜のエッチングマスクとなるような無機膜的エッチ
ング特性を残しつつ比誘電率が３．０以下となるように
する。
【００４３】上記積層絶縁膜の製造方法では、有機絶縁
膜１１上に炭素を含むシリコン酸化膜１２を塗布法によ
って成膜することから、いわゆる低温成膜が可能にな
り、その上成膜時にプラズマやスパッタ作用を受けない
ので、有機絶縁膜１１の表面は成膜によるダメージを受
けない。また、有機絶縁膜１１をエッチングする際に
は、炭素を含むシリコン酸化膜１２をエッチングマスク
として用いることが可能になる。
【００４４】また、炭素を含むシリコン酸化膜１２の膜
中の炭素量が８ａｔ％以上２５ａｔ％以下となるように
炭素を含むシリコン酸化膜１２を成膜することから、炭
素を含むシリコン酸化膜１２の比誘電率はシリコン酸化
膜のみも膜よりも低くなり、例えば３．０程度となる。
したがって、有機絶縁膜１１と炭素を含むシリコン酸化
膜１２とを合わせた比誘電率は３．０以下となり、低誘
電率な積層絶縁膜１３が形成される。また、炭素の含有
量を上記のように設定した理由は、前記説明した理由と
同様である。
【００４５】図３の（１）に示すように、前記図１によ
って説明した積層絶縁膜１３が複数層に形成されていて
もよい。図面では窒化膜１４上に、有機絶縁膜１１と炭
素を含むシリコン酸化膜１２とからなる積層絶縁膜１３
を連続して３層に形成した場合を示したが、積層絶縁膜
を連続して２層に形成しても、また連続して４層以上に
形成してもよい。
【００４６】また、図３の（２）に示すように、積層構
造の膜の一部に上記積層絶縁膜１３が形成されていても
よい。図面では、窒化膜１４上に、有機絶縁膜１１と炭
素を含むシリコン酸化膜１２とからなる積層絶縁膜１３
が形成され、さらにその上にプラズマＣＶＤ酸化膜１５
が形成されて成る積層膜１６を３層に積層した場合を示
した。また、積層膜１６を２層に形成しても、また４層
以上に形成してもよい。
【００４７】上記積層絶縁膜１３は、例えば、配線間お
よび配線層間の絶縁膜に用いることができる。上記炭素
を含むシリコン酸化膜１２は、炭素を混入させることに
よって、従来より用いていたシリコン酸化膜（比誘電率
が４．２）に対して、２．８以下になることを確認して
いる。これまで問題になっている酸化膜部分での比誘電
率の増加の懸念が解消され、前記発明が解決しようとす
る課題の項目で説明したシリコン酸化膜を炭素を含むシ
リコン酸化膜１２にそのまま置き換えると、実効比誘電
率は、３．０以下に低誘電率化されることを本発明者は
確認した。
【００４８】次に炭素を含むシリコン酸化膜の成膜方法
を検討してみた。本発明の実施の形態では、塗布法によ
り炭素を含むシリコン酸化膜を形成した。比較例とし
て、炭素を含むシリコン酸化膜をプラズマＣＶＤ（ＣＶ
ＤはChemical Vapor Deposition の略である）法によっ
て形成した。
【００４９】本発明の実施の形態では、基板１０上に有
機絶縁膜１１を形成した後、回転塗布法により、上記例
えば３０００ｒｐｍで回転する基板１０の有機絶縁膜１
１上に、ＳＯＧ（ＳＯＧはSpin On Glass の略である）
液を滴下し、回転による遠心力により滴下したＳＯＧ液
を有機絶縁膜１１上の全面に広げ、ＳＯＧ薄膜を形成す
る。その後、ベーキング、キュアを行って、炭素を含む
シリコン酸化膜１２を形成した。例えば、上記ベーキン
グは１５０℃〜２００℃で行い、上記キュアは３５０℃
〜４５０℃で３０分〜６０分間行う。
【００５０】次に、比較例として、炭素を含むシリコン
酸化膜をプラズマＣＶＤ法により成膜した。その成膜条
件は、例えば、先に示した不純物を含まないシリコン酸
化膜を成膜する際に用いる原料ガスのモノシラン（Ｓｉ
Ｈ4 ）と一酸化二窒素（Ｎ2Ｏ）と窒素（Ｎ2 ）とにエ
タン（Ｃ2 Ｈ6 ）ガスを加えることにより、炭素を含む
シリコン酸化膜を成膜した。その炭素濃度は、エタン
（Ｃ2 Ｈ6 ）ガスの添加量により制御した。なお、成膜
時の供給マイクロ波パワーは３５０Ｗ、基板サセプタの
温度は４００℃に設定した。
【００５１】上記プラズマＣＶＤ法による炭素を含むシ
リコン酸化膜の成膜では、酸化性ガスのプラズマに有機
絶縁膜の表面がさらされることにより、有機絶縁膜の分
解が起こり、初期に成長する炭素を含むシリコン酸化膜
の膜特性が劣化するという問題が生じた。一方、塗布法
では、成膜時に有機絶縁膜の表面が劣化するような変化
はなく、良好なる成膜が行えた。
【００５２】次に、有機絶縁膜（例えばアリールエーテ
ル膜）上にプラズマＣＶＤ法により炭素等の不純物を含
まないシリコン酸化膜を成膜して、希フッ酸によりシリ
コン酸化膜をエッチングした場合、および塗布法により
炭素を含むシリコン酸化膜を成膜して、上記同様に希フ
ッ酸によりシリコン酸化膜をエッチングした場合の、シ
リコン酸化膜のエッチング速度の膜厚方向依存性を調べ
た。その結果を図４により説明する。図では、縦軸にエ
ッチングレートを示し、横軸に有機絶縁膜上に残るシリ
コン酸化膜の膜厚を示し、０の位置が有機絶縁膜との界
面を表す。
【００５３】図４に示すように、プラズマＣＶＤ法によ
り成膜したシリコン酸化膜（図中□印で表す：Ｐ−Ｓｉ
Ｏ）は、有機絶縁膜との界面に近づくほど、エッチング
速度が大きくなり、膜特性が劣化していることがわか
る。これは、成膜初期の有機絶縁膜ダメージの影響を反
映した結果である。一方、塗布法により形成した炭素を
含むシリコン酸化膜（図中○印で表す：Ｃ−ＳｉＯ）
は、有機絶縁膜との界面に近づいてもエッチング速度に
ほとんど変化はない。これは、塗布法では、下地の有機
絶縁膜にダメージが入らないため、有機絶縁膜のダメー
ジの影響がないためである。また炭素を含むシリコン酸
化膜は、炭素を入れた効果で比誘電率が３．０以下とな
り、不純物を含まないシリコン酸化膜の比誘電率４．２
よりも小さくなった。
【００５４】次に、本発明の半導体装置に係わる実施の
形態の一例を、図５の概略構成断面図によって説明す
る。図５の（１）では、上記積層絶縁膜１３を通常の層
間絶縁膜に用いた半導体装置の構造を示し、図５の
（２）では、上記積層絶縁膜１３を配線間および配線層
間の絶縁膜に用いたダマシン配線構造を有する半導体装
置の構造を示す。
【００５５】図５の（１）に示すように、基板２０上に
第１の配線２１が形成され、その第１の配線２１を覆う
状態に第１の有機絶縁膜３１が形成されていて、さらに
その上に第１の炭素を含むシリコン酸化膜３２が形成さ
れている。第１の炭素を含むシリコン酸化膜３２から第
１の有機絶縁膜３１に第１の配線２１に達する第１の接
続孔２２が形成され、その第１の接続孔２２の内部には
第１のプラグ２３がタングステンを埋め込んで形成され
ている。
【００５６】さらに、第１の炭素を含むシリコン酸化膜
３２上には、第２の配線２４が形成され、その第２の配
線２４を覆う状態に第２の有機絶縁膜３３が形成されて
いて、さらにその上に第２の炭素を含むシリコン酸化膜
３４が形成されている。第２のシリコン酸化膜３４から
第２の有機絶縁膜３３に第２の配線２４に達する第２の
接続孔２５が形成され、その第２の接続孔２５の内部に
は第２のプラグ２６がタングステンを埋め込んで形成さ
れている。
【００５７】上記図５の（１）により説明した構成の配
線構造を有する半導体装置では、層間絶縁膜が、第１の
有機絶縁膜３１と第１の炭素を含むシリコン酸化膜３２
とからなる積層絶縁膜、および第２の有機絶縁膜３３と
第２の炭素を含むシリコン酸化膜３４とからなる積層絶
縁膜で形成されていることから、従来の有機絶縁膜上に
炭素等の不純物を含まないシリコン酸化膜（比誘電率＝
４．２）を積層したものより比誘電率が低いものとな
る。
【００５８】つまり、シリコン酸化膜は炭素を含むこと
により比誘電率を下げる特徴があるため、上記炭素を含
むシリコン酸化膜は炭素等の不純物を何も含まないシリ
コン酸化膜よりも比誘電率が低いものとなるからであ
る。さらに炭素を含むシリコン酸化膜は、その膜中に炭
素量が８ａｔ％以上２５ａｔ％以下含まれていることか
ら、その比誘電率は炭素の含有量によるが、例えば２．
０〜３．０程度となる。また、有機絶縁膜の比誘電率は
通常３．０以下となっている。したがって、有機絶縁膜
と炭素を含むシリコン酸化膜とを合わせた比誘電率は
３．０以下となり、低誘電率な積層絶縁膜が構成され
る。そのため、上記積層絶縁膜を配線層間や配線間に用
いることにより、配線層間容量や配線間容量が低減さ
れ、信号伝播遅延等の半導体装置の性能の向上が図られ
る。また、炭素の含有量を上記のように設定した理由
は、前記説明した理由と同様である。
【００５９】また、有機絶縁膜をエッチングする際に、
炭素を含むシリコン酸化膜をエッチングマスクとして用
い、それを残して半導体装置の絶縁膜に用いても、上記
説明したように、積層絶縁膜の比誘電率は３．０以下と
なる。
【００６０】一方、図５の（２）に示すように、基板４
０上に第１の有機絶縁膜５１が形成されていて、さらに
その上に第１の炭素を含むシリコン酸化膜５２が形成さ
れている。第１の炭素を含むシリコン酸化膜５２と第１
の有機絶縁膜５１には第１の溝４１が形成され、その内
部に第１の配線４２が形成されている。上記第１の炭素
を含むシリコン酸化膜５２上には第１の配線４２を覆う
第２の有機絶縁膜５３、第２の炭素を含むシリコン酸化
膜５４、第３の有機絶縁膜５５、第３の炭素を含みシリ
コン酸化膜５６が順に積層されている。
【００６１】上記第２の炭素を含むシリコン酸化膜５４
と第２の有機絶縁膜５３とには、第１の配線４２に達す
る第１の接続孔４３が形成され、その第１の接続孔４３
の内部には第１のプラグ４４が形成されている。第３の
炭素を含むシリコン酸化膜５６と第３の有機絶縁膜５５
とには、第２の溝４５が形成され、その内部に第１のプ
ラグ４４に接続する第２の配線４６が形成されている。
なお、第１のプラグ４４と第２の配線４６とは一体に形
成されたものであってもよい。
【００６２】さらに、第３の炭素を含むシリコン酸化膜
５６上には、第２の配線４４を覆う、第４の有機絶縁膜
５７と第４の炭素を含むシリコン酸化膜５８とが順に積
層されている。この第４の炭素を含むシリコン酸化膜５
８と第４の有機絶縁膜５７とには、第２の配線４４に達
する第２の接続孔４７が形成され、その第２の接続孔４
７の内部には第２のプラグ４８が形成されている。
【００６３】上記図５の（２）により説明した構成の配
線構造を有する半導体装置では、配線間絶縁膜が、第１
の有機絶縁膜５１と第１の炭素を含むシリコン酸化膜５
２とからなる積層絶縁膜、および第３の有機絶縁膜５５
と第３の炭素を含むシリコン酸化膜５６とからなる積層
絶縁膜で形成されていて、配線層間絶縁膜が、第２の有
機絶縁膜５３と第２の炭素を含むシリコン酸化膜５４と
からなる積層絶縁膜、および第４の有機絶縁膜５７と第
４の炭素を含むシリコン酸化膜５８とからなる積層絶縁
膜で形成されていることから、各配線間絶縁膜および各
配線層間絶縁膜ともに、従来の有機絶縁膜上に炭素等の
不純物を含まないシリコン酸化膜（比誘電率＝４．２）
を積層したものより比誘電率が低いものとなる。
【００６４】つまり、シリコン酸化膜は炭素を含むこと
により比誘電率を下げる特徴があるため、上記炭素を含
むシリコン酸化膜は炭素等の不純物を何も含まないシリ
コン酸化膜よりも比誘電率が低いものとなるからであ
る。さらに炭素を含むシリコン酸化膜は、その膜中に炭
素量が８ａｔ％以上２５ａｔ％以下含まれていることか
ら、その比誘電率は炭素の含有量によるが、例えば２．
０〜３．０程度となる。また、有機絶縁膜の比誘電率は
通常３．０以下となっている。したがって、有機絶縁膜
と炭素を含むシリコン酸化膜とを合わせた比誘電率は
３．０以下となり、低誘電率な積層絶縁膜が構成され
る。そのため、上記積層絶縁膜を配線層間や配線間に用
いることにより、配線層間容量や配線間容量が低減さ
れ、信号伝播遅延等の半導体装置の性能の向上が図られ
る。また、炭素の含有量を上記のように設定した理由
は、前記説明した理由と同様である。
【００６５】また、有機絶縁膜をエッチングする際に、
炭素を含むシリコン酸化膜をエッチングマスクとして用
い、それを残して半導体装置の絶縁膜に用いても、上記
説明したように、積層絶縁膜の比誘電率は３．０以下と
なる。
【００６６】次に、本発明の半導体装置の製造方法に係
わる実施の形態の一例を、図６の概略構成断面図によっ
て説明する。図６では、上記説明した積層絶縁膜をデュ
アルダマシン構造に適用した事例を示す。
【００６７】図６に示すように、表面に絶縁膜（図示せ
ず）を形成した基板６０上に有機絶縁膜６１と炭素等の
不純物を含まないシリコン酸化膜（以下単に、シリコン
酸化膜と記す）６２を積層して形成する。次いで既存の
溝配線の形成技術により、シリコン酸化膜６２と有機絶
縁膜６１とに配線溝６３を形成する。次いで、通常の成
膜技術として、例えばスパッタリングにより、配線溝６
３の内面にバリアメタル層６４を形成した後、メッキ法
等により配線溝６４の内部に配線金属層を埋め込む。そ
してＣＭＰにより、シリコン酸化膜６２上の余分な配線
金属層とバリアメタル層を除去した後、配線溝６４の内
部にバリアメタル層６３を介して配線金属層からなる第
１の配線６５を形成する。
【００６８】次いで、例えばプラズマＣＶＤ法により、
上記第１の配線６５を覆う状態に上記シリコン酸化膜６
２上に窒化シリコン膜６６を形成する。
【００６９】次に、上記窒化シリコン膜６６上に第１の
有機絶縁膜８１を、例えばポリアリールエーテル膜（比
誘電率＝２．７５）で形成する。さらにその上に第１の
炭素を含むシリコン酸化膜８２を形成する。この第１の
炭素を含むシリコン酸化膜８２は、例えば炭素を８ａｔ
％〜２５ａｔ％程度含むものであり、好ましくは炭素を
１０ａｔ％〜２０ａｔ％程度含むものであって、ここで
は２０ａｔ％の炭素を含むシリコン酸化膜（比誘電率＝
２．７０）で形成した。
【００７０】次いで、通常のレジスト塗布技術により第
１の炭素を含むシリコン酸化膜８２上にレジスト膜（図
示せず）を形成した後、リソグラフィー技術により第１
の配線６５に達する接続孔を形成するための開口パター
ン（図示せず）をレジスト膜に形成する、その後、その
レジスト膜をエッチングマスクに用いて、第１の炭素を
含むシリコン酸化膜８２と第１の有機絶縁膜８１をエッ
チングして、接続孔６７を形成する。
【００７１】このエッチングでは、レジスト膜は第１の
炭素を含むシリコン酸化膜８２をエッチングする際にエ
ッチングマスクの機能を果たし、第１の有機絶縁膜８１
をエッチングする際には、同時にエッチングされて除去
される。そのため、第１の有機絶縁膜８１をエッチング
する際には、第１の炭素を含むシリコン酸化膜８２がエ
ッチングマスクの機能を果たす。なお、エッチング中に
レジスト膜が除去されるため、エッチング後のレジスト
除去プロセスは必要ない。
【００７２】次に、上記第１の炭素を含むシリコン酸化
膜８２上に接続孔６７を埋め込む状態に第２の有機絶縁
膜８３を、例えばポリアリールエーテル膜（例えば、比
誘電率＝２．７５）で形成する。次いで、第２の有機絶
縁膜８３上に第２の炭素を含むシリコン酸化膜８４を形
成する。この第２の炭素を含むシリコン酸化膜８４は、
例えば炭素を８ａｔ％〜２５ａｔ％程度含むものであ
り、好ましくは炭素を１０ａｔ％〜２０ａｔ％程度含む
ものであって、ここでは２０ａｔ％の炭素を含むシリコ
ン酸化膜（例えば、比誘電率＝２．７０）で形成した。
このようにして、有機絶縁膜と炭素を含むシリコン酸化
膜とからなる積層絶縁膜を２層に形成する。
【００７３】次いで、通常のレジスト塗布技術により第
２の炭素を含むシリコン酸化膜８４上にレジスト膜（図
示せず）を形成した後、リソグラフィー技術により接続
孔６７に達する配線溝を形成するための溝開口パターン
（図示せず）をレジスト膜に形成する、その後、そのレ
ジスト膜をエッチングマスクに用いて、第２の炭素を含
むシリコン酸化膜８４と第２の有機絶縁膜８３をエッチ
ングして、接続孔６７に達する配線溝６８を形成する。
さらにエッチングを進めて、接続孔６７を再び形成す
る。
【００７４】このエッチングでは、レジスト膜は第２の
炭素を含むシリコン酸化膜８４をエッチングする際にエ
ッチングマスクの機能を果たし、第２の有機絶縁膜８３
をエッチングする際には、同時にエッチングされて除去
される。そのため、第２の有機絶縁膜８３をエッチング
する際には、第２の炭素を含むシリコン酸化膜８４がエ
ッチングマスクの機能を果たす。また接続孔６７を再び
形成する際には、第１の炭素を含むシリコン酸化膜８２
がエッチングマスクの機能を果たす。なお、エッチング
中にレジスト膜が除去されるため、エッチング後のレジ
スト除去プロセスは必要ない。
【００７５】その後、例えばスパッタリングにより、上
記接続孔６７と上記配線溝６８の各内面にバリアメタル
層６９を例えば窒化タンタルで形成する。さらに、スパ
ッタリングにより銅を堆積してシード層を形成した後、
例えば電解メッキ法により、上記接続孔６７と上記配線
溝６８の各内部に銅を埋め込む。そのとき、上記第２の
炭素を含むシリコン酸化膜８４上にも銅が堆積される。
【００７６】その後、ＣＭＰによって、上記第２の炭素
を含むシリコン酸化膜８４上に形成された余分な銅およ
びバリアメタル層を除去する。このとき、第２の炭素を
含むシリコン酸化膜８４は、ＣＭＰ時に研磨ストッパと
なる。その結果、配線溝６８の内部に上記バリアメタル
層６９を介して銅からなる第２の配線７０が形成され、
接続孔６７の内部に上記バリアメタル層６９を介して銅
からなるプラグ７１が形成される。
【００７７】次に、炭素を含むシリコン酸化膜のエッチ
ング特性について調べた。
【００７８】まず、マグネトロンエッチング装置を用
い、従来用いていたシリコン酸化膜の加工条件と同様
に、エッチングガスにＣ4 Ｆ8 （供給流量が例えば１２
ｓｃｃｍ）と一酸化炭素（供給流量が例えば１５０ｓｃ
ｃｍ）とアルゴン（供給流量が例えば２００ｓｃｃｍ）
とを用い、印加パワーを１．６０ｋＷ、圧力を５．３Ｐ
ａ、基板温度を１５℃に設定してエッチング加工を行っ
た。その結果、従来のシリコン酸化膜のエッチング加工
で得られていたエッチング速度＝４００ｎｍ／分がシリ
コン酸化膜中に炭素を含むことにより、エッチング速度
が１／５の８０ｎｍ／分になった。これは、選択比５で
あり、いわゆる、シリコン酸化膜との選択比が取れるこ
とになる。炭素の混入により、エッチングの抜け性は悪
化するが、サイドエッチングが入りにくくなるため、垂
直加工性に優れているという利点がある。
【００７９】上記同様のマグネトロンエッチング装置を
用いて、炭素含有シリコン酸化膜の実用的な加工速度を
得るために、次のような加工条件を見いだした。その加
工条件の一例としては、エッチングガスにＣ4 Ｆ8 （供
給流量が例えば７ｓｃｃｍ）とアルゴン（供給流量が例
えば２００ｓｃｃｍ）と酸素（供給流量が例えば３ｓｃ
ｃｍ）とを用い、印加パワーを１．６０ｋＷ、圧力を
５．３Ｐａ、基板温度を１５℃に設定する。この加工条
件にてエッチングを行った結果、３５０ｎｍ／分のエッ
チング速度が得られた。この加工条件で炭素を含まない
シリコン酸化膜をエッチング加工すると、その際のエッ
チング速度は３３０ｎｍ／分であり、炭素含有シリコン
酸化膜のエッチング速度とほとんど変わらない値となっ
た。しかしながら、望まれる垂直加工形状を得ることは
難しい。
【００８０】そこで、上記同様のマグネトロンエッチン
グ装置を用い、実用的なエッチング速度が得られ、垂直
加工形状も得られるエッチング条件として、次のような
加工条件を見いだした。その加工条件の一例としては、
エッチングガスにＣ4 Ｆ8 （供給流量が例えば７ｓｃｃ
ｍ）とアルゴン（供給流量が例えば１００ｓｃｃｍ）と
窒素（供給流量が例えば１００ｓｃｃｍ）とを用い、印
加パワーを１．６０ｋＷ、圧力を５．３Ｐａ、基板温度
を１５℃に設定する。この加工条件にてエッチングを行
った結果、３５０ｎｍ／分のエッチング速度が得られ
た。このとき、望まれる垂直加工形状も得ることができ
た。
【００８１】別の加工条件としては、２周波印加平行平
板型プラズマエッチング装置を用い、エッチングガスに
Ｃ4 Ｆ8 （供給流量が例えば７ｓｃｃｍ）とアルゴン
（供給流量が例えば４００ｓｃｃｍ）と酸素（供給流量
が例えば１０ｓｃｃｍ）とを用い、印加ソースパワーを
１．８０ｋＷ、ＲＦバイアスパワーを１．２０ｋＷ、エ
ッチング雰囲気の圧力を４．０Ｐａ、基板温度を０℃に
設定した。
【００８２】また別の加工条件としては、電子サイクロ
トロン共鳴（以下ＥＣＲという、ＥＣＲはElectron Cyc
rotron Resonanceの略）プラズマエッチング装置を用
い、エッチングガスにＣ4 Ｆ8 （供給流量が例えば５ｓ
ｃｃｍ）とアルゴン（供給流量が例えば１００ｓｃｃ
ｍ）と酸素（供給流量が例えば７ｓｃｃｍ）とを用い、
印加ソースパワーを１．５０ｋＷ、ＲＦバイアスパワー
を９００Ｗ、エッチング雰囲気の圧力を１．０Ｐａ、基
板温度を２０℃に設定した。
【００８３】上記加工条件は一例であり、上記条件に限
定されることはない。
【００８４】上記半導体装置の製造方法では、第１の炭
素を含むシリコン酸化膜８２は、第１の有機絶縁膜８１
をエッチング加工する際にマスクとしての機能を果た
し、第２の炭素を含むシリコン酸化膜８４は、第２の有
機絶縁膜８３をエッチング加工する際にマスクとしての
機能を果たしていて、製造工程が終了した後も半導体装
置の一部として残ることが特徴となっている。このよう
に第１、第２の炭素を含むシリコン酸化膜８２、８４が
残っていても、それぞれの膜の比誘電率が３．０以下と
低いので、配線間、配線層間の容量増にはならない。
【００８５】上記半導体装置では、第２の配線６９が第
１、第２の有機絶縁膜８１、８３に挟まれた炭素を含む
シリコン酸化膜８２の上に形成されていることが、構造
上の特徴となっている。この加工プロセスは、従来のプ
ラズマＣＶＤ酸化膜で知られているような加工方法を用
いて、加工条件のみを上記記載したような条件として作
製した。このような構造では、第１、第２の有機絶縁膜
８１、８３と第１、第２の炭素を含むシリコン酸化膜８
２、８４からなる層間絶縁膜８５の比誘電率は、全て
２．７〜２．８の材料で構成されており、同層配線間、
配線層間の実効比誘電率も３．０を超えることがない。
そのため、信号伝播速度の遅延が大幅に減少される。
【００８６】
【発明の効果】以上、説明したように本発明の積層絶縁
膜によれば、有機絶縁膜上に形成されている炭素を含む
シリコン酸化膜は、シリコン酸化膜中に炭素を含むこと
により、炭素等の不純物を含まない従来のシリコン酸化
膜の無機質的特性を保ちつつ、比誘電率が低い膜となっ
ている。したがって、比誘電率が低い有機絶縁膜上に無
機的特性を持つ絶縁膜を形成しても低誘電率化が図れ
る。よって、本発明の積層絶縁膜を配線層間や配線間に
用いることにより、配線層間容量や配線間容量を低減す
ることができ、信号伝播遅延等の半導体装置の性能の向
上を図ることができる。また、炭素を含むシリコン酸化
膜が無機室的特性を持つので、有機絶縁膜をエッチング
する際に炭素を含むシリコン酸化膜をエッチングマスク
として用いることができる。
【００８７】本発明の積層絶縁膜の製造方法によれば、
塗布法によって有機絶縁膜上に炭素を含むシリコン酸化
膜を成膜するので、低温成膜が可能になり、その上成膜
時にプラズマやスパッタ作用を受けないので、有機絶縁
膜の表面は成膜によるダメージを回避することができる
とともに、十分な密着性有する積層膜を形成することが
できる。また炭素を含むシリコン酸化膜は、無機的特性
を持ちかつ比誘電率が低い膜であるので、有機絶縁膜を
エッチングする際にエッチングマスクとして用いること
ができる。そしてエッチングマスクとして用いた炭素を
含むシリコン酸化膜を残しておいても、低誘電率化が図
れる。よって、半導体装置の層間絶縁膜に製造工程のプ
ロセスマージンを拡大することができる。
【００８８】本発明の半導体装置によれば、有機絶縁膜
上に形成されている炭素を含むシリコン酸化膜は、シリ
コン酸化膜中に炭素を含むことにより、炭素等の不純物
を含まない従来のシリコン酸化膜の無機質的特性を保ち
つつ、比誘電率が低い膜となっている。したがって、比
誘電率が低い有機絶縁膜上に無機的特性を持つ絶縁膜を
形成しても低誘電率化が図れる。よって、有機絶縁膜上
に炭素を含むシリコン酸化膜を形成した積層絶縁膜を配
線層間や配線間に用いることにより、配線層間容量や配
線間容量を低減することができるので、信号伝播遅延等
の半導体装置の性能の向上を図ることができる。また、
炭素を含むシリコン酸化膜が無機室的特性を持つので、
有機絶縁膜をエッチングする際に炭素を含むシリコン酸
化膜をエッチングマスクとして用いた後、炭素を含むシ
リコン酸化膜を残すことができる。
【００８９】本発明の半導体装置の製造方法によれば、
塗布法によって有機絶縁膜上に炭素を含むシリコン酸化
膜を成膜するので、低温成膜が可能になり、その上成膜
時にプラズマやスパッタ作用を受けないので、有機絶縁
膜の表面は成膜によるダメージを回避することができる
とともに、十分な密着性有する積層膜を形成することが
できる。また炭素を含むシリコン酸化膜は、無機的特性
を持ちかつ比誘電率が低い膜であるので、有機絶縁膜を
エッチングする際にエッチングマスクとして用いること
ができる。そしてエッチングマスクとして用いた炭素を
含むシリコン酸化膜を残しておいても、低誘電率化が図
れる。よって、半導体装置の層間絶縁膜の製造工程にお
けるプロセスマージンを拡大することができる。
【図面の簡単な説明】
【図１】本発明の積層絶縁膜とその製造方法に係わる実
施の形態の一例を示す概略構成断面図である。
【図２】炭素を含むシリコン酸化膜の炭素の含有量の範
囲を示す炭素を含むシリコン酸化膜の比誘電率と炭素の
含有量との関係図である。
【図３】本発明の積層絶縁膜を用いた構成例を示す概略
構成断面図である。
【図４】シリコン酸化膜のエッチング速度の膜厚方向依
存性を示すエッチングレートと有機絶縁膜上に残るシリ
コン酸化膜の膜厚との関係図である。
【図５】本発明の半導体装置に係わる実施の形態の一例
を示す概略構成断面図である。
【図６】本発明の半導体装置の製造方法に係わる実施の
形態の一例を示す概略構成断面図である。
【図７】課題を示す概略構成断面図である。
【符号の説明】
１１…有機絶縁膜、１２…炭素を含むシリコン酸化膜、
１３…積層絶縁膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ０８Ｌ 83/04 Ｃ０８Ｌ 83/04 ５Ｆ０５８ Ｈ０１Ｌ 21/3065 Ｈ０１Ｌ 21/312 Ａ 21/312 Ｃ０８Ｊ 7/00 ３０７ 21/768 Ｈ０１Ｌ 21/302 Ｆ // Ｃ０８Ｊ 7/00 ３０７ 21/90 Ｓ Ｑ (72)発明者 鬼頭 英至 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 長谷川 利昭 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 4F006 AA18 AA31 AA39 AA42 AB39 AB54 BA16 CA08 DA04 EA01 EA05 4F073 AA06 BA33 BA49 BA52 BB01 CA49 DA01 DA05 4J002 CP031 DA016 FD206 GQ05 5F004 AA02 BA04 BA13 BA14 CA02 CA03 CA04 DA00 DA23 DB03 DB23 EA06 EB03 5F033 JJ11 JJ32 MM01 PP15 PP27 QQ09 QQ10 QQ13 QQ28 QQ48 QQ49 RR04 RR06 RR12 RR20 RR22 RR24 RR25 SS15 SS22 TT04 WW04 XX24 XX25 5F058 AA10 AD01 AD07 AD09 AE05 AF04 AG01 AH01 AH02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 有機絶縁膜と、 前記有機絶縁膜上に形成した炭素を含むシリコン酸化膜
    とからなることを特徴とする積層絶縁膜。
  2. 【請求項２】 前記炭素を含むシリコン酸化膜は、膜中
    の炭素量が８ａｔ％以上２５ａｔ％以下であることを特
    徴とする請求項１記載の積層絶縁膜。
  3. 【請求項３】 基板上に有機絶縁膜を成膜する工程と、 塗布法によって前記有機絶縁膜上に炭素を含むシリコン
    酸化膜を成膜する工程とを備えたことを特徴とする積層
    絶縁膜の製造方法。
  4. 【請求項４】 前記炭素を含むシリコン酸化膜は有機Ｓ
    ＯＧ溶液を塗布して形成することを特徴とする請求項３
    記載の積層絶縁膜の製造方法。
  5. 【請求項５】 前記炭素を含むシリコン酸化膜の膜中の
    炭素量が８ａｔ％以上２５ａｔ％以下となるように成膜
    することを特徴とする請求項３記載の積層絶縁膜の製造
    方法。
  6. 【請求項６】 絶縁膜を備えた半導体装置において、 前記絶縁膜の少なくとも一部に、 有機絶縁膜と、 前記有機絶縁膜上に形成した炭素を含むシリコン酸化膜
    とからなる積層絶縁膜を有することを特徴とする半導体
    装置。
  7. 【請求項７】 前記炭素を含むシリコン酸化膜は、膜中
    の炭素量が８ａｔ％以上２５ａｔ％以下であることを特
    徴とする請求項６記載の半導体装置。
  8. 【請求項８】 基板上に有機絶縁膜を成膜する工程と、 前記有機絶縁膜上に炭素を含むシリコン酸化膜を塗布法
    によって成膜する工程とを備えたことを特徴とする半導
    体装置の製造方法。
  9. 【請求項９】 前記炭素を含むシリコン酸化膜は有機Ｓ
    ＯＧ溶液を塗布して形成することを特徴とする請求項８
    記載の半導体装置の製造方法。
  10. 【請求項１０】 前記炭素を含むシリコン酸化膜の膜中
    の炭素量が８ａｔ％以上２５ａｔ％以下となるように成
    膜することを特徴とする請求項８記載の半導体装置の製
    造方法。
JP11211501A 1999-07-27 1999-07-27 積層絶縁膜とその製造方法および半導体装置とその製造方法 Pending JP2001044191A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11211501A JP2001044191A (ja) 1999-07-27 1999-07-27 積層絶縁膜とその製造方法および半導体装置とその製造方法
US09/626,397 US6407011B1 (en) 1999-07-27 2000-07-26 Low dielectric constant insulating films with laminated carbon-containing silicon oxide and organic layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11211501A JP2001044191A (ja) 1999-07-27 1999-07-27 積層絶縁膜とその製造方法および半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2001044191A true JP2001044191A (ja) 2001-02-16

Family

ID=16606996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11211501A Pending JP2001044191A (ja) 1999-07-27 1999-07-27 積層絶縁膜とその製造方法および半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US6407011B1 (ja)
JP (1) JP2001044191A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002003442A1 (en) * 2000-06-30 2002-01-10 Tokyo Electron Limited Fabrication process of a semiconductor device
JP2002252222A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
JP2004506797A (ja) * 2000-08-21 2004-03-04 ダウ　グローバル　テクノロジーズ　インコーポレイティド マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
JP2008510314A (ja) * 2004-08-19 2008-04-03 インテル・コーポレーション 一体型の低ｋハードマスク
WO2009022718A1 (ja) * 2007-08-16 2009-02-19 National University Corporation Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
KR100902224B1 (ko) * 2001-09-28 2009-06-11 제이에스알 가부시끼가이샤 적층막, 절연막 및 반도체용 기판
JP2009170544A (ja) * 2008-01-11 2009-07-30 Rohm Co Ltd 半導体装置
US7602048B2 (en) 2000-05-16 2009-10-13 Nec Electronics Corporation Semiconductor device and semiconductor wafer having a multi-layered insulation film
KR20180062442A (ko) * 2010-03-25 2018-06-08 노벨러스 시스템즈, 인코포레이티드 필름 스택의 인-시츄 증착

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
JP2002064137A (ja) * 2000-08-15 2002-02-28 Tokyo Electron Ltd 半導体装置およびその製造方法
TW544855B (en) * 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
US6570256B2 (en) * 2001-07-20 2003-05-27 International Business Machines Corporation Carbon-graded layer for improved adhesion of low-k dielectrics to silicon substrates
TWI278962B (en) * 2002-04-12 2007-04-11 Hitachi Ltd Semiconductor device
JPWO2005013356A1 (ja) * 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
JP2005150457A (ja) * 2003-11-17 2005-06-09 Toshiba Corp 磁気記憶装置
US20090026587A1 (en) * 2004-01-14 2009-01-29 International Business Machines Corporation Gradient deposition of low-k cvd materials
JP4917249B2 (ja) * 2004-02-03 2012-04-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US7297577B2 (en) * 2004-12-30 2007-11-20 Sony Corporation SOI SRAM device structure with increased W and full depletion
US7414315B2 (en) * 2005-10-31 2008-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene structure with high moisture-resistant oxide and method for making the same
US7704887B2 (en) * 2005-11-22 2010-04-27 Applied Materials, Inc. Remote plasma pre-clean with low hydrogen pressure
JP2009088269A (ja) * 2007-09-28 2009-04-23 Toshiba Corp 半導体装置、およびその製造方法
US8709551B2 (en) * 2010-03-25 2014-04-29 Novellus Systems, Inc. Smooth silicon-containing films
US9028924B2 (en) 2010-03-25 2015-05-12 Novellus Systems, Inc. In-situ deposition of film stacks
KR101780050B1 (ko) * 2011-02-28 2017-09-20 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
US8779600B2 (en) 2012-01-05 2014-07-15 International Business Machines Corporation Interlevel dielectric stack for interconnect structures
US9165788B2 (en) 2012-04-06 2015-10-20 Novellus Systems, Inc. Post-deposition soft annealing
TWI522490B (zh) * 2012-05-10 2016-02-21 應用材料股份有限公司 利用微波電漿化學氣相沈積在基板上沈積膜的方法
US9117668B2 (en) 2012-05-23 2015-08-25 Novellus Systems, Inc. PECVD deposition of smooth silicon films
US9388491B2 (en) 2012-07-23 2016-07-12 Novellus Systems, Inc. Method for deposition of conformal films with catalysis assisted low temperature CVD
US8895415B1 (en) 2013-05-31 2014-11-25 Novellus Systems, Inc. Tensile stressed doped amorphous silicon

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5641559A (en) * 1992-10-23 1997-06-24 Toyo Seikan Kaisha, Ltd. Gas-tight laminated plastic film containing polymer of organosilicic compound
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP3015767B2 (ja) * 1996-12-25 2000-03-06 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP3906325B2 (ja) * 1997-10-09 2007-04-18 テトラ ラバル ホールデイングス アンド ファイナンス エス エイ 気体及び芳香バリア特性を備える包装積層体
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
US6303047B1 (en) * 1999-03-22 2001-10-16 Lsi Logic Corporation Low dielectric constant multiple carbon-containing silicon oxide dielectric material for use in integrated circuit structures, and method of making same
US6114259A (en) * 1999-07-27 2000-09-05 Lsi Logic Corporation Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
US6331494B1 (en) * 1999-12-30 2001-12-18 Novellus Systems, Inc. Deposition of low dielectric constant thin film without use of an oxidizer

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602048B2 (en) 2000-05-16 2009-10-13 Nec Electronics Corporation Semiconductor device and semiconductor wafer having a multi-layered insulation film
US7816280B2 (en) 2000-05-16 2010-10-19 Nec Electronics Corporation Semiconductor device, semiconductor wafer, and methods of producing the same device and wafer
US7674721B2 (en) 2000-05-16 2010-03-09 Nec Electronics Corporation Semiconductor device, semiconductor wafer, and methods of producing same device and wafer
US6890848B2 (en) 2000-06-30 2005-05-10 Tokyo Electron Limited Fabrication process of a semiconductor device
JP2004503083A (ja) * 2000-06-30 2004-01-29 東京エレクトロン株式会社 半導体装置の製造方法
WO2002003442A1 (en) * 2000-06-30 2002-01-10 Tokyo Electron Limited Fabrication process of a semiconductor device
JP2004506797A (ja) * 2000-08-21 2004-03-04 ダウ　グローバル　テクノロジーズ　インコーポレイティド マイクロ電子デバイス製造に使用する有機ポリマー絶縁膜用ハードマスクとしての有機シリケート樹脂
JP2002252222A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
KR100902224B1 (ko) * 2001-09-28 2009-06-11 제이에스알 가부시끼가이샤 적층막, 절연막 및 반도체용 기판
JP2004095865A (ja) * 2002-08-30 2004-03-25 Nec Electronics Corp 半導体装置およびその製造方法
JP2008510314A (ja) * 2004-08-19 2008-04-03 インテル・コーポレーション 一体型の低ｋハードマスク
KR101256035B1 (ko) * 2005-06-20 2013-04-18 고에키자이단호진 고쿠사이카가쿠 신고우자이단 층간 절연막 및 배선 구조와 그것들의 제조 방법
US8193642B2 (en) 2005-06-20 2012-06-05 Tohoku University Interlayer insulating film, interconnection structure, and methods of manufacturing the same
JP4993607B2 (ja) * 2005-06-20 2012-08-08 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
KR101185757B1 (ko) * 2005-06-20 2012-09-25 고에키자이단호진 고쿠사이카가쿠 신고우자이단 층간 절연막 및 배선 구조와 그것들의 제조 방법
WO2006137384A1 (ja) * 2005-06-20 2006-12-28 Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
WO2009022718A1 (ja) * 2007-08-16 2009-02-19 National University Corporation Tohoku University 層間絶縁膜および配線構造と、それらの製造方法
JP5110490B2 (ja) * 2007-08-16 2012-12-26 国立大学法人東北大学 層間絶縁膜および配線構造と、それらの製造方法
JP2009170544A (ja) * 2008-01-11 2009-07-30 Rohm Co Ltd 半導体装置
KR20180062442A (ko) * 2010-03-25 2018-06-08 노벨러스 시스템즈, 인코포레이티드 필름 스택의 인-시츄 증착
KR101863364B1 (ko) * 2010-03-25 2018-07-04 노벨러스 시스템즈, 인코포레이티드 필름 스택의 인-시츄 증착
US10214816B2 (en) 2010-03-25 2019-02-26 Novellus Systems, Inc. PECVD apparatus for in-situ deposition of film stacks
KR102045674B1 (ko) 2010-03-25 2019-12-02 노벨러스 시스템즈, 인코포레이티드 필름 스택의 인-시츄 증착
US11746420B2 (en) 2010-03-25 2023-09-05 Novellus Systems, Inc. PECVD apparatus for in-situ deposition of film stacks

Also Published As

Publication number Publication date
US6407011B1 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
JP2001044191A (ja) 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP4338495B2 (ja) シリコンオキシカーバイド、半導体装置、および半導体装置の製造方法
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US6737747B2 (en) Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof
US7329601B2 (en) Method of manufacturing semiconductor device
JPH10289953A (ja) 集積回路上の多重レベル相互接続間の金属間誘電体を平坦化する方法
JP2002009150A (ja) 半導体装置、その製造方法及び製造装置
JP2002252222A (ja) 半導体装置の製造方法、及び半導体装置
JP2000091422A (ja) 多層配線構造の製造方法
JP4207303B2 (ja) 半導体装置およびその製造方法
JP2004200203A (ja) 半導体装置及びその製造方法
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
JP2005050954A (ja) 半導体装置およびその製造方法
JP4092902B2 (ja) 半導体装置の製造方法
JPH1131678A (ja) 半導体装置の製造方法
JP2000150646A (ja) 半導体装置およびその製造方法
JP2002343858A (ja) 半導体装置およびその製造方法
JP2007088017A (ja) 有機絶縁膜とその作製方法，及び有機絶縁膜を用いた半導体装置
JP4085648B2 (ja) 半導体装置の製造方法
JP2000058641A (ja) 半導体装置、その製造方法及び層間絶縁膜の形成方法
JP3843275B2 (ja) 半導体装置の製造方法
JP4882893B2 (ja) 半導体装置の製造方法
JP2002134610A (ja) 半導体装置の製造方法
JP2000349151A (ja) 半導体装置およびその製造方法
JP2004158606A (ja) 半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060228

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624