JP2002252222A - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置

Info

Publication number
JP2002252222A
JP2002252222A JP2001047358A JP2001047358A JP2002252222A JP 2002252222 A JP2002252222 A JP 2002252222A JP 2001047358 A JP2001047358 A JP 2001047358A JP 2001047358 A JP2001047358 A JP 2001047358A JP 2002252222 A JP2002252222 A JP 2002252222A
Authority
JP
Japan
Prior art keywords
silicon
film
organic film
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001047358A
Other languages
English (en)
Inventor
Hiroto Otake
浩人 大竹
Shinobu Saito
忍 齋藤
Munehiro Tada
宗弘 多田
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001047358A priority Critical patent/JP2002252222A/ja
Priority to KR1020020009268A priority patent/KR20020068958A/ko
Priority to US10/080,848 priority patent/US6972453B2/en
Publication of JP2002252222A publication Critical patent/JP2002252222A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene

Abstract

(57)【要約】 【課題】 複数の有機膜を高い選択比でエッチングする
技術を提供することにある。 【解決手段】 本発明の半導体装置の製造方法は、シリ
コン含有有機膜（３４）とシリコン非含有有機膜（３
５）から構成される複合膜に対して、窒素と水素との混
合系ガスプラズマを用いてシリコン非含有有機膜（３
５）をエッチングすることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、有機膜が含まれる半導体装置の製造
方法に関する。
【０００２】
【従来の技術】近年のＵＬＳＩデバイスでは、数ｍｍ角
のチップに数百万個以上の半導体素子を集積する必要が
あり、半導体素子を微細化、多層化することが不可欠で
ある。特にデバイス動作速度の高速化のため、配線抵抗
および層間容量の低減が重要な課題である。
【０００３】配線抵抗を低減させるために、銅を配線材
料に用いる方法が提案されている。この銅配線は、低抵
抗かつ高信頼性であり、次世代配線材料としてもっとも
注目されている。しかし、銅は従来のアルミ材料と異な
り、ドライエッチングによる加工が難しい。そのため、
銅配線の形成には、化学的機械的研磨法（ＣＭＰ：Ｃｈ
ｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉ
ｎｇ）を用いた埋め込み配線技術が行われている。
【０００４】図1９、図２０、及び図２１は、典型的な
銅の埋め込み配線技術を示す。まず、図１９（ａ）に示
されているように、シリコン基板のような半導体ウエハ
１ａの上面に、ＭＯＳトランジスタ１が形成される。即
ち、半導体ウエハ１ａの上面に、ＭＯＳトランジスタ１
を構成するソース／ドレイン１ｂ、ゲート１ｃ、及びサ
イドウォール１ｄが形成される。
【０００５】続いて、図１９（ｂ）に示されているよう
に、シリコン酸化膜２のような層間絶縁膜が、ＭＯＳト
ランジスタ１を覆うように形成される。更に、図１９
（ｃ）に示されているように、ＭＯＳトランジスタ１の
ソース／ドレイン１ｂに接続するプラグ３が形成され
る。プラグ３は、タングステンプラグのような導電性プ
ラグで形成される。
【０００６】次に、図２０（ａ）に示されているよう
に、シリコン窒化膜４がＣＶＤ法により形成される。更
に、シリコン窒化膜４の上面に、層間絶縁膜として、シ
リコン酸化膜５が形成される。シリコン窒化膜４は、シ
リコン酸化膜５をエッチングする際のエッチングストッ
パーになる。
【０００７】次に、図２０（ｂ）に示されているよう
に、シリコン酸化膜５の上面にフォトレジスト６が形成
される。フォトレジスト６には、フォトリソグラフィー
技術を用いて開口溝６ａが形成される。更に、図２０
（ｃ）に示されているように、フォトレジスト６をマス
クとしてシリコン酸化膜５がエッチングされる。更に、
酸素プラズマを用いてフォトレジスト６が剥離される。
【０００８】更に、図２１（ａ）に示されているよう
に、シリコン酸化膜５をマスクとしてシリコン窒化膜４
がエッチングされ、下層とのコンタクト７が形成され
る。その後、銅がコンタクト７にめっき法によって埋め
込まれ、更に化学的機械的研磨法(ＣＭＰ法)で研磨さ
れ、図２１（ｂ）に示されているように、銅配線８が形
成される。
【０００９】他の銅の埋め込み配線技術として、低誘電
率有機膜を層間絶縁膜に用いる方法が提案されている
（図２２、図２３、及び図２４）。この銅の埋め込み配
線技術では、低誘電率有機膜が層間絶縁膜として用いら
れ、配線間容量の低減が図られている。
【００１０】当該埋め込み配線技術では、まず、図２２
（ａ）に示されているように、シリコン基板のような半
導体ウエハ１１ａの上面に、ソース／ドレイン１１ｂ、
ゲート１１ｃ、及びサイドウォール１１ｄが形成され
る。ソース／ドレイン１１ｂ、ゲート１１ｃ、及びサイ
ドウォール１１ｄは、ＭＯＳトランジスタ１１を構成す
る。続いて、図２２（ｂ）に示されているように、ＭＯ
Ｓトランジスタ１１を覆うように、層間絶縁膜としてシ
リコン酸化膜１２が成膜される。
【００１１】更に、図２２（ｃ）に示されているよう
に、ＭＯＳトランジスタ１１に接続するプラグ１３が形
成される。プラグ１３は、タングステンプラグのような
導電性プラグである。更に、シリコン酸化膜１２とプラ
グ１３を被覆するように、シリコン窒化膜１４が形成さ
れる。さらにシリコン窒化膜１４の上面に、層間絶縁膜
として、スピン塗布法によって有機膜１５が形成され
る。有機膜１５は、ポリアリルスエーテルのような低誘
電率有機材料によって形成される。シリコン窒化膜１４
は、有機膜１５をエッチングする際のエッチングストッ
パーとして機能する。
【００１２】さらに、図２３（ａ）に示されているよう
に、積層無機マスク膜としてシリコン窒化膜１６とシリ
コン酸化膜１７とが順次に形成される。これにより、低
誘電率の有機膜１５が高誘電率のシリコン窒化膜１４、
１６に挟まれた構造が形成される。
【００１３】次に、図２３（ｂ）シリコン酸化膜１７の
上面にフォトレジスト１８が形成され、更に、フォトリ
ソグラフィー技術を用いてフォトレジスト１８に開口溝
１８ａが形成される。続いて、図２３（ｃ）に示されて
いるように、フォトレジスト１８をマスクとしてシリコ
ン酸化膜１７がエッチングされ、開口部１７ａが形成さ
れる。更に、酸素プラズマを用いてフォトレジスト１８
が剥離される。
【００１４】前述のシリコン窒化膜１６は、フォトレジ
スト１８を剥離する酸素プラズマから、有機膜１５を保
護するために形成されている。フォトレジスト１８を剥
離する際、シリコン酸化膜１７に形成された開口部１７
ａの底部にはシリコン窒化膜１６が存在する。酸素プラ
ズマに有機膜１５が曝されてエッチングされることはな
い。フォトレジスト１８の剥離は水素系プラズマによっ
ても可能である。しかし、この水素系プラズマでも有機
膜１５はエッチングされてしまう。従って、水素系プラ
ズマを使用してフォトレジスト１８の剥離を行う場合に
も、高誘電率のシリコン窒化膜１６が有機膜１５の上面
に形成される。
【００１５】その後、図２４（ａ）に示されているよう
に、パターニングされたシリコン酸化膜１７をハードマ
スクとして、シリコン窒化膜１６がエッチングされる。
更に、図２４（ｂ）に示されているように、有機膜１５
が、Ｎ２／Ｏ２系プラズマガスを使用してエッチングさ
れる。この際、シリコン窒化膜１４がエッチングストッ
パーとして作用する。
【００１６】さらに、エッチングストッパーであるシリ
コン窒化膜１４がエッチングされ、プラグ１３に接続す
るコンタクト孔１９ａが形成される。その後、図２４
（ｃ）に示されているように、コンタクト孔１９ａに、
Ｔａ／ＴａＮ膜が形成され、銅膜がめっき法により埋め
込まれ、更に、ＣＭＰ法によってコンタクト孔１９ａの
外部のＴａ／ＴａＮ膜及び銅膜が除去されて、有機膜１
５に埋め込まれた銅配線１９が形成される。
【００１７】また、銅配線１９の形成後に、図２５に示
されているように、銅配線１９およびシリコン酸化膜１
７を覆うようにキャップ膜２０が形成される場合があ
る。キャップ膜２０は、銅配線１９に含まれる銅の拡散
を抑制すると同時に銅配線１９の上部に配線を形成する
ときに、ストッパー膜の機能を果たす。キャップ膜２０
はシリコン窒化膜や炭化シリコン膜（ＳｉＣ）や炭化窒
化シリコン膜（ＳｉＣＮ）のような高誘電率無機膜が用
いられている。
【００１８】このように、公知のその銅の埋め込み配線
技術では、ＵＬＳＩの多層配線の配線間容量を下げるこ
とを目的として、層間絶縁膜として低誘電率の有機膜１
５が導入されている。
【００１９】しかし、公知の銅の埋め込み配線技術で
は、低誘電率の有機膜１５が、高誘電率のシリコン窒化
膜１６で被覆されている。これは、有機膜１５は、フォ
トレジストの剥離に用いられる酸素系プラズマや水素系
プラズマに対してエッチングされる性質を有しているた
めである。すなわち、フォトレジスト剥離の酸素プラズ
マアッシング時における有機膜エッチングを避けるため
に、高誘電率のシリコン窒化膜等の無機絶縁膜で有機膜
表面が覆われている。更に、公知の銅の埋め込み配線技
術では、有機膜１５の下面には、エッチングストッパー
として高誘電率のシリコン窒化膜１４が設けられてい
る。
【００２０】このように有機膜１５が高誘電率のシリコ
ン窒化膜１４、１６で挟まれていることは、実効的な配
線間容量を増大し、好ましくない。
【００２１】さらには、公知の銅の埋め込み配線技術で
は、キャップ膜２０にもシリコン窒化膜や炭化シリコン
膜（ＳｉＣ）や炭化窒化シリコン膜（ＳｉＣＮ）等の高
誘電率無機膜が用いられる。これは、実効的な配線間容
量を増大する点で好ましくない。
【００２２】このような問題は、複数の有機膜を高い選
択比でエッチングする技術が提供されることにより解決
される。複数の有機膜を高い選択比でエッチングする技
術が提供されることが望まれる。特に、複数の有機膜を
高い選択比でエッチングする技術を使用することによ
り、配線間容量が削減された半導体装置が製造されるこ
とが望まれる。
【００２３】また、複数の有機膜を高い選択比でエッチ
ングする技術が提供されれば、半導体装置の製造工程の
自由度が大きくなる。例えば、複数の有機膜を高い選択
比でエッチングする技術が提供されれば、半導体装置に
含まれるビアの形成と埋め込み配線溝との形成のいずれ
を先行して行うかによって、半導体装置の製造工程に含
まれるエッチング工程や成膜工程を行う順序の自由に選
択することができる。
【００２４】複数の有機膜を高い選択比でエッチングす
る技術を使用することにより、半導体装置の製造工程の
自由度が高められることが望まれる。
【００２５】
【発明が解決しようとする課題】本発明の目的は、複数
の有機膜を高い選択比でエッチングする技術を提供する
ことにある。
【００２６】本発明の他の目的は、複数の有機膜を高い
選択比でエッチングする技術を使用して、配線間容量が
削減された半導体装置を製造することにある。
【００２７】本発明の他の目的は、複数の有機膜を高い
選択比でエッチングする技術を使用することにより、半
導体装置の製造工程の自由度を高めることにある。
【００２８】
【課題を解決するための手段】その課題を解決するため
の手段は、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）つきで、番号、記号等が添
記されている。その番号、記号等は、本発明の複数の実
施の形態のうちの、少なくとも１つの実施の形態を構成
する技術的事項、特に、その実施の形態に対応する図面
に表現されている技術的事項に付せられている参照番
号、参照記号等に一致している。このような参照番号、
参照記号は、請求項記載の技術的事項と実施の形態の技
術的事項との対応・橋渡しを明確にしている。このよう
な対応・橋渡しは、請求項記載の技術的事項が実施の形
態の技術的事項に限定されて解釈されることを意味しな
い。
【００２９】本発明の半導体装置の製造方法は、シリコ
ン含有有機膜（３４、４４、４６、５４、５６、６２、
６４、７３、８２、８４、８６、１０３、１０５）と有
機膜（３５、４５、５５、６３、７２、８３、８５、１
０９）から構成される複合膜に対して、窒素と水素との
混合系ガスプラズマを用いて有機膜（３５、４５、５
５、６３、７２、８３、８５、１０９）をエッチングす
ることを特徴とする。
【００３０】有機膜（３５、４５、５５、６３、７２、
８３、８５、１０９）は、窒素と水素との混合系ガスプ
ラズマによって、容易にエッチングされるのに対し、シ
リコン含有有機膜（３４、４４、４６、５４、５６、６
２、６４、７３、８２、８４、８６、１０３）は、窒素
と水素との混合系ガスプラズマによっては、ほとんどエ
ッチングされない。これにより、有機膜（３５、４５、
５５、６３、７２、８３、８５、１０９）をエッチング
する際に、シリコン含有有機膜（３４、４４、４６、５
４、５６、６２、６４、７３、８２、８４、８６、１０
３）に対する選択比を高くすることができる。
【００３１】また、当該半導体装置の製造方法は、シリ
コン含有有機膜（３４、４４、５４、６２、８２、８
４）上に形成された有機膜（３５、４５、５５、６３、
８３、８５）に対し、窒素と水素の混合系ガスプラズマ
を用いてシリコン含有有機膜（３４、４４、５４、６
２、８２、８４）をエッチングストッパーとして有機膜
（３５、４５、５５、６３、８３、８５）に開口部（３
５ａ、４５ａ、５５ａ、６９ｂ、９１ａ、９１ｂ）を形
成することを特徴とする。当該半導体装置の製造方法で
は、窒素と水素の混合系ガスプラズマを用いて有機膜
（３５、４５、５５、６３、８３、８５）に開口部（３
５ａ、４５ａ、５５ａ、６９ｂ、９１ａ、９１ｂ）を形
成するエッチングは、シリコン含有有機膜（３４、４
４、５４、６２、８２、８４）によって停止する。
【００３２】また、当該半導体装置の製造方法は、有機
膜（４５、５５、６３、８５）上に形成されたシリコン
含有有機膜（４６、５６、６４、８６）をマスクとし、
窒素と水素の混合系ガスプラズマを用いて有機膜（４
５、５５、６３、８５）に開口部（４５ａ、５５ａ、６
９ａ、９１ｂ）を形成することを特徴とする。当該半導
体装置の製造方法では、開口部（４５ａ、５５ａ、６９
ａ、９１ｂ）を形成するエッチングの際、シリコン含有
有機膜（４６、５６、６４、８６）は、ほとんどエッチ
ングされず、マスクの役割を果たす。
【００３３】また、当該半導体装置の製造方法は、第１
シリコン含有有機膜（４４、５４、６２、８４）の上に
有機膜（４５、５５、６３、８５）を形成し、有機膜
（４５、５５、６３、８５）の上に第２シリコン含有有
機膜（４６、５６、６４、８６）を形成し、第２シリコ
ン含有有機膜（４６、５６、６４、８６）をマスクと
し、且つ、第１シリコン含有有機膜（４４、５４、６
２、８４）をエッチングストッパーとして、窒素と水素
の混合系ガスプラズマを用いて、有機膜（４５、５５、
６３、８５）に開口（４５ａ、５５ａ、６９ａ、９１
ｂ）を形成することを特徴とする。当該半導体装置の製
造方法では、有機膜（４５、５５、６３、８５）に開口
（４５ａ、５５ａ、６９ａ、９１ｂ）を形成するエッチ
ングは、第１シリコン含有有機膜（４４、５４、６２、
８４）によって停止する。同時に、第２シリコン含有有
機膜（４６、５６、６４、８６）は、ほとんどエッチン
グされず、マスクの役割を果たす。
【００３４】また、当該半導体装置の製造方法は、有機
膜（４５、６３、８５）上にシリコン含有有機膜（４
６、６４、８６）と無機絶縁膜（４７、６５、８７）と
を形成する工程と、フォトレジスト有機膜パターン（４
８、６６、８８）を用いて無機絶縁膜（４７、６５、８
７）を貫きシリコン含有有機膜（４６、６４、８６）に
至る開口部（４７ａ、６５ａ、８７ａ）を形成する工程
と、窒素と水素の混合系ガスプラズマ用いてフォトレジ
スト有機膜パターン（４８、６６、８８）を選択的に除
去する工程と、無機絶縁膜（４７、６５、８７）に形成
された開口部（４７ａ、６５ａ、８７ａ）をマスクとし
てシリコン含有有機膜（４６、６４、８６）および有機
膜（４５、６３、８５）をエッチングする工程とを備え
ることを特徴とする。
【００３５】また、当該半導体装置の製造方法は、シリ
コン含有絶縁膜（１０３、１０５）と無機絶縁膜（１０
４、１０６）とからなる積層膜の表面と、積層膜に設け
られた開口（１０３ａ）の内部とに存在する有機膜（１
０９）を、窒素と水素の混合系ガスプラズマを用いて除
去することを特徴とする。当該半導体装置の製造方法
は、有機膜（１０９）を除去する際に、シリコン含有絶
縁膜（１０３、１０５）はほとんどエッチングされな
い。したがって、有機膜（１０９）を除去する際に充分
なオーバーエッチングが可能である。
【００３６】また、当該半導体装置の製造方法は、シリ
コン含有有機膜（３４、４４、４６、５４、５６、６
２、６４、７３、８２、８４、８６、１０３、１０５）
がジビニルシロキサンベンゾシクロブテンの重合体で形
成されていることを特徴とする
【００３７】本発明による半導体装置の製造方法は、
（ａ）シリコンを含有する有機化合物で形成されたシリ
コン含有有機膜（３４、４４、４６、５４、５６、６
２、６４、７３、８２、８４、８６、１０３、１０５）
を形成する工程と、（ｂ）シリコンを含有しない有機化
合物で形成されたシリコン非含有有機膜（３５、４５、
５５、６３、７２、８３、８５、１０９）を、シリコン
含有有機膜（３４、４４、４６、５４、５６、６２、６
４、７３、８２、８４、８６、１０３、１０５）に接続
するように形成する工程と、（ｃ）窒素と水素とを含む
エッチングガスを使用して、シリコン非含有有機膜（３
５、４５、５５、６３、７２、８３、８５、１０９）を
エッチングする工程とを備える。
【００３８】シリコン非含有有機膜（３５、４５、５
５、６３、７２、８３、８５、１０９）は、窒素と水素
との混合系ガスプラズマによって、容易にエッチングさ
れるのに対し、シリコン含有有機膜（３４、４４、４
６、５４、５６、６２、６４、７３、８２、８４、８
６、１０３）は、窒素と水素との混合系ガスプラズマに
よっては、ほとんどエッチングされない。これにより、
シリコン非含有有機膜（３５、４５、５５、６３、７
２、８３、８５、１０９）をエッチングする際に、シリ
コン含有有機膜（３４、４４、４６、５４、５６、６
２、６４、７３、８２、８４、８６、１０３）に対する
選択比を高くすることができる。
【００３９】また、当該半導体装置の製造方法は、
（ｄ）シリコンを含有する第１有機化合物で形成された
シリコン含有有機膜（３４、４４、５４、６２、８２、
８４）を、基板（３０〜３３、４０〜４３、５０〜５
３、６１、７１、８２、１０１）の上面側に形成する工
程と、（ｅ） シリコン含有有機膜（３４、４４、５
４、６２、８２、８４）の上面側に、シリコンを実質的
に含有しない第２有機化合物で形成されたシリコン非含
有有機膜（３５、４５、５５、６３、８３、８５）を形
成する工程と、（ｆ） シリコン非含有有機膜（３５、
４５、５５、６３、８３、８５）を、窒素と水素とを含
むエッチングガスを使用してエッチングし、シリコン含
有有機膜（３４、４４、５４、６２、８２、８４）を露
出する工程とを備える。当該半導体装置の製造方法は、
シリコン非含有有機膜（３５、４５、５５、６３、８
３、８５）のエッチングが、シリコン含有有機膜（３
４、４４、５４、６２、８２、８４）の上面で停止す
る。
【００４０】当該半導体装置の製造方法は、更に、
（ｇ） シリコン非含有有機膜（４５、５５、６３、８
５）の上面側に、シリコンを含有する有機化合物で形成
された他のシリコン含有有機膜（４６、５６、６４、８
６）を形成する工程と、（ｈ） 他のシリコン含有有機
膜（４６、５６、６４、８６）に開口を設ける工程とを
備え、前述の（ｆ）工程は、（ｉ）窒素と水素とを含む
エッチングガスを使用して、シリコン非含有有機膜（４
５、５５、６３、８５）をその開口からエッチングし、
シリコン含有有機膜（４４、５４、６２、８２、８４）
の表面の一部を露出する工程を含むことがある。当該半
導体装置の製造方法では、シリコン非含有有機膜（４
５、５５、６３、８５）のエッチングは、シリコン含有
有機膜（４４、５４、６２、８２、８４）によって停止
する。同時に、他のシリコン含有有機膜（４６、５６、
６４、８６）は、ほとんどエッチングされず、マスクの
役割を果たす。
【００４１】このとき、当該半導体装置の製造方法は、
更に、（ｊ）他のシリコン含有有機膜（５６）の上面側
から、シリコン含有有機膜（５４）と他のシリコン含有
有機膜（５６）とを同時にエッチングして、シリコン含
有有機膜（５４）の表面の露出された部分から基板（５
０〜５３）に到達する他の開口を形成する工程を備える
ことがある。このとき、他のシリコン含有有機膜（５
６）の膜厚は、シリコン含有有機膜（５４）の膜厚より
厚いことが好ましい。
【００４２】本発明の半導体装置の製造方法は、（ｋ）
シリコンを実質的に含有しない第１有機化合物で形成さ
れたシリコン非含有有機膜（４５、５５、６３、８５）
を、基板（４０〜４４、５０〜５４、６１、６２、８１
〜８４）の上面側に形成する工程と、（ｌ）シリコン非
含有有機膜（４５、５５、６３、８５）の上面側に、シ
リコンを含有する第２有機化合物で形成されたシリコン
含有有機膜（４６、５６、６４、８６）を形成する工程
と、（ｍ）シリコン含有有機膜（４６、５６、６４、８
６）に開口を設ける工程と、（ｎ）窒素と水素とを含む
エッチングガスを使用して、シリコン非含有有機膜（４
５、５５、６３、８５）をその開口からエッチングし、
基板（４０〜４４、５０〜５４、６１、６２、８１〜８
４）を露出する工程とを備えている。
【００４３】また、本発明による半導体装置の製造方法
は、（ｏ）シリコンを含有する第１有機化合物で形成さ
れたシリコン含有有機膜（１０３、１０５）を形成する
工程と、（ｐ）シリコン含有有機膜（１０３、１０５）
に開口（１０３ａ）を形成する工程と、（ｑ）開口（１
０３ａ）の内部に、シリコンを含有しない第２有機化合
物で形成されたシリコン非含有有機膜（１０９）を形成
する工程と、（ｒ）シリコン非含有有機膜（１０９）を
窒素と水素とを含むエッチングガスを使用して除去する
工程とを備えている。当該半導体装置の製造方法は、シ
リコン非含有有機膜（１０９）を除去する際に、シリコ
ン含有絶縁膜（１０３、１０５）はほとんどエッチング
されない。したがって、有機膜（１０９）を除去する際
に充分なオーバーエッチングが可能である。
【００４４】当該半導体装置の製造方法において、窒素
と水素とを含むエッチングガスは、実質的に酸素を含ま
ないことが望ましい。窒素と水素とを含むエッチングガ
スに、酸素が含まれていると、シリコン含有有機膜（３
４、４４、４６、５４、５６、６２、６４、７３、８
２、８４、８６、１０３、１０５）がエッチングされて
しまい好ましくない。
【００４５】また、当該半導体装置の製造方法におい
て、第１有機化合物は、下記構造式を有する化合物の重
合体を含むことが好ましい。
【化３】
【００４６】また、当該半導体装置の製造方法におい
て、第１有機化合物は、ジビニルシロキサンベンゾシク
ロブテンが重合された重合体を含むことが好ましい。
【００４７】また、当該半導体装置の製造方法におい
て、第１有機化合物は、シロキサンポリイミドが重合さ
れた重合体を含むことが好ましい。
【００４８】また、当該半導体装置の製造方法におい
て、第１有機化合物は、シリコン酸化膜よりも比誘電率
が低いことが好ましい。
【００４９】また、当該半導体装置の製造方法におい
て、第２有機化合物は、シリコン酸化膜よりも比誘電率
が低いことが好ましい。
【００５０】本発明による半導体装置の構造は、半導体
基板（３０、４０、５０）上にシリコンを含まない有機
系低誘電率膜（３５、４５、５５、６３、７２、８３、
８５、１０９）と、この有機系低誘電率膜（３５、４
５、５５、６３、７２、８３、８５、１０９）の下もし
くは上、あるいはその上下に形成されるシリコン含有有
機膜（３４、４４、４６、５４、５６、６２、６４、７
３、８２、８４、８６、１０３、１０５）を具備するこ
とを特徴とする。
【００５１】また、本発明による半導体装置の構造は、
半導体基板上にシリコンを含まない有機系低誘電率膜
と、この有機系低誘電率膜の下もしくは上、あるいはそ
の上下に形成されるシリコン含有有機膜からなる積層膜
の開口部に導電膜が選択的に埋め込まれていることを特
徴とする。
【００５２】また、本発明による半導体装置の構造は、
シリコン含有有機膜（３４、４４、４６、５４、５６、
６２、６４、７３、８２、８４、８６、１０３、１０
５）がジビニルシロキサンベンゾシクロブテンが重合さ
れた重合体で形成されたことを特徴とする。
【００５３】本発明による半導体装置は、シリコンを含
む第１有機化合物で形成されたシリコン含有有機膜（３
４、４４、４６、５４、５６、６２、６４、７３、８
２、８４、８６、１０３、１０５）と、シリコン含有有
機膜（３４、４４、４６、５４、５６、６２、６４、７
３、８２、８４、８６、１０３、１０５）に接続し、且
つ、シリコンを含まない第２有機化合物で形成されたシ
リコン非含有有機膜（３５、４５、５５、６３、７２、
８３、８５、１０９）とを備えている。当該半導体装置
は、窒素と水素との混合系ガスプラズマによって、シリ
コン非含有有機膜（３５、４５、５５、６３、７２、８
３、８５、１０９）をエッチングすることにより、され
たシリコン含有有機膜（３４、４４、４６、５４、５
６、６２、６４、７３、８２、８４、８６、１０３、１
０５）と、シリコン含有有機膜（３４、４４、４６、５
４、５６、６２、６４、７３、８２、８４、８６、１０
３、１０５）との選択比を高くしながら製造され得る。
【００５４】また、本発明による半導体装置は、基板
（６１、８１〜８３）と、基板（６１、８１〜８３）の
上面側に形成され、シリコンを含む第１有機化合物で形
成されたシリコン含有有機膜（６２、８４）と、シリコ
ン含有有機膜（６２、８４）の上面側に形成され、シリ
コンを含まない第２有機化合物で形成され、且つ、シリ
コン含有有機膜（６２、８４）に到達する配線溝（６９
ｂ、９１）が形成されたシリコン非含有有機膜（６３、
８５）と、配線溝（６９ｂ、９１）の内部に形成された
導電体（７０、９２）とを備える。
【００５５】また、当該半導体装置において、第１有機
化合物は、下記構造式を有する化合物の重合体を含むこ
とが好ましい。
【化４】
【００５６】本発明によるハードマスクは、シリコンを
含まない有機化合物で形成された有機膜（４５、５５、
６３、８５）をエッチングするためのハードマスクであ
る。当該ハードマスクは、シリコンを含む有機化合物で
形成されたシリコン含有有機膜（４６、５６、６４、８
６）を備えている。
【００５７】本発明によるエッチングストッパー膜は、
シリコンを含まない有機化合物で形成された有機膜（３
５、４５、５５、６３、８３、８５）をエッチングする
ためのエッチングストッパー膜である。当該シリコンを
含む有機化合物で形成されたシリコン含有有機膜（３
２、４４、５４、６２、８２、８４）を備えている。
【００５８】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明による実施の一形態の半導体集積回路の製造方法
を説明する。
【００５９】本発明による実施の一形態の半導体集積回
路の製造方法では、シリコンを含有する有機化合物で形
成されたシリコン含有有機膜と、シリコンを含有しない
有機化合物で形成されたシリコン非含有有機膜とが積層
され、積層構造体が形成される。
【００６０】更に、シリコン非含有有機膜が、窒素ガス
と水素ガスとを含むエッチングガス中で発生されたＮ２
／Ｈ２プラズマによりエッチングされる。シリコン非含
有有機膜が、Ｎ２／Ｈ２プラズマにより容易にエッチン
グされるのに対し、シリコン含有有機膜は、Ｎ２／Ｈ２
プラズマに対して耐エッチングを有する。即ち、シリコ
ン含有有機膜とシリコン非含有有機膜とが積層された積
層構造体をＮ２／Ｈ２プラズマによりエッチングすると
高い選択比が得られる。
【００６１】また、シリコン含有有機膜を構成する有機
化合物としては、シロキサン結合（Ｓｉ−Ｏ−Ｓｉ）を
持つ有機化合物が重合された重合体が好ましい。特に、
下記構造式：
【化５】 を有する有機化合物が重合された重合体が使用されるこ
とが好ましい。ここで、Ｒ１〜Ｒ６は、いずれも、炭化
水素である。
【００６２】このとき、〔化５〕で示される有機化合物
が重合された重合体としては、特に、ジビニルシロキサ
ンベンゾシクロブテンが重合されたジビニルシロキサン
ベンゾシクロブテン重合体が使用されることが好まし
い。ジビニルシロキサンベンゾシクロブテンは、次式の
構造を有する。
【化６】 ジビニルシロキサンベンゾシクロブテンが重合される
と、次式の構造を有するジビニルシロキサンベンゾシク
ロブテン重合体が形成される。
【化７】
【００６３】また、シロキサンポリイミドが重合された
シロキサンポリイミド重合体を使用することも好まし
い。シロキサンポリイミド重合体は、次式の構造を有す
る。
【化８】
【００６４】シリコン含有有機膜は、スピン塗付法及び
プラズマ重合法のいずれの成膜方法で形成することも可
能である。スピン塗付法が使用される場合、まず、出発
原料であるモノマーが基板にスピン塗付される。更に、
基板をアニールすることにより、モノマーが熱重合さ
れ、シリコン含有有機膜が形成される。また、プラズマ
重合法が使用される場合、出発原料であるモノマーが気
化されて、モノマー蒸気が生成される。そのモノマー蒸
気が不活性ガス中に導入され、更に重合されて、シリコ
ン含有有機膜が形成される。
【００６５】一方、前述のシリコン非含有有機膜は、 （１）半導体装置を構成する層間絶縁膜 （２）フォトレジスト （３）フォトリソグラフィーを行う際の反射防止膜 の３つの使用形態で使用され得る。
【００６６】シリコン非含有有機膜が半導体装置を構成
する層間絶縁膜として使用される場合、シリコン非含有
有機膜の比誘電率は、シリコン酸化膜よりも低いことが
好ましい。このようなシリコン非含有有機膜としては、
全芳香族有機化合物で構成されているＳｉｌｋＴＭ（米
国ダウケミカル社製の化学物質の商品名）が使用され得
る。また、シリコン非含有有機膜としては、フッ化ナフ
タレン、ナフタレン、マレイミドベンゾシクロブテン、
パーフロロシクロブテンアロマティックエーテル（ＰＦ
ＣＢ）、及びフッ化ベンゾシクロブテンの重合体が使用
され得る。
【００６７】フッ化ナフタレン、ナフタレン、マレイミ
ドベンゾシクロブテン、パーフロロシクロブテンアロマ
ティックエーテル（ＰＦＣＢ）、フッ化ベンゾシクロブ
テンの構造式を以下に示す。フッ化ナフタレン：
【化９】 ナフタレン：
【化１０】 マレイミドベンゾシクロブテン：
【化１１】 パーフロロシクロブテンアロマティックエーテル（ＰＦ
ＣＢ）：
【化１２】 フッ化ベンゾシクロブテン：
【化１３】
【００６８】また、半導体装置を構成する層間絶縁膜と
して使用されるシリコン非含有有機膜は、下記構造式で
示されるベンゾシクロブテンの誘導体が重合された重合
体で形成されることが可能である。
【化１４】 ここでＲ７は、ビニル基のような不飽和炭化水素基であ
る。シリコン非含有有機膜が、〔化１４〕で示されるベ
ンゾシクロブテンの誘導体が重合された重合体で形成さ
れることは、ベンゾシクロブテンの誘導体のモノマーか
ら、重合体が形成される際に副生成物が生成されない点
で好ましい。
【００６９】また、半導体装置を構成する層間絶縁膜と
して使用されるシリコン非含有有機膜は、下記構造式で
示されるベンゾシクロブテン誘導体の重合体で形成され
た有機膜であることが可能である。
【化１５】 但し、Ｑは、以下に示される構造式群のいずれかの構造
式を有する基である。
【化１６】
【化１７】
【化１８】
【化１９】
【化２０】
【化２１】
【化２２】
【化２３】
【化２４】
【化２５】
【００７０】シリコン非含有有機膜が、〔化１５〕〜
〔化２５〕で示されるベンゾシクロブテンの誘導体が重
合された重合体で形成されることは、ベンゾシクロブテ
ンの誘導体のモノマーから、重合体が形成される際に副
生成物が生成されない点で好ましい。
【００７１】また、半導体装置を構成する層間絶縁膜と
して使用されるシリコン非含有有機膜は、下記構造式で
示される有機化合物で形成された有機膜であることが可
能である。 ポリイミド：
【化２６】
【化２７】 フッ素樹脂：
【化２８】
【化２９】 パリレン：
【化３０】
【化３１】
【化３２】 ポリアリルエーテル及びそのフッ素化誘導体：
【化３３】
【００７２】以下では、シリコン含有有機膜として、ジ
ビニルシロキサンベンゾシクロブテン重合体で形成され
た有機膜（以下、単に、「ＢＣＢ膜」という）が使用さ
れ、シリコン非含有有機膜として、ＳｉｌｋＴＭ（米国
ダウケミカル社製）で形成されたＳｉｌｋＴＭ膜が使用
される場合の、シリコン含有有機膜とシリコン非含有有
機膜の形成方法、エッチング方法及びエッチング特性を
示す。
【００７３】ＢＣＢ膜は、プラズマ重合法により形成さ
れる。図１８は、ＢＣＢ膜を形成するプラズマ重合装置
２００を示す。プラズマ重合装置２００は、原料タンク
２０１、液体流量制御器２０２、気化器２０３、気体流
量制御器２０４、真空反応室２０５、ポンプ２０６、及
びＲＦ電源２０７を含む。
【００７４】原料タンク２０１は、ジビニルシロキサン
ベンゾシクロブテンモノマー２１１を気化器２０３に供
給する。原料タンク２０１には、ジビニルシロキサンベ
ンゾシクロブテンモノマー２１１が入っている。ジビニ
ルシロキサンベンゾシクロブテンモノマー２１１は、室
温で液体である。原料タンク２０１には、加圧Ｈｅガス
２１２が供給されている。ジビニルシロキサンベンゾシ
クロブテンモノマー２１１は、加圧Ｈｅガス２１２によ
り加圧され、液体流量制御器２０２を介して気化器２０
３に送られる。
【００７５】気化器２０３は、ジビニルシロキサンベン
ゾシクロブテンモノマー２１１を気化して気化モノマー
２１４を生成し、真空反応室２０５に供給する。気化器
２０３には、気体流量制御器２０４を介して、Ｈｅキャ
リアガス２１３が供給されている。ジビニルシロキサン
ベンゾシクロブテンモノマー２１１とＨｅキャリアガス
２１３とは混合され、気化器２０３に含まれる気化室
（図示されない）に送られる。気化室は、１．３×１０
１Ｐａ程度に減圧され、更に、２００℃程度に加熱され
ている。気化室に送られたジビニルシロキサンベンゾシ
クロブテンモノマー２１１は、瞬時に気化され、気化モ
ノマー２１４が生成される。ジビニルシロキサンベンゾ
シクロブテンモノマー２１１の気化能は、０．１〜０．
５ｇ／ｍｉｎ程度である。気化された気化モノマー２１
４は、真空反応室２１５に送られる。
【００７６】真空反応室２０５では、気化モノマー２１
４が重合され、ＢＣＢ膜２１６が基板２１５に形成され
る。真空反応室２０５は、ポンプ２０６によって減圧さ
れる。真空反応室２０５には、基板ヒータ２０５ａとシ
ャワーヘッド２０５ｂとが設けられている。基板ヒータ
２０５ａには、低周波電源（図示されない）が接続さ
れ、４３０ｋＨｚの低周波電圧が供給される。シャワー
ヘッド２０５ｂには、ＲＦ電源２０７が接続され、１
３．５６ＭＨｚの高周波電圧が供給される。基板ヒータ
２０５ａに４３０ｋＨｚの低周波電圧が、シャワーヘッ
ド２０５ｂに１３．５６ＭＨｚの高周波電圧が供給され
ると、基板ヒータ２０５ａとシャワーヘッド２０５ｂと
の間に、Ｈｅプラズマ２１７が発生する。Ｈｅプラズマ
２１７の中に、気化モノマー２１４が導入されると、
［化６］の構造式を持つジビニルシロキサンベンゾシク
ロブテンが有するシクロ基の開環反応とビニル基の重合
反応とが進行し、［化７］の構造式を持つジビニルシロ
キサンベンゾシクロブテン重合体からなるＢＣＢ膜２１
６が基板２１５に形成される。このような成膜方法によ
り、耐熱性が４００℃以上、比誘電率ｋが２．４〜２．
７であるＢＣＢ膜２１６が、実際に得られる。
【００７７】一方、シリコン非含有有機膜を構成するＳ
ｉｌｋＴＭは、全芳香族有機化合物であり、炭素と水素
から構成されている。ＳｉｌｋＴＭのポリマーで形成さ
れるＳｉｌｋＴＭ膜は、以下の過程で形成される。ま
ず、ＳｉｌｋTMのモノマー溶液を基板に塗付する。続い
て、モノマー溶液が塗布された基板を、窒素中で１００
℃〜１５０℃程度でアニールし、モノマー溶液に含まれ
ている溶媒を乾燥する。続いて、基板を、４００℃で３
０分程度加熱する。加熱により熱重合反応が発生し、Ｓ
ｉｌｋＴＭのポリマーからなるＳｉｌｋＴＭ膜が形成さ
れる。ＳｉｌｋＴ Ｍ膜の耐熱性は４５０℃、比誘電率ｋ
＝２．６である。
【００７８】下記の［表１］は、上述の工程により形成
されたＢＣＢ膜とＳｉｌｋＴＭ膜とを、それぞれエッチ
ングしたときのエッチング速度を示す。エッチング速度
は、（１）Ｎ２ガスとＨ２ガスの混合ガスをエッチング
ガスにしてエッチングした場合と、（２）Ｎ２ガスとＯ
２ガスの混合ガスをエッチングガスにしてエッチングし
た場合とについて示されている。
【表１】 但し、エッチング条件は、以下の通りである。Ｎ２ガス
とＨ２ガスの混合ガスをエッチングガスとして使用した
ときのＮ２ガスの流量とＨ２ガスの流量とは、いずれも
２００ｓｃｃｍである。即ち、Ｎ２ガスとＨ２ガスの混
合ガスの組成比は、［Ｎ２］：［Ｈ２］＝１：１であ
る。また、Ｎ２ガスとＯ２ガスの混合ガスをエッチング
ガスとして使用したときのＮ２ガスの流量は、１５０ｓ
ｃｃｍであり、Ｏ２ガスの流量は、３０ｓｃｃｍであ
る。即ち、Ｎ２ガスとＯ２ガスの混合ガスの組成比は、
［Ｎ２］：［Ｏ２］＝５：１である。また、使用されて
いるエッチング装置は、平行平板電極型のエッチング装
置であり、電極間距離は、３０（ｍｍ）である。また、
上部電極への供給電力は、１８００（Ｗ）、下部電極へ
の供給電力は、１５０（Ｗ）、エッチング圧力は、２．
７（Ｐａ）である。
【００７９】［表１］に示されているように、シリコン
非含有有機膜であるＳｉｌｋＴＭ膜は、Ｎ２ガスとＨ２
ガスの混合ガスをエッチングガスとしてエッチングする
と、エッチングが進行する。一方、シリコン含有有機膜
であるＢＣＢ膜は、Ｎ２ガスとＨ２ガスの混合ガスをエ
ッチングガスとしてエッチングしようとしても、エッチ
ングがほとんど進行しない。このように、ＢＣＢ膜は、
Ｎ２ガスとＨ２ガスの混合ガス中で発生されたプラズマ
に対して耐エッチング性を有する。これは、有機高分子
中に存在するシリコンが水素プラズマに対して不活性で
あることに起因すると推定される。
【００８０】一方、ＢＣＢ膜は、Ｎ２ガスとＯ２ガスの
混合ガスをエッチングガスとしてエッチングすると、エ
ッチングされる。これは、ＢＣＢ膜は、Ｎ２ガスとＯ２
ガスとの混合ガス中で発生されたＮ２／Ｏ２プラズマに
より、エッチング可能であることを示している。
【００８１】シロキサンポリイミド重合膜のような、他
のシリコン含有有機膜についても、同様なエッチング特
性が認められる。
【００８２】シリコン非含有有機膜をエッチングする際
のエッチングガスは、Ｎ２ガスが含まれず、Ｈ２ガスが
１００％であることも可能である。しかし、エッチング
ガスが、Ｎ２ガスとＨ２ガスの混合ガスであることによ
り、エッチング速度は増加する。したがって、シリコン
非含有有機膜をエッチングする際のエッチングガスとし
ては、Ｎ２ガスとＯ２ガスの混合ガスが使用されること
が好ましい。好ましくは、Ｎ２ガスとＨ２ガスのモル比
は、［Ｎ２］：［Ｈ２］＝１：３であることが好まし
い。これにより、エッチングガスがＨ２ガスが１００％
である場合の約２倍のエッチング速度が得られる。
【００８３】シリコン含有有機膜をエッチングする際に
は、エッチングガスであるＮ２ガスとＯ２ガスの混合ガ
スにフルオロカーボンのようなフッ素系ガスを添加する
ことが望ましい。シリコンのフッ化物の蒸気圧は低いた
め、シリコン含有有機膜をエッチングしたときに残渣が
残りにくくなる。このとき、全エッチングガスに対する
フッ素系ガスのモル比は、０．１〜５．０ｍｏｌ％であ
ることが望ましい。
【００８４】シリコン含有有機膜のシリコン含有率は、
比誘電率とエッチング特性の観点から、４５質量％以下
であることが望ましく、特に、２０質量％以下であるこ
とが望ましい。シリコン含有率が５０質量％を超える
と、比誘電率が顕著に増大する。更に、シリコン含有率
が５０質量％を超えると、Ｎ２ガスとＯ２ガスの混合ガ
スをエッチングガスとしてエッチングする際、エッチン
グしにくくなる。
【００８５】また、シリコン含有有機膜のシリコン含有
率は、Ｎ２／Ｈ２プラズマに対する耐エッチング性の観
点から、１質量％以上であることが望ましい。
【００８６】以上に説明されているように、本実施の形
態の半導体装置の製造方法は、シリコンを含有する有機
化合物で形成されたシリコン含有有機膜とシリコンを含
有しない有機化合物で形成されたシリコン非含有有機膜
とを積層する工程と、Ｎ２ガスとＨ２ガスの混合ガスを
エッチングガスとしてシリコン非含有有機膜をエッチン
グする工程とを含む。このような半導体装置の製造方法
は、以下の使用形態で使用され得る。 （１）シリコン含有有機膜をマスクとして、シリコン非
含有有機膜をエッチングするエッチング加工。 （２）シリコン含有有機膜をエッチングストッパーとし
てシリコン非含有有機膜に開口を形成する開口形成。 （３）シリコン非含有有機膜であるフォトレジストや反
射防止膜を、シリコン含有有機膜の上から、又はシリコ
ン含有有機膜に形成された開口から選択的に除去する選
択除去。 以下では、（１）〜（３）の使用形態が、実施例により
詳細に説明される。
【００８７】
【実施例】実施例１：図１、図２及び図３は、実施例１
に係る半導体装置の製造方法を示す断面図である。実施
例１では、シリコン含有有機膜をエッチングストッパー
としてシリコン非含有有機膜に開口が形成される。
【００８８】まず、図１（ａ）に示されているように、
シリコン基板３０の上面に、ＭＯＳトランジスタ３１が
形成される。より詳細には、ソシリコン基板３０の上面
に、ース／ドレイン３１ａ、ゲート３１ｂ、及びサイド
ウォール３１ｃが形成される。ソース／ドレイン３１
ｂ、ゲート３１ｃ、及びサイドウォール３１ｄは、ＭＯ
Ｓトランジスタ３１を構成する。
【００８９】続いて、図１（ｂ）に示されているよう
に、シリコン酸化膜３２が、層間絶縁膜として、ＭＯＳ
トランジスタ３１を覆うように形成される。更に、図１
（ｃ）に示されているように、ＭＯＳトランジスタ３１
のソース／ドレイン３１ｂに接続するプラグ３３が形成
される。プラグ３３は、タングステンプラグのような導
電性プラグで形成される。
【００９０】続いて、図２（ａ）に示されているよう
に、シリコン酸化膜３２とプラグ３３とを被覆するよう
に、ＢＣＢ膜３４が形成される。前述されているよう
に、ＢＣＢ膜３４は、ジビニルシロキサンベンゾシクロ
ブテン重合体により構成されるシリコン含有有機膜であ
る。ＢＣＢ膜３４は、シリコン酸化膜よりも低い比誘電
率を有し、その比誘電率は２．６である。
【００９１】更に、ＢＣＢ膜３４の上面に、Ｓｉｌｋ
ＴＭ膜３５が形成される。ＳｉｌｋＴ Ｍ膜３５は、スピ
ンオン塗付により形成される。後述されるように、Ｓｉ
ｌｋＴ Ｍ膜３５の下面にあるＢＣＢ膜３４は、Ｓｉｌｋ
ＴＭ膜３５をエッチングする際のエッチングストッパー
になる。
【００９２】更に、ＳｉｌｋＴＭ膜３５の上面に、シリ
コン窒化膜３６とシリコン酸化膜３７とが順次に形成さ
れる。シリコン窒化膜３６とシリコン酸化膜３７とは、
ＳｉｌｋＴＭ膜３５をエッチングする際のハードマスク
になる。
【００９３】続いて、図２（ｂ）に示されているよう
に、シリコン酸化膜３７の上面に、フォトレジスト３８
が形成される。更に、フォトリソグラフィー技術によ
り、フォトレジスト３８にレジストパターン３８ａが形
成される。
【００９４】続いて、図２（ｃ）に示されているよう
に、レジストパターン３８ａが形成されたフォトレジス
ト３８をマスクとして、シリコン酸化膜３７がエッチン
グされ、開口３７ａが形成される。更に、酸素プラズマ
により、フォトレジスト３８が除去される。このとき、
ＳｉｌｋＴＭ膜３５の上面は、シリコン窒化膜３６によ
り被覆され、ＳｉｌｋＴＭ膜３５は酸素プラズマに曝さ
れない。したがって、フォトレジスト３８を除去する際
に、ＳｉｌｋＴＭ膜３５がエッチングされることはな
い。
【００９５】続いて、図３（ａ）に示されているよう
に、シリコン酸化膜３７をハードマスクとして、シリコ
ン窒化膜３６がエッチングされ、ハードマスクパターン
３６ａが形成される。
【００９６】続いて、図３（ｂ）に示されているよう
に、シリコン酸化膜３７とシリコン窒化膜３６とをハー
ドマスクとして、ＳｉｌｋＴＭ膜３５がエッチングさ
れ、ＢＣＢ膜３４に到達する開口３５ａが形成される。
ＳｉｌｋＴＭ膜３５は、Ｎ２ガスとＨ２ガスとの混合ガ
スをエッチングガスとしてエッチングされる。このと
き、ＢＣＢ膜３４は、Ｎ２／Ｈ２プラズマに対して耐エ
ッチング性を示すため、ＢＣＢ膜３４の上面で、Ｓｉｌ
ｋＴＭ膜３５のエッチングは停止する。
【００９７】更に、開口３５ａの底部にあるＢＣＢ膜３
４がエッチングされ、プラグ３３に到達するコンタクト
が形成される。更に、スパッタ法によりＴａ／ＴａＮバ
リア膜（図示されない）と、めっきの電極として使用さ
れる電極用銅薄膜（図示されない）とが形成される。
【００９８】続いて、銅がめっきにより埋め込まれ、更
にＣＭＰ法により不必要なＴａ／ＴａＮバリア膜と銅薄
膜とが除去されて、図３（ｃ）に示されているように、
銅配線３９が形成される。
【００９９】実施例１の半導体装置の製造方法では、比
誘電率がシリコン窒化膜の約３分の１であるＢＣＢ膜が
エッチングストッパーとして使用され、形成された半導
体装置の配線間容量が減少されている。
【０１００】実施例２：図４、図５及び図６は、実施例
２に係る半導体装置の製造方法を示す断面図である。実
施例２では、一のシリコン含有有機膜をハードマスクと
し、且つ、他のシリコン含有有機膜をエッチングストッ
パーとしてシリコン非含有有機膜に開口が形成される。
【０１０１】まず、図４（ａ）に示されているように、
シリコン基板４０の上面に、ＭＯＳトランジスタ４１が
形成される。より詳細には、シリコン基板４０の上面
に、ＭＯＳトランジスタ４１を構成するソース／ドレイ
ン４１ａ、ゲート４１ｂ、及びサイドウォール４１ｃが
形成される。
【０１０２】続いて、図４（ｂ）に示されているよう
に、層間絶縁膜として、シリコン酸化膜４２がＭＯＳト
ランジスタ４１を覆うように形成される。更に、図４
（ｃ）に示されているように、ＭＯＳトランジスタ４１
のソース／ドレイン４１ｂに接続するプラグ４３が形成
される。プラグ４３は、タングステンプラグのような導
電性プラグで形成される。
【０１０３】続いて、図５（ａ）に示されているよう
に、シリコン酸化膜４２とプラグ４３とを被覆するよう
に、第１ＢＣＢ膜４４が形成される。第１ＢＣＢ膜４４
は、ジビニルシロキサンベンゾシクロブテン重合体によ
り構成されるシリコン含有有機膜である。第１ＢＣＢ膜
４４は、シリコン酸化膜よりも低い比誘電率を有し、そ
の比誘電率は２．６である。
【０１０４】更に、第１ＢＣＢ膜４４の上面に、Ｓｉｌ
ｋＴＭ膜４５が形成される。ＳｉｌｋＴＭ膜４５は、ス
ピンオン塗付により形成される。後述されるように、Ｓ
ｉｌｋＴＭ膜４５の下面にある第１ＢＣＢ膜４４は、Ｓ
ｉｌｋＴＭ膜４５をエッチングする際のエッチングスト
ッパーになる。
【０１０５】更に、ＳｉｌｋＴＭ膜４５の上面には、第
２ＢＣＢ膜４６と、シリコン酸化膜４７とが順次に形成
される。第２ＢＣＢ膜４６は、ジビニルシロキサンベン
ゾシクロブテン重合体により構成されるシリコン含有有
機膜である。後述されるように、第２ＢＣＢ膜４６と、
シリコン酸化膜４７とは、ＳｉｌｋＴＭ膜４５をエッチ
ングする際のハードマスクとなる。
【０１０６】続いて、図５（ｂ）に示されているよう
に、第２ＢＣＢ膜４６の上面にフォトレジスト４８が形
成される。更に、フォトリソグラフィー技術を用いてフ
ォトレジスト４８に配線溝パターン４８ａが形成され
る。
【０１０７】続いて、図５（ｃ）に示されているよう
に、フォトレジスト４８をマスクとして、シリコン酸化
膜４７がエッチングされ、パターン４７ａが形成され
る。更に、シリコン酸化膜４７のエッチングの後、Ｎ２
／Ｈ２プラズマによりフォトレジスト４８が除去され
る。
【０１０８】第２ＢＣＢ膜４６は、Ｎ２／Ｈ２プラズマ
に対して耐エッチング性を有し、Ｎ ２／Ｈ２プラズマを
使用してエッチングされたときの第２ＢＣＢ膜４６のエ
ッチング速度は低い。一方、フォトレジスト４８は、Ｎ
２／Ｈ２プラズマでアッシングされる際のアッシング速
度が大きい。したがって、Ｎ２／Ｈ２プラズマによりフ
ォトレジスト４８を除去しても、第２ＢＣＢ膜４６は、
エッチングされない。
【０１０９】続いて、図６（ａ）に示されているよう
に、シリコン酸化膜４７をマスクとして、第２ＢＣＢ膜
４６がＮ２／Ｏ２プラズマによりエッチングされ、パタ
ーン４６ａが形成される。
【０１１０】続いて、図６（ｂ）に示されているよう
に、パターン４６ａが形成された第２ＢＣＢ膜４６と、
シリコン酸化膜４７とをハードマスクとして、Ｓｉｌｋ
ＴＭ膜４５が、Ｎ２／Ｈ２プラズマでエッチングされ、
第１ＢＣＢ膜４４に到達する開口４５ａが形成される。
このとき、Ｎ２／Ｈ２プラズマに対して耐エッチング性
を示す第１ＢＣＢ膜４４の上面で、ＳｉｌｋＴＭ膜４５
のエッチングは停止する。
【０１１１】続いて、シリコン酸化膜４７をハードマス
クとして、第１ＢＣＢ膜４４が窒素ガスと酸素ガスの混
合ガスをエッチングガスとしてエッチングされ、プラグ
４４に到達するコンタクトが形成される。このとき、エ
ッチングガスに０．１〜５ｍｏｌ％程度のフッ素系ガス
が添加されることが好ましい。
【０１１２】更に、イオン化スパッタ法でＴａ／ＴａＮ
バリア膜（図示されない）と電極用銅膜（図示されな
い）とが形成される。更に、形成された電極用銅膜を電
極として、銅が、めっき法によりコンタクトに埋め込ま
れる。更に、CMP法により、不必要なＴａ／ＴａＮバリ
ア膜と銅膜とが除去されて、銅配線４９が形成される。
【０１１３】実施例２の半導体装置の製造方法では、エ
ッチングストッパーとハードマスクの両者が低誘電率の
シリコン含有有機膜であるＢＣＢ膜により形成され、更
なる配線間容量の低減が実現される。
【０１１４】実施例３：図７、図８、及び図９は、実施
例３に係る半導体装置の製造方法を示す断面図である。
実施例３は、一のシリコン含有有機膜をマスクとし、且
つ、他のシリコン含有有機膜をエッチングストッパーと
してシリコン非含有有機膜に開口が形成される点で実施
例２と共通するが、実施例３の製造方法の構成は、実施
例２の構成とは異なる。
【０１１５】まず、図７（ａ）に示されているように、
シリコン基板５０の上面に、ＭＯＳトランジスタ５１が
形成される。より詳細には、シリコン基板５０の上面
に、ＭＯＳトランジスタ５１を構成するソース／ドレイ
ン５１ａ、ゲート５１ｂ、及びサイドウォール５１ｃが
形成される。
【０１１６】続いて、図７（ｂ）に示されているよう
に、層間絶縁膜として、シリコン酸化膜５２がＭＯＳト
ランジスタ５１を覆うように形成される。更に、図７
（ｃ）に示されているように、ＭＯＳトランジスタ５１
のソース／ドレイン５１ｂに接続するプラグ５３が形成
される。プラグ５３は、タングステンプラグのような導
電性プラグで形成される。
【０１１７】続いて、図８（ａ）に示されているよう
に、シリコン酸化膜５２とプラグ５３とを被覆するよう
に、第１ＢＣＢ膜５４が形成される。第１ＢＣＢ膜５４
は、ジビニルシロキサンベンゾシクロブテン重合体によ
り構成されるシリコン含有有機膜である。第１ＢＣＢ膜
５４は、シリコン酸化膜よりも低い比誘電率を有し、そ
の比誘電率は２．６である。
【０１１８】更に、第１ＢＣＢ膜５４の上面に、Ｓｉｌ
ｋＴＭ膜５５が形成される。ＳｉｌｋＴＭ膜５５は、ス
ピンオン塗付により形成される。後述されるように、Ｓ
ｉｌｋＴＭ膜５５の下面にある第１ＢＣＢ膜５４は、Ｓ
ｉｌｋＴＭ膜５５をエッチングする際のエッチングスト
ッパーになる。
【０１１９】更に、ＳｉｌｋＴＭ膜５５の上面に、第２
ＢＣＢ膜５６が形成される。第２ＢＣＢ膜５４は、第１
ＢＣＢ膜５４と同様に、ジビニルシロキサンベンゾシク
ロブテン重合体により構成されるシリコン含有有機膜で
ある。第２ＢＣＢ膜５６は、第１ＢＣＢ５４よりも厚く
形成される。
【０１２０】続いて、図８（ｂ）に示されているよう
に、第２ＢＣＢ膜５６の上面にフォトレジスト５７が形
成される。更に、フォトリソグラフィー技術を用いてフ
ォトレジスト５７に開口溝５７ａが形成される。
【０１２１】続いて、図８（ｃ）に示されているよう
に、フォトレジスト５７をマスクとして、Ｎ２／Ｏ２プ
ラズマで第２ＢＣＢ膜５６がエッチングされる。
【０１２２】第２ＢＣＢ膜５６のエッチングが完了した
後、図９（ａ）に示されているように、Ｎ２／Ｈ２プラ
ズマによってＳｉｌｋＴＭ膜５５のエッチングと、フォ
トレジスト５７の除去とが同時に行われる。Ｓｉｌｋ
ＴＭ膜５５には、開口５５ａが形成される。Ｓｉｌｋ
ＴＭ膜５５とフォトレジスト５７とはいずれもシリコン
非含有有機膜であり、Ｎ２／Ｈ２プラズマによってエッ
チングされたときのエッチング速度は大きい。一方、第
１ＢＣＢ膜５４と第２ＢＣＢ膜５６は、Ｎ２／Ｈ２プラ
ズマによってエッチングされたときのエッチング速度は
非常に小さい。フォトレジスト５７のＮ２／Ｈ２プラズ
マによるエッチングは第２ＢＣＢ膜５６の上面で停止
し、且つ、ＳｉｌｋＴＭ膜５５のＮ２／Ｈ２プラズマに
よるエッチングは、第１ＢＣＢ膜５４の上面で停止す
る。したがって、フォトレジスト５７の剥離を行いなが
ら、同時に、ＳｉｌｋＴＭ膜５５に開口５５ａを形成す
ることが可能である。
【０１２３】続いて、第２ＢＣＢ膜５６をハードマスク
として、Ｎ２／Ｏ２プラズマにより第１ＢＣＢ膜５６が
エッチングされ、プラグ５３に到達するコンタクトが形
成される。この際、第１ＢＣＢ膜５６がエッチングされ
るとともに、第２ＢＣＢ膜５６もＮ２／Ｏ２プラズマに
よりエッチングされる。このため、前述されているよう
に、第２ＢＣＢ膜５６は、第１ＢＣＢ膜５４に比べて厚
く形成されることが好ましい。
【０１２４】続いて、図９（ｂ）に示されているよう
に、コンタクトに銅が埋め込まれ、銅配線５８が形成さ
れる。
【０１２５】実施例２では、ＢＣＢ膜とシリコン酸化膜
とが積層されたデュアルハードマスクが使用されている
が、実施例３の半導体装置の製造方法では、このような
デュアルハードマスクは使用されない。実施例３の半導
体装置の製造方法では、シリコン酸化膜よりも誘電率が
低い第２ＢＣＢ膜５６が単独でハードマスクとして用い
られ、さらなる配線間容量の低減が可能である。
【０１２６】以上に説明された、実施例１から実施例３
の半導体装置の製造方法は、銅配線の形成と、ビアの形
成とのいずれにも使用され得ることは自明的である。
【０１２７】実施例４：図１０、図１１は、実施例４に
係る半導体装置の製造方法を示す断面図である。まず、
図１０（ａ）に示されているように、シリコン基板３０
の上面に、下部配線構造６１が形成される。下部配線構
造６１は、ＭＯＳトランジスタ３１、シリコン酸化膜３
２、プラグ３３、ＢＣＢ膜３４、ＳｉｌｋＴＭ膜３５、
シリコン窒化膜３６、シリコン酸化膜３７、銅配線３９
とを含み、その形成過程は、前述の実施例１に係る半導
体装置の製造方法と同一である。
【０１２８】続いて、下部配線構造６１の上面にＢＣＢ
膜６２が形成される。更に、ＢＣＢ膜６２の上面に、Ｓ
ｉｌｋＴＭ膜６３が形成される。更に、ＳｉｌｋＴＭ膜
６３の上面に、ＢＣＢ膜６４とシリコン酸化膜６５と
が、順次に、形成される。後述されるように、ＢＣＢ膜
６４とシリコン酸化膜６５とは、ＳｉｌｋＴＭ膜６３を
エッチングする際のデュアルハードマスクになる。
【０１２９】続いて、図１０（ｂ）に示されているよう
に、シリコン酸化膜６５の上面にフォトレジスト６６が
形成され、更に、フォトリソグラフィー技術を用いてフ
ォトレジスト６６に配線溝形成用レジストパターン６６
ａが形成される。
【０１３０】続いて、図１０（ｃ）に示されているよう
に、配線溝パターン６６ａが形成されたフォトレジスト
６６をマスクとして、フッ素系プラズマを用いてシリコ
ン酸化膜６５がエッチングされ、配線溝パターン６５ａ
が形成される。更に、Ｎ２／Ｈ２プラズマによりフォト
レジスト６６が剥離される。この際、シリコン酸化膜６
５の配線溝パターン６５ａの底部では、ＢＣＢ膜６４が
露出している。しかし、ＢＣＢ膜６４は、Ｎ２／Ｈ２プ
ラズマに対して耐エッチング性を有し、フォトレジスト
６６の際にエッチングされることはない。
【０１３１】続いて、図１１（ａ）に示されているよう
に、シリコン酸化膜６５の上面に、フォトレジスト６７
が形成される。更に、フォトリソグラフィー技術を用い
てフォトレジスト６７にビア開口用レジストパターン６
８が形成される。
【０１３２】続いて、図１１（ｂ）に示されているよう
に、銅配線３９に到達するビア開口６９ａと、配線溝６
９ｂとが形成される。より詳細には、以下のようにし
て、ビア開口６９ａと配線溝６９ｂとが形成される。ビ
ア開口用レジストパターン６８が形成された後、まず、
フォトレジスト６７をマスクとして、フッ素系ガスをエ
ッチングガスとしてシリコン酸化膜６５がエッチングさ
れる。続いて、エッチングガスが窒素ガスと酸素ガスの
混合ガスに切り替えられる。これにより、レジストパタ
ーン６８の底面にあるＢＣＢ膜６４、ＳｉｌｋＴＭ膜６
３、ＢＣＢ膜６２が、順次にエッチングされ、ビア開口
６９ａが形成される。この際、最上層に位置するシリコ
ン酸化膜６５はＮ２／Ｏ２プラズマによってエッチング
されないため、ビア開口６９ａの寸法シフトが生じにく
い。
【０１３３】更に、その後、エッチングガスが窒素ガス
と水素ガスの混合ガスに切り替えられ、フォトレジスト
６７が完全に除去される。更に、Ｎ２／Ｏ２プラズマに
よって、シリコン酸化膜６５の配線溝パターン６５ａの
底部にあるＢＣＢ膜６４が除去された後、シリコン酸化
膜６５とＢＣＢ膜６４とをデュアルハードマスクとして
ＳｉｌｋＴＭ膜６３がＮ２／Ｈ２プラズマでエッチング
され、配線溝６９ｂが形成される。その際、配線溝６９
ｂの底部に現われるＢＣＢ膜６２はエッチングストッパ
ーとして作用する。
【０１３４】続いて、図１１（ｃ）に示されているよう
に、ビア開口６９ａと配線溝６９ｂとに銅が埋め込ま
れ、銅配線７０が形成される。
【０１３５】実施例４の半導体装置の製造方法では、シ
リコン窒化膜やシリコン酸化膜、炭化シリコン膜のよう
な高い比誘電率を有するエッチングストッパーが使用さ
れておらず、配線間容量の大きな減少が実現される。
【０１３６】実施例５：図１２、図１３は、実施例５に
係る半導体装置の製造方法を示す断面図である。まず、
図１２（ａ）に示されているように、シリコン基板３０
の上面に、下部配線構造７１が形成される。下部配線構
造７１は、ＭＯＳトランジスタ３１、シリコン酸化膜３
２、プラグ３３、ＢＣＢ膜３４、ＳｉｌｋＴＭ膜３５、
シリコン窒化膜３６、シリコン酸化膜３７、銅配線３９
とを含み、その形成過程は、前述の実施例１に係る半導
体装置の製造方法と同一である。
【０１３７】更に、下部配線構造７１の上面に、Ｓｉｌ
ｋＴＭ膜７２がスピン塗布法によって成膜される。更
に、ＳｉｌｋＴＭ膜７２の上面に、低誘電率のシリコン
含有有機膜であるＢＣＢ膜７３が成膜される。更に、Ｂ
ＣＢ膜７３を覆うように、シリコン酸化膜７４が成長さ
れる。後述されるように、シリコン酸化膜７４は、ＢＣ
Ｂ膜７３をエッチングするときのハードマスクになる。
【０１３８】続いて、図１２（ｂ）に示されているよう
に、シリコン酸化膜７４の上面にフォトレジスト７５が
形成される。更に、フォトリソグラフィー技術を用いて
フォトレジスト７５に配線溝形成用レジストパターン７
５ａが形成される。
【０１３９】続いて、図１２（ｃ）に示されているよう
に、フォトレジスト７５をマスクとして、フッ素系プラ
ズマを用いてシリコン酸化膜７４がエッチングされ、配
線溝パターン７４ａが形成される。更に、Ｎ２／Ｈ２プ
ラズマによりフォトレジスト７５が剥離される。このと
き、配線溝パターン７４ａの底部において、ＢＣＢ膜７
３はＮ２／Ｈ２プラズマに曝される。しかし、Ｎ２／Ｈ
２プラズマに対して耐エッチング性を有するＢＣＢ膜７
３は、エッチングされない。
【０１４０】続いて、図１３（ａ）に示されているよう
に、配線溝パターン７４ａが形成されたシリコン酸化膜
７４の上面に、フォトレジスト７７が形成される。更
に、フォトリソグラフィー技術を用いてフォトレジスト
７７にビア開口用レジストパターン７６が形成される。
【０１４１】続いて、図１３（ｂ）に示されているよう
に、銅配線３９に到達するビア開口７８ａと配線溝７８
ｂとが形成される。より詳細には、以下のようにして、
ビア開口７８ａと配線溝７８ｂとが形成される。ビア開
口用レジストパターン７６が形成された後、まず、フォ
トレジスト７７をマスクとして、Ｎ２／Ｏ２プラズマに
よってＢＣＢ膜７３がエッチングされる。更に、エッチ
ングガスが窒素ガスと水素ガスとの混合ガスに切り替え
られ、Ｎ２／Ｈ２プラズマによってＳｉｌｋＴ Ｍ膜７２
がエッチングされ、銅配線３９に到達するビア開口７８
ａが形成される。
【０１４２】Ｎ２／Ｈ２プラズマによってＳｉｌｋＴＭ
膜７２がエッチングされる際には、同時に、フォトレジ
スト７５が剥離される。Ｎ２／Ｈ２プラズマによってＳ
ｉｌｋＴＭ膜７２のエッチングとフォトレジスト７５の
剥離とが行われた後、シリコン酸化膜７４をマスクとし
て、ＢＣＢ膜７８がエッチングされ、配線溝７８ｂが形
成される。
【０１４３】続いて、図１３（ｃ）に示されているよう
に、ビア開口７８ａと配線溝７８ｂとに一括して銅が埋
め込まれ、銅配線７９が形成される。
【０１４４】実施例５の半導体装置の製造方法では、シ
リコン窒化膜やシリコン酸化膜、炭化シリコン膜のよう
な高い比誘電率を有するエッチングストッパーが使用さ
れておらず、実施例４と同様に、配線間容量の大きな減
少が実現される。
【０１４５】実施例６：図１４と図１５とは、実施例６
に係る半導体装置の製造方法を示す断面図である。
【０１４６】まず、図１４（ａ）に示されているよう
に、シリコン基板３０の上面に、下部配線構造８１が形
成される。下部配線構造８１は、ＭＯＳトランジスタ３
１、シリコン酸化膜３２、プラグ３３、ＢＣＢ膜３４、
ＳｉｌｋＴＭ膜３５、シリコン窒化膜３６、シリコン酸
化膜３７、銅配線３９とを含み、その形成過程は、前述
の実施例１に係る半導体装置の製造方法と同一である。
【０１４７】更に、下層配線構造８１の上面に、キャッ
プＢＣＢ膜８２が形成される。キャップＢＣＢ膜８２
は、シリコン含有有機膜であるＢＣＢ膜により形成され
る。更に、キャップＢＣＢ膜８２の上面に、Ｓｉｌｋ
ＴＭ膜８３をスピン塗布法によって成膜する。更に、Ｓ
ｉｌｋＴＭ膜８３の上面にＢＣＢ膜８４が形成される。
更に、ＢＣＢ膜８４の上面にＳｉｌｋＴＭ膜８５が形成
される。後述されるように、ＳｉｌｋＴＭ膜８５の下面
にあるＢＣＢ膜８４は、ＳｉｌｋＴＭ膜８５をエッチン
グする際のエッチングストッパーになる。更に、Ｓｉｌ
ｋＴＭ膜８５の上面には、ＢＣＢ膜８６とシリコン酸化
膜８７とが、順次に成膜される。後述されるように、Ｂ
ＣＢ膜８６とシリコン酸化膜８７とは、ＳｉｌｋＴＭ膜
８５をエッチングする際のデュアルハードマスクにな
る。
【０１４８】続いて、図１４（ｂ）に示されているよう
に、シリコン酸化膜８７の上面にフォトレジスト８８が
形成される。更に、フォトリソグラフィー技術を用いて
フォトレジスト８８に配線溝形成用レジストパターン８
８ａが形成される。
【０１４９】続いて、図１４（ｃ）に示されているよう
に、フォトレジスト８８をマスクとして、フッ素系プラ
ズマを用いてシリコン酸化膜８７がエッチングされ、配
線溝パターン８７ａが形成される。更に、Ｎ２／Ｈ２プ
ラズマによりフォトレジスト８８が剥離される。このと
き、配線溝パターン８７ａの底部において、ＢＣＢ膜８
６はＮ２／Ｈ２プラズマに曝される。しかし、Ｎ２／Ｈ
２プラズマに対して耐エッチング性を有するＢＣＢ膜８
６は、エッチングされない。したがって、ＢＣＢ膜８６
の下面にあるＳｉｌｋＴＭ膜８５もエッチングされな
い。
【０１５０】続いて、図１５（ａ）に示されているよう
に、シリコン酸化膜８７の上面に、フォトレジスト９０
が形成される。更に、フォトリソグラフィー技術を用い
てフォトレジスト９０にビア開口用レジストパターン８
９が形成される。
【０１５１】続いて、図１５（ｂ）に示されているよう
に、銅配線３９に到達するビア開口９１ａと配線溝９１
ｂとが形成される。より詳細には、以下のようにしてビ
ア開口９１ａと配線溝９１ｂとが形成される。ビア開口
用レジストパターン８９が形成された後、まず、フォト
レジスト９０をマスクとして、Ｎ２／Ｏ２プラズマによ
り、ＢＣＢ膜８６と、ＳｉｌｋＴＭ膜８５と、ＢＣＢ膜
８４とが、順次にエッチングされる。この時のエッチン
グは、フォトレジスト８８がＢＣＢ膜８４のエッチング
が完了した時点では除去されるているような条件で行わ
れる。更に、Ｎ ２／Ｈ２プラズマにより、ＳｉｌｋＴＭ
膜８３のエッチングが行われる。ＳｉｌｋＴＭ膜８３の
エッチングは、ＢＣＢ膜で形成されたキャップ膜ＢＣＢ
８２の上面で停止する。かかる一連のエッチングによ
り、ＢＣＢ膜８６、ＳｉｌｋＴＭ膜８５、ＢＣＢ膜８
４、及びＳｉｌｋＴＭ膜８３を貫き、且つ、キャップＢ
ＣＢ膜８２に到達する開口が形成される。
【０１５２】続いて、エッチングガスが窒素ガスと酸素
ガスの混合ガスに切り替えられる。これにより、前述の
開口の底部にあるキャップＢＣＢ膜８２が除去され、ビ
ア開口９１ａが形成される。このとき、同時に、シリコ
ン酸化膜８７に形成された配線溝パターン８７ａの下に
あるＢＣＢ膜８６が除去される。続いて、エッチングガ
スが、再び窒素ガスと水素ガスの混合ガスに切り替えら
れ、ＳｉｌｋＴＭ膜８５に配線溝９１ｂが形成される。
【０１５３】その後、図１５（ｃ）に示されているよう
に、ビア開口９１ａと配線溝９１ｂとに一括して銅が埋
め込まれ、銅配線９２が形成される。
【０１５４】実施例６の半導体装置の製造方法は、実施
例４及び実施例５の半導体装置の製造方法と同様に、配
線間容量の大きな減少を実現する。
【０１５５】実施例７：図１６と図１７とは、実施例７
に係る半導体装置の製造方法を示す断面図である。
【０１５６】まず、図１６（ａ）に示されているよう
に、シリコン基板３０の上面に、下部配線構造１０１が
形成される。下部配線構造１０１は、ＭＯＳトランジス
タ３１、シリコン酸化膜３２、プラグ３３、ＢＣＢ膜３
４、ＳｉｌｋＴＭ膜３５、シリコン窒化膜３６、シリコ
ン酸化膜３７、銅配線３９とを含み、その形成過程は、
前述の実施例１に係る半導体装置の製造方法と同一であ
る。
【０１５７】更に、下層配線構造１０１の上面に、キャ
ップ膜として、２５ｎｍ程度の薄いシリコン窒化膜１０
２が成膜される。シリコン窒化膜１０２が薄くされてい
ることにより、実効的な比誘電率の上昇が抑制されてい
る。シリコン窒化膜１０２の上面には、ＢＣＢ膜１０３
が成膜される。更に、ＢＣＢ膜１０３の上面に、２０ｎ
ｍ程度のシリコン窒化膜１０４が成膜される。更に、シ
リコン窒化膜１０４の上面に、ＢＣＢ膜１０５が成膜さ
れる。ＢＣＢ膜１０５の下面にあるシリコン窒化膜１０
４は、ＢＣＢ膜１０５をエッチングする際のエッチング
ストッパーになる。
【０１５８】ＢＣＢ膜１０５の上面には、更に、シリコ
ン酸化膜１０６が成膜される。シリコン酸化膜１０６
は、ＢＣＢ膜１０５をエッチングする際のハードマスク
になる。更に、シリコン酸化膜１０６の上面には、反射
防止膜１０７が塗布により形成される。
【０１５９】反射防止膜１０７の上面には、フォトレジ
スト１０８が形成される。更に、フォトリソグラフィー
技術により、フォトレジスト１０８に、ビア開口用レジ
ストパターン１０８ａが形成される。
【０１６０】続いて、図１６（ｂ）に示されているよう
に、フォトレジスト１０８をマスクとして、窒素ガスと
酸素ガスとフッ素系ガスの混合ガスをエッチングガスと
して反射防止膜１０７、シリコン酸化膜１０６、ＢＣＢ
膜１０５、シリコン窒化膜１０４、及びＢＣＢ膜１０３
が、順次エッチングされ、ビア開口パターン１０３ａが
形成される。このときのエッチングは、シリコン窒化膜
１０２に到達すると停止する。更に、Ｎ２／Ｈ２プラズ
マによりフォトレジスト１０８と反射防止膜１０７とが
剥離される。このとき、ＢＣＢ膜１０３、ＢＣＢ膜１０
５、シリコン窒化膜１０２、シリコン窒化膜１０４は、
いずれも、Ｎ２／Ｈ２プラズマによりエッチングされな
いので、ビア開口パターン１０３ａの寸法シフトは発生
しにくい。
【０１６１】続いて、図１６（ｃ）に示されているよう
に、反射防止膜１０９が塗布される。このとき、ビア開
口パターン１０３ａの内部に、塗付された反射防止膜１
０９が多量に埋まる。続いて、フォトレジスト１１０
が、反射防止膜１０９の上面に成膜される。成膜された
フォトレジスト１１０に、配線溝形成用レジストパター
ン１１０ａがフォトリソグラフィー技術により形成され
る。
【０１６２】続いて、図１７（ａ）に示されているよう
に、フォトレジスト１１０をマスクとし、窒素ガスと酸
素ガスとフッ素系ガスとの混合ガスをエッチングガスと
して、反射防止膜１０９、ＢＣＢ膜１０５が順次にエッ
チングされ、配線溝１０５ａが形成される。このとき、
ＢＣＢ膜１０５のエッチングは、シリコン窒化膜１０４
で自動的に停止する。
【０１６３】その後、図１７（ｂ）に示されているよう
に、残存している反射防止膜１０９とフォトレジスト１
０８とが、Ｎ２／Ｈ２プラズマによりアッシングされ
る。このとき、ＢＣＢ膜１０３とＢＣＢ膜１０５とは、
Ｎ２／Ｈ２プラズマによりエッチングされない。したが
って、反射防止膜１０９とフォトレジスト１０８とのア
ッシングの際には、充分なオーバーエッチングを行うこ
とが可能である。反射防止膜１０９とフォトレジスト１
０８とが、充分にＮ２／Ｈ２プラズマによりアッシング
され、前述のビア開口パターン１０３ａが、再度、開口
される。
【０１６４】その後、ビア開口パターン１０３ａの底部
にあるシリコン窒化膜１０２と、配線溝１０５ａの底部
にあるシリコン窒化膜１０４がエッチバックにより除去
される。その後、イオン化スパッタ法で１００ｎｍ厚程
度の銅シード膜が成長され、更に、ＭＯＣＶＤ法により
銅膜が成長され、配線溝１０５ａとビア開口パターン１
０３ａとに銅膜が埋め込まれる。このとき、Ｔａ／Ｔａ
Ｎバリア膜は成長されない。これは、ＢＣＢ膜自体に銅
の拡散を防ぐバリア性があるためである。その後、３５
０℃から４００℃でアニールが行われる。すると、銅膜
のうち、ビア開口パターン１０３ａの内部にある銅膜
は、下部配線構造１０１の銅配線３９の結晶方位を引き
継いでエピ成長する。ビア開口パターン１０３ａの内部
の銅膜は、銅配線３９と結合され、概ね、単結晶化され
る。このようにして形成された単結晶化銅ビアは、抵抗
が通常のビア抵抗に対して５０％程度以上も低く、エレ
クトロマイグレーション耐性は、１０倍以上高い。
【０１６５】以上に説明された実施例７の半導体装置の
製造方法は、ビア開口パターン１０３ａに厚く埋まった
反射防止膜１０９を十分にアッシングすることが可能で
ある。この実施例７の半導体装置の製造方法は、ビアを
配線溝よりも先行して形成する半導体装置の製造プロセ
スにおいて、配線の微細化のために反射防止膜を用いる
場合に、特に有効である。
【０１６６】
【発明の効果】本発明により、複数の有機膜を高い選択
比でエッチングする技術が提供される。
【０１６７】また、本発明により、配線間容量が削減さ
れた半導体装置の製造が可能になる。
【０１６８】また、本発明により、半導体装置の製造工
程の自由度が高められる。
【図面の簡単な説明】
【図１】図１は、本発明の一実施の形態の実施例１によ
る半導体装置の製造方法を示す。
【図２】図２は、本発明の一実施の形態の実施例１によ
る半導体装置の製造方法を示す。
【図３】図３は、本発明の一実施の形態の実施例１によ
る半導体装置の製造方法を示す。
【図４】図４は、本発明の一実施の形態の実施例２によ
る半導体装置の製造方法を示す。
【図５】図５は、本発明の一実施の形態の実施例２によ
る半導体装置の製造方法を示す。
【図６】図６は、本発明の一実施の形態の実施例２によ
る半導体装置の製造方法を示す。
【図７】図７は、本発明の一実施の形態の実施例３によ
る半導体装置の製造方法を示す。
【図８】図８は、本発明の一実施の形態の実施例３によ
る半導体装置の製造方法を示す。
【図９】図９は、本発明の一実施の形態の実施例３によ
る半導体装置の製造方法を示す。
【図１０】図１０は、本発明の一実施の形態の実施例４
による半導体装置の製造方法を示す。
【図１１】図１１は、本発明の一実施の形態の実施例４
による半導体装置の製造方法を示す。
【図１２】図１２は、本発明の一実施の形態の実施例５
による半導体装置の製造方法を示す。
【図１３】図１３は、本発明の一実施の形態の実施例５
による半導体装置の製造方法を示す。
【図１４】図１４は、本発明の一実施の形態の実施例６
による半導体装置の製造方法を示す。
【図１５】図１５は、本発明の一実施の形態の実施例６
による半導体装置の製造方法を示す。
【図１６】図１６は、本発明の一実施の形態の実施例７
による半導体装置の製造方法を示す。
【図１７】図１７は、本発明の一実施の形態の実施例７
による半導体装置の製造方法を示す。
【図１８】図１８は、ジビニルシロキサンベンゾシクロ
ブテン重合体で形成されたＢＣＢ膜を形成する装置を示
す。
【図１９】図１９は、従来の半導体装置の製造方法を示
す。
【図２０】図２０は、従来の半導体装置の製造方法を示
す。
【図２１】図２１は、従来の半導体装置の製造方法を示
す。
【図２２】図２２は、従来の他の半導体装置の製造方法
を示す。
【図２３】図２３は、従来の他の半導体装置の製造方法
を示す。
【図２４】図２４は、従来の他の半導体装置の製造方法
を示す。
【図２５】図２５は、従来の他の半導体装置の製造方法
を示す。
【符号の説明】
３０：シリコン基板 ３１：ＭＯＳトランジスタ ３２：シリコン酸化膜 ３３：プラグ ３４：ＢＣＢ膜 ３５：ＳｉｌｋＴＭ膜 ３６：シリコン窒化膜 ３７：シリコン酸化膜 ３８：フォトレジスト ３９：銅配線 ４０：シリコン基板 ４１：ＭＯＳトランジスタ ４２：シリコン酸化膜 ４３：プラグ ４４：ＢＣＢ膜 ４５：ＳｉｌｋＴＭ膜 ４６：ＢＣＢ膜 ４７：シリコン窒化膜 ４８：フォトレジスト ４９：銅配線 ５０：シリコン基板 ５１：ＭＯＳトランジスタ ５２：シリコン酸化膜 ５３：プラグ ５４：ＢＣＢ膜 ５５：ＳｉｌｋＴＭ膜 ５６：ＢＣＢ膜 ５７：フォトレジスト ５８：銅配線 ６１：下部配線構造 ６２：ＢＣＢ膜 ６３：ＳｉｌｋＴＭ膜 ６４：ＢＣＢ膜 ６５：シリコン酸化膜 ６６：フォトレジスト ６７：フォトレジスト ７０：銅配線 ７１：下部配線構造 ７２：ＳｉｌｋＴＭ膜 ７３：ＢＣＢ膜 ７４：シリコン酸化膜 ７５：フォトレジスト ７７：フォトレジスト ７９：銅配線 ８１：下部配線構造 ８２：キャップＢＣＢ膜 ８３：ＳｉｌｋＴＭ膜 ８４：ＢＣＢ膜 ８５：ＳｉｌｋＴＭ膜 ８６：ＢＣＢ膜 ８７：シリコン酸化膜 ８８：フォトレジスト ９０：フォトレジスト ９２：銅配線 １０１：下部配線構造 １０２：シリコン窒化膜 １０３：ＢＣＢ膜 １０４：シリコン窒化膜 １０５：ＢＣＢ膜 １０６：シリコン酸化膜 １０７：反射防止膜 １０８：フォトレジスト １０９：反射防止膜 １１０：フォトレジスト １１１：銅配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｐ Ｓ (72)発明者 多田 宗弘 東京都港区芝五丁目７番１号 日本電気株 式会社内 (72)発明者 林 喜宏 東京都港区芝五丁目７番１号 日本電気株 式会社内 Ｆターム(参考） 5F004 AA05 BA04 CA02 CA03 DA24 DA25 DA26 DB03 DB23 EB03 5F033 HH11 HH21 HH32 JJ11 JJ19 JJ21 JJ32 KK11 KK21 KK32 MM01 MM12 MM13 NN06 NN07 PP11 PP15 PP27 QQ04 QQ09 QQ11 QQ12 QQ15 QQ21 QQ25 QQ28 QQ31 QQ35 QQ48 QQ96 RR04 RR06 RR22 RR23 RR24 SS21 SS22 TT03 TT04 XX01 XX03 XX05 XX09 XX10 XX24 5F045 AA06 AA08 AB32 AB39 AC17 AF03 BB16 CB05 DC63 EE02 EF05 5F058 AA10 AD01 AD05 AD09 AF04 AH02

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 シリコン含有有機膜と有機膜から構成さ
    れる複合膜に対して、窒素と水素との混合系ガスプラズ
    マを用いて前記有機膜をエッチングすることを特徴とす
    る半導体装置の製造方法。
  2. 【請求項２】 シリコン含有有機膜上に形成された有機
    膜に対し、窒素と水素の混合系ガスプラズマを用いて前
    記シリコン含有有機膜をエッチングストッパーとして前
    記有機膜に開口部を形成することを特徴とする請求項１
    記載の半導体装置の製造方法。
  3. 【請求項３】 有機膜上に形成されたシリコン含有有機
    膜をマスクとし、窒素と水素の混合系ガスプラズマを用
    いて前記有機膜に開口部を形成することを特徴とする請
    求項１記載の半導体装置の製造方法。
  4. 【請求項４】 第１シリコン含有有機膜の上に有機膜
    を形成し、前記有機膜の上に第２シリコン含有有機膜を
    形成し、第２シリコン含有有機膜をマスクとし、且つ、
    第１のシリコン含有有機膜をエッチングストッパーとし
    て、窒素と水素の混合系ガスプラズマを用いて、前記有
    機膜に開口を形成することを特徴とする請求項１から請
    求項３のいずれかに記載の半導体装置の製造方法。
  5. 【請求項５】 有機膜上にシリコン含有有機膜と無機絶
    縁膜とを形成する工程と、 フォトレジスト有機膜パターンを用いて前記無機絶縁膜
    を貫き前記シリコン含有有機膜に至る開口部を形成する
    工程と、 窒素と水素の混合系ガスプラズマを用いてフォトレジス
    ト有機膜パターンを選択的に除去する工程と、 前記無機絶縁膜に形成された前記開口部をマスクとして
    前記シリコン含有有機膜および前記有機膜をエッチング
    する工程を備えることを特徴とする請求項１記載の半導
    体装置の製造方法。
  6. 【請求項６】 シリコン含有絶縁膜と無機絶縁膜とか
    らなる積層膜の表面と、前記積層膜に設けられた開口の
    内部とに存在する有機膜を、窒素と水素の混合系ガスプ
    ラズマを用いて除去することを特徴とする請求項１記載
    の半導体装置の製造方法。
  7. 【請求項７】 前記シリコン含有有機膜がジビニルシロ
    キサンベンゾシクロブテンの重合体で形成されているこ
    とを特徴とする請求項１から請求項６のいずれかに記載
    の半導体装置の製造方法。
  8. 【請求項８】 （ａ）シリコンを含有する有機化合物で
    形成されたシリコン含有有機膜を形成する工程と、 （ｂ）シリコンを含有しない有機化合物で形成されたシ
    リコン非含有有機膜を、前記シリコン含有有機膜に接続
    するように形成する工程と、 （ｃ）窒素と水素とを含むエッチングガスを使用して、
    前記シリコン非含有有機膜をエッチングする工程とを備
    える半導体装置の製造方法。
  9. 【請求項９】 （ｄ）シリコンを含有する第１有機化合
    物で形成されたシリコン含有有機膜を、基板の上面側に
    形成する工程と、 （ｅ） 前記シリコン含有有機膜の上面側に、シリコン
    を実質的に含有しない第２有機化合物で形成されたシリ
    コン非含有有機膜を形成する工程と、 （ｆ） 前記シリコン非含有有機膜を、窒素と水素とを
    含むエッチングガスを使用してエッチングし、前記シリ
    コン含有有機膜を露出する工程とを備える半導体装置の
    製造方法。
  10. 【請求項１０】 請求項９に記載の半導体装置の製造方
    法において、 更に、 （ｇ） 前記シリコン非含有有機膜の上面側に、シリコ
    ンを含有する有機化合物で形成された他のシリコン含有
    有機膜を形成する工程と、 （ｈ） 前記他のシリコン含有有機膜に開口を設ける工
    程とを備え、 前記（ｆ）工程は、 （ｉ）窒素と水素とを含むエッチングガスを使用して、
    前記シリコン非含有有機膜を前記開口からエッチング
    し、前記シリコン含有有機膜の表面の一部を露出する工
    程を含む半導体装置の製造方法。
  11. 【請求項１１】 請求項１０に記載の半導体装置の製造
    方法において、 更に、 （ｊ）前記他のシリコン含有有機膜の上面側から、前記
    シリコン含有有機膜と前記他のシリコン含有有機膜とを
    同時にエッチングして、前記一部から前記基板に到達す
    る他の開口を形成する工程を備え、 前記他のシリコン含有有機膜の膜厚は、前記シリコン含
    有有機膜の膜厚より厚い半導体装置の製造方法。
  12. 【請求項１２】 （ｋ）シリコンを実質的に含有しない
    第１有機化合物で形成されたシリコン非含有有機膜を、
    基板の上面側に形成する工程と、 （ｌ）前記シリコン非含有有機膜の上面側に、シリコン
    を含有する第２有機化合物で形成されたシリコン含有有
    機膜を形成する工程と、 （ｍ）前記シリコン含有有機膜に開口を設ける工程と、 （ｎ）窒素と水素とを含むエッチングガスを使用して、
    前記シリコン非含有有機膜を前記開口からエッチング
    し、前記基板を露出する工程とを備える半導体装置の製
    造方法。
  13. 【請求項１３】 （ｏ）シリコンを含有する第１有機化
    合物で形成されたシリコン含有有機膜を形成する工程
    と、 （ｐ）前記シリコン含有有機膜に開口を形成する工程
    と、 （ｑ）前記開口の内部に、シリコンを含有しない第２有
    機化合物で形成されたシリコン非含有有機膜を形成する
    工程と、 （ｒ）前記シリコン非含有有機膜を窒素と水素とを含む
    エッチングガスを使用して除去する工程とを備える半導
    体装置の製造方法。
  14. 【請求項１４】 請求項８から請求項１３のいずれか一
    に記載の半導体装置の製造方法において、 前記エッチングガスは、実質的に酸素を含まない半導体
    装置の製造方法。
  15. 【請求項１５】 請求項８から請求項１３のいずれか一
    に記載の半導体装置の製造方法において、 前記第１有機化合物は、下記構造式を有する化合物の重
    合体を含む半導体装置の製造方法。 【化１】 Ｒ１〜Ｒ６：炭化水素基
  16. 【請求項１６】 請求項８から請求項１３のいずれか一
    に記載の半導体装置の製造方法において、 前記第１有機化合物は、ジビニルシロキサンベンゾシク
    ロブテンが重合された重合体を含む半導体装置の製造方
    法。
  17. 【請求項１７】 請求項８から請求項１３のいずれか一
    に記載の半導体装置の製造方法において、 前記第１有機化合物は、シロキサンポリイミドが重合さ
    れた重合体を含む半導体装置の製造方法。
  18. 【請求項１８】 請求項８から請求項１３のいずれか一
    に記載の半導体装置の製造方法において、 前記第１有機化合物は、シリコン酸化膜よりも比誘電率
    が低い半導体装置の製造方法。
  19. 【請求項１９】 請求項８から請求項１３のいずれか一
    に記載の半導体装置の製造方法において、 前記第２有機化合物は、シリコン酸化膜よりも比誘電率
    が低い半導体装置の製造方法。
  20. 【請求項２０】 半導体基板上にシリコンを含まない有
    機系低誘電率膜と、この有機系低誘電率膜の下もしくは
    上、あるいはその上下に形成されるシリコン含有有機膜
    を具備することを特徴とする半導体装置。
  21. 【請求項２１】 半導体基板上にシリコンを含まない有
    機系低誘電率膜と、この有機系低誘電率膜の下もしくは
    上、あるいはその上下に形成されるシリコン含有有機膜
    からなる積層膜の開口部に導電膜が選択的に埋め込まれ
    ていることを特徴とする請求項２０記載の半導体装置。
  22. 【請求項２２】 シリコン含有有機膜がジビニルシロキ
    サンベンゾシクロブテンが重合された重合体で形成され
    たことを特徴とする請求項２０又は請求項２１のいずれ
    かに記載の半導体装置。
  23. 【請求項２３】 シリコンを含む第１有機化合物で形成
    されたシリコン含有有機膜と、 前記シリコン含有有機膜に接続し、且つ、シリコンを含
    まない第２有機化合物で形成されたシリコン非含有有機
    膜とを備える半導体装置。
  24. 【請求項２４】 基板と、 前記基板の上面側に形成され、シリコンを含む第１有機
    化合物で形成されたシリコン含有有機膜と、 前記シリコン含有有機膜の上面側に形成され、シリコン
    を含まない第２有機化合物で形成され、且つ、前記シリ
    コン含有有機膜に到達する配線溝が形成されたシリコン
    非含有有機膜と、 前記配線溝の内部に形成された導電体とを備える半導体
    装置。
  25. 【請求項２５】 請求項２３又は請求項２４のいずれか
    に記載の半導体装置において、 前記第１有機化合物は、下記構造式を有する化合物の重
    合体を含む半導体装置。 【化２】
  26. 【請求項２６】 請求項２３又は請求項２４のいずれか
    に記載の半導体装置において、 前記第１有機化合物は、ジビニルシロキサンベンゾシク
    ロブテンが重合された重合体を含む半導体装置。
  27. 【請求項２７】 請求項２３又は請求項２４のいずれか
    に記載の半導体装置において、 前記第１有機化合物は、シロキサンポリイミドが重合さ
    れた重合体を含む半導体装置。
  28. 【請求項２８】 シリコンを含む有機化合物で形成され
    たシリコン含有有機膜を備えているシリコンを含まない
    有機化合物で形成された有機膜をエッチングするための
    ハードマスク。
  29. 【請求項２９】 シリコンを含む有機化合物で形成され
    たシリコン含有有機膜を備えているシリコンを含まない
    有機化合物で形成された有機膜をエッチングするための
    エッチングストッパー膜。
JP2001047358A 2001-02-22 2001-02-22 半導体装置の製造方法、及び半導体装置 Pending JP2002252222A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001047358A JP2002252222A (ja) 2001-02-22 2001-02-22 半導体装置の製造方法、及び半導体装置
KR1020020009268A KR20020068958A (ko) 2001-02-22 2002-02-21 반도체 장치의 제조방법 및 반도체 장치
US10/080,848 US6972453B2 (en) 2001-02-22 2002-02-22 Method of manufacturing a semiconductor device capable of etching a multi-layer of organic films at a high selectivity

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047358A JP2002252222A (ja) 2001-02-22 2001-02-22 半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2002252222A true JP2002252222A (ja) 2002-09-06

Family

ID=18908806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047358A Pending JP2002252222A (ja) 2001-02-22 2001-02-22 半導体装置の製造方法、及び半導体装置

Country Status (3)

Country Link
US (1) US6972453B2 (ja)
JP (1) JP2002252222A (ja)
KR (1) KR20020068958A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068958A (ko) * 2001-02-22 2002-08-28 닛뽄덴끼 가부시끼가이샤 반도체 장치의 제조방법 및 반도체 장치
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
JP2007511906A (ja) * 2003-11-14 2007-05-10 東京エレクトロン株式会社 調整可能な反射防止コーティングを含む構造およびその形成方法。
JP2010127737A (ja) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp 赤外線センサの製造方法
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法
KR101007819B1 (ko) 2002-12-06 2011-01-14 제이에스알 가부시끼가이샤 절연막
EP3016134A1 (en) 2014-10-31 2016-05-04 Tokyo Electron Limited Method of etching organic film

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6699792B1 (en) * 2001-07-17 2004-03-02 Advanced Micro Devices, Inc. Polymer spacers for creating small geometry space and method of manufacture thereof
US7163721B2 (en) * 2003-02-04 2007-01-16 Tegal Corporation Method to plasma deposit on organic polymer dielectric film
JP4819501B2 (ja) * 2003-05-29 2011-11-24 日本電気株式会社 配線構造およびその製造方法
JP2005277375A (ja) * 2004-02-27 2005-10-06 Nec Electronics Corp 半導体装置の製造方法
JP4667094B2 (ja) * 2005-03-18 2011-04-06 富士通株式会社 電子装置の製造方法
JP4718894B2 (ja) * 2005-05-19 2011-07-06 株式会社東芝 半導体装置の製造方法
JP2008034463A (ja) * 2006-07-26 2008-02-14 Hitachi Kokusai Electric Inc 基板処理装置
US8791001B2 (en) * 2008-09-08 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. N2 based plasma treatment and ash for HK metal gate protection
US9190323B2 (en) * 2012-01-19 2015-11-17 GlobalFoundries, Inc. Semiconductor devices with copper interconnects and methods for fabricating same
JP2019165090A (ja) * 2018-03-19 2019-09-26 東芝メモリ株式会社 半導体装置の製造方法および半導体製造装置
US20200118828A1 (en) * 2018-10-11 2020-04-16 International Business Machines Corporation Planarization depth triggered by process interaction

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338630A (ja) * 1991-05-15 1992-11-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10113610A (ja) * 1996-10-04 1998-05-06 Dow Corning Corp 電子デバイス用塗膜
JP2000036484A (ja) * 1998-05-11 2000-02-02 Tokyo Electron Ltd プラズマ処理方法
JP2000082695A (ja) * 1998-05-14 2000-03-21 Sony Corp プラズマエッチング法及び半導体装置
JP2001022089A (ja) * 1999-07-05 2001-01-26 Toshiba Corp 絶縁膜の加工方法
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP2001044189A (ja) * 1999-03-15 2001-02-16 Sony Corp 半導体装置の製造方法
JP2003504693A (ja) * 1999-07-07 2003-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フォーミングガスプラズマを用いたフォトレジスト除去プロセス

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936089A (ja) * 1995-07-19 1997-02-07 Toshiba Corp アッシング方法及びその装置
JPH10268526A (ja) * 1997-03-24 1998-10-09 Toshiba Corp 半導体装置の製造方法およびパターン形成方法
US20020076935A1 (en) * 1997-10-22 2002-06-20 Karen Maex Anisotropic etching of organic-containing insulating layers
JPH11214355A (ja) * 1998-01-20 1999-08-06 Nec Corp 異方性ドライエッチング方法
US6417112B1 (en) * 1998-07-06 2002-07-09 Ekc Technology, Inc. Post etch cleaning composition and process for dual damascene system
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
JP2000076754A (ja) 1998-08-31 2000-03-14 Tokyo Parts Ind Co Ltd スピンドルモータ
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6207576B1 (en) * 1999-01-05 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
JP2000252359A (ja) 1999-03-03 2000-09-14 Sony Corp 絶縁膜のエッチング方法および配線層の形成方法
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6395632B1 (en) * 2000-08-31 2002-05-28 Micron Technology, Inc. Etch stop in damascene interconnect structure and method of making
JP2002252222A (ja) * 2001-02-22 2002-09-06 Nec Corp 半導体装置の製造方法、及び半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04338630A (ja) * 1991-05-15 1992-11-25 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10113610A (ja) * 1996-10-04 1998-05-06 Dow Corning Corp 電子デバイス用塗膜
JP2000036484A (ja) * 1998-05-11 2000-02-02 Tokyo Electron Ltd プラズマ処理方法
JP2000082695A (ja) * 1998-05-14 2000-03-21 Sony Corp プラズマエッチング法及び半導体装置
JP2001044189A (ja) * 1999-03-15 2001-02-16 Sony Corp 半導体装置の製造方法
JP2001022089A (ja) * 1999-07-05 2001-01-26 Toshiba Corp 絶縁膜の加工方法
JP2003504693A (ja) * 1999-07-07 2003-02-04 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド フォーミングガスプラズマを用いたフォトレジスト除去プロセス
JP2001044191A (ja) * 1999-07-27 2001-02-16 Sony Corp 積層絶縁膜とその製造方法および半導体装置とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068958A (ko) * 2001-02-22 2002-08-28 닛뽄덴끼 가부시끼가이샤 반도체 장치의 제조방법 및 반도체 장치
KR101007819B1 (ko) 2002-12-06 2011-01-14 제이에스알 가부시끼가이샤 절연막
JP2007511906A (ja) * 2003-11-14 2007-05-10 東京エレクトロン株式会社 調整可能な反射防止コーティングを含む構造およびその形成方法。
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
US7968471B2 (en) 2003-11-28 2011-06-28 Nec Corporation Porous insulating film, method for producing the same, and semiconductor device using the same
JP2010127737A (ja) * 2008-11-27 2010-06-10 Mitsubishi Electric Corp 赤外線センサの製造方法
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法
EP3016134A1 (en) 2014-10-31 2016-05-04 Tokyo Electron Limited Method of etching organic film
US9711371B2 (en) 2014-10-31 2017-07-18 Tokyo Electron Limited Method of etching organic film

Also Published As

Publication number Publication date
US6972453B2 (en) 2005-12-06
KR20020068958A (ko) 2002-08-28
US20020155639A1 (en) 2002-10-24

Similar Documents

Publication Publication Date Title
JP4048112B2 (ja) 半導体装置の製造方法および半導体装置
JP2002252222A (ja) 半導体装置の製造方法、及び半導体装置
EP1493182B1 (en) Tri-layer masking architecture for patterning dual damascene interconnects
US6541396B2 (en) Method of manufacturing a semiconductor device using a low dielectric constant organic film grown in a vacuum above an inlaid interconnection layer
EP1182275B1 (en) Method of forming an interlayer insulating film
CN1518075B (zh) 有机绝缘膜、其制造方法、使用该有机绝缘膜的半导体器件及其制造方法
JP4090740B2 (ja) 集積回路の作製方法および集積回路
US7052932B2 (en) Oxygen doped SiC for Cu barrier and etch stop layer in dual damascene fabrication
TWI495010B (zh) 用於互連圖案化之硬遮罩移除時之側壁及倒角保護
TWI528454B (zh) 半導體裝置及半導體裝置之製造方法
JP2001044191A (ja) 積層絶縁膜とその製造方法および半導体装置とその製造方法
JP5038567B2 (ja) エッチング方法
EP1333483A1 (en) Method of etching dual damascene structure
KR19990082991A (ko) 반도체 장치의 제조 방법
JP2001351976A (ja) 半導体材料上の低誘電率層を保護する方法
JP2001189302A (ja) ドライエッチング方法及び半導体装置の製造方法
JP3244024B2 (ja) 半導体装置の製造方法
US20050153533A1 (en) Semiconductor manufacturing method and semiconductor manufacturing apparatus
JP4092902B2 (ja) 半導体装置の製造方法
US20030085408A1 (en) Oxygen-doped silicon carbide etch stop layer
GB2371043A (en) Low dielectric insulator and semiconductor structures
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
CN116348989A (zh) 沉积低k介电膜的系统及方法
KR100438630B1 (ko) 반도체 장치의 제조방법
US20060166491A1 (en) Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100730

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100823