JPH11214355A - 異方性ドライエッチング方法 - Google Patents

異方性ドライエッチング方法

Info

Publication number
JPH11214355A
JPH11214355A JP10009096A JP909698A JPH11214355A JP H11214355 A JPH11214355 A JP H11214355A JP 10009096 A JP10009096 A JP 10009096A JP 909698 A JP909698 A JP 909698A JP H11214355 A JPH11214355 A JP H11214355A
Authority
JP
Japan
Prior art keywords
gas
film
silicon
silicon nitride
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10009096A
Other languages
English (en)
Inventor
Keiichi Harashima
啓一 原島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10009096A priority Critical patent/JPH11214355A/ja
Priority to TW088100636A priority patent/TW440942B/zh
Priority to GB9901151A priority patent/GB2333268B/en
Priority to CN99100230A priority patent/CN1113396C/zh
Priority to KR1019990001533A priority patent/KR19990067997A/ko
Publication of JPH11214355A publication Critical patent/JPH11214355A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 シリコン窒化膜をシリコン酸化膜、ポリシリ
コン膜及びシリコン膜の全てに対して選択的に異方性ド
ライエッチングすることができる異方性ドライエッチン
グ方法を提供する。 【解決手段】 シリコン窒化膜をシリコン酸化膜、ポリ
シリコン膜、シリコンに対して選択的に異方性エッチン
グする方法において、基板温度を10℃以下とし、フッ
素、炭素及び水素を含む化合物気体と一酸化炭素(C
O)との混合ガスを反応ガスとして使用する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はシリコン窒化膜をシ
リコン酸化膜、ポリシリコン膜及びシリコン膜に対して
選択的に異方性ドライエッチングする異方性ドライエッ
チング方法に関する。
【0002】
【従来の技術】従来、シリコン窒化膜のドライエッチン
グは、例えば特開平8−321484号公報に記載され
ているように、SF6ガスを使用するもの、及び特開平
6−181190号公報に記載されているように、NF
3,Cl2等を使用するものがある。これらの従来技術に
おいては、シリコン酸化膜に対するシリコン窒化膜の選
択エッチングは可能であるが、シリコンのエッチング速
度は速いため、シリコン膜に対するシリコン窒化膜の選
択エッチングは不可能である。また、CHF3又はCF4
とH2等の混合ガスを使用すると、シリコンのエッチン
グ速度を小さくすることができ、シリコンに対するシリ
コン窒化膜の選択エッチングは可能となる。しかしなが
ら、これらのガスを使用すると、シリコン酸化膜のエッ
チング速度も大きくなってしまう。このように、シリコ
ン膜及びシリコン酸化膜に対して同時に高い選択比を有
してシリコン窒化膜をエッチングすることは困難であっ
た。
【0003】このような技術的背景のもとで、シリコン
窒化膜をシリコン膜及びシリコン酸化膜に対して選択的
にエッチングする方法として、特開昭59−22293
3号公報及び特開昭60−115232号公報には、C
22及びCH3F等のように、F対Hが2以下である
ガスを使用する技術が開示されている。即ち、これらの
公報には、F対Hが2以下であるガスを使用することに
より、シリコン窒化膜をシリコン膜及びシリコン酸化膜
の双方に対して選択エッチングすることができることが
記載されている。
【0004】
【発明が解決しようとする課題】しかしながら、これら
のF対Hが2以下であるガスは、爆発範囲を有するガス
であり、その取り扱いが難しいという難点がある。
【0005】本発明はかかる問題点に鑑みてなされたも
のであって、シリコン窒化膜をシリコン酸化膜、ポリシ
リコン膜及びシリコン膜の全てに対して選択的に異方性
ドライエッチングすることができる異方性ドライエッチ
ング方法を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明に係る異方性ドラ
イエッチング方法は、シリコン窒化膜をシリコン酸化
膜、ポリシリコン膜及びシリコン膜に対して選択的に異
方性ドライエッチングする方法において、基板温度を1
0℃以下とし、フッ素、炭素及び水素を含む化合物気体
と一酸化炭素との混合ガスを反応ガスとして使用するこ
とを特徴とする。
【0007】この異方性ドライエッチング方法におい
て、前記フッ素、炭素及び水素を含む化合物気体は、C
HF3、CF4及びC26からなる群から選択された少な
くとも1種と水素ガスとの混合ガス又はCHF3ガスで
あることが好ましい。また、反応ガスの総ガス流量に対
するCOガスの混合比は70乃至95体積%であること
が好ましい。
【0008】本発明においては、特にフッ素、炭素及び
水素を含む化合物気体として、CH22及びCH3F等
のように、単体ガス中のF対Hの比が2以下であるもの
を使用する必要はなく、F対Hの比に制約されるもので
はない。
【0009】
【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して具体的に説明する。先ず、シリコン
窒化膜と、他のシリコン酸化膜及びシリコン膜に対する
エッチング選択性について説明する。図1は横軸に基板
温度をとり、縦軸に各膜のエッチング速度をとって、両
者の関係を示すグラフ図である。このエッチング速度は
平行平板型ドライエッチング装置を使用して測定したも
のであり、フッ素、炭素及び水素ガスから構成される化
合物気体としてCHF3を使用し、これとCOガスとの
混合ガスを反応ガスとして使用し、基板温度を変えて、
シリコン窒化膜、ポリシリコン膜及びシリコン酸化膜の
エッチング速度を測定した。従来、エッチングが行われ
る基板温度50℃〜100℃では、シリコン窒化膜のエ
ッチング速度は小さく、特にシリコン酸化膜に対する選
択エッチングは不可能であるが、基板温度を低下させる
に従い、シリコン窒化膜のエッチング速度が飛躍的に上
昇している。これに対し、ポリシリコン膜及びシリコン
酸化膜のエッチング速度は若干増加するが、その割合は
シリコン窒化膜のそれに比べて小さい。基板温度50℃
以下において、シリコン窒化膜のエッチング速度は飛躍
的に上昇し、基板温度10℃以下では、シリコン酸化膜
に対し5以上のエッチング選択比を得ることができた。
また、ポリシリコン膜のエッチング速度は更に小さく、
シリコン窒化膜はポリシリコン膜に対して10以上の選
択比でエッチングすることができた。
【0010】この基板の低温化によってシリコン窒化膜
のエッチング速度が上昇する理由については、基板の低
温化によって、反応生成物が生じやすくなっているため
と考えられる。即ち、CO添加によりCOFの形でフッ
素が引き抜かれ、フッ素が不足したプラズマとなる。そ
して、基板を低温化することにより、CHF3等のフロ
ロカーボンガスから分解及び生成されるCxyの基板へ
の吸着量が増加する。これにより、反応生成物であるH
CNの形成量が増加し、排気されるため、エッチング速
度が上昇するものと考えられる。これに対し、シリコン
酸化膜上ではCO添加によりFが不足するために、エッ
チング速度は小さくなる。また、ポリシリコン膜又はシ
リコン膜上ではCO添加によりイオン衝撃耐性の高い炭
素リッチな重合膜の堆積が促進され、これがシリコン表
面を保護するため、エッチング速度は小さいと考えられ
る。
【0011】また、CHF3とCOの混合比について
は、フッ素が不足したプラズマを生成し、シリコン酸化
膜のエッチング速度を低く抑えるために、総ガス流量に
対し70%以上の添加が必要であることがわかった。
【0012】次に、上述の原理に基づく本発明を適用し
た実施例について説明する。図2(a)乃至(e)は、
本発明を窒化膜をストッパーとしたセルフアラインコン
タクトの窒化膜除去に適用した第1実施例を工程順に示
す断面図である。先ず、図2(a)に示すように、シリ
コン基板1上にシリコン酸化膜2、ポリシリコン膜3及
びシリコン酸化膜4を順次堆積し、レジスト(図示せ
ず)を形成した後、これをパターニングし、更にレジス
トをマスクとして、シリコン酸化膜2、ポリシリコン膜
3及びシリコン酸化膜4を異方性ドライエッチングする
ことにより電極配線を形成する。
【0013】次いで、図2(b)に示すように、シリコ
ン酸化膜5を全面に堆積し、シリコン酸化膜5を異方性
エッチングバックすることにより、配線の側面にサイド
ウォールを形成する。
【0014】その後、図2(c)に示すように、全面に
エッチングストッパーとなるシリコン窒化膜6を堆積
し、BPSG膜等の層間絶縁膜7を形成する。その後、
レジスト8によりコンタクトホールパターンを形成す
る。
【0015】次いで、図2(d)に示すように、レジス
ト8をマスクとして層間絶縁膜7を異方性ドライエッチ
ングし、ストッパーであるシリコン窒化膜6までコンタ
クトホール9を開口する。
【0016】その後、図2(e)に示すように、コンタ
クトホール9内に露出しているシリコン窒化膜6を除去
し、シリコン基板1にホールを開口する。このシリコン
窒化膜6の除去に本発明の実施例を適用し、シリコン窒
化膜6をシリコン酸化膜5とシリコン基板1に対して同
時に選択エッチングする。
【0017】即ち、例えば、CHF3ガス10scc
m、COガス90sccm、圧力40mTorr、高周
波(RF)電力150w、基板温度10℃で90秒間の
エッチングを行う。これにより、コンタクトホール9内
のシリコン窒化膜6を選択的に除去する。このとき、本
実施例においては、シリコン酸化膜5及びシリコン基板
1に対して選択的にエッチングを行うことができるた
め、これらの削れ量は少ない。その後、導電性物質をコ
ンタクトホール9内に埋め込み、基板と上層配線との導
通をとる。この場合、電極配線と導電性物質がショート
することがなく、またシリコン基板を深く掘り下げるこ
となく安定してセルフアラインコンタクトによりコンタ
クトホールを形成することができる。
【0018】図3(a)乃至(c)は本発明の第2実施
例方法を工程順に示す断面図である。本実施例は、本発
明をポリシリコンのコンタクトプラグ上に溝配線を形成
のための溝の形成工程に適用したものである。先ず、図
3(a)に示すように、シリコン基板10上に堆積した
酸化膜12に、ポリシリコンのコンタクトプラグ11を
形成し、その後、エッチングストッパーであるシリコン
窒化膜13及び層間膜となるシリコン酸化膜14を順次
堆積し、更にレジスト15により溝配線パターンを形成
する。
【0019】その後、図3(b)に示すように、レジス
ト15をマスクとしてシリコン酸化膜14を異方性ドラ
イエッチングし、ストッパーであるシリコン窒化膜13
まで溝を開口する。
【0020】その後、図3(c)に示すように、レジス
ト15をマスクとしてシリコン窒化膜13を除去し、ポ
リシリコンプラグ11を露出させる。このシリコン窒化
膜14の除去において、本実施例を適用して、シリコン
窒化膜13をシリコン酸化膜12とポリシリコンプラグ
11に対して同時に選択エッチングする。エッチング条
件としては第1実施例と同じ条件を使用した。これによ
り、シリコン窒化膜13を除去する。このとき、シリコ
ン窒化膜13をシリコン酸化膜12及びポリシリコンプ
ラグ11に対して選択的にエッチングすることができる
ため、これらの削れ量は少なく、溝の底部を平坦にする
ことができる。従って、その後の配線形成を安定して行
うことができる。
【0021】なお、本発明は上記各実施例に限定されな
いことは勿論である。例えば、炭素、水素及びフッ素の
化合物気体とCOとの混合ガスを使用しているが、エッ
チング抜け性向上のために、これらに少量の酸素ガス、
希ガス又は窒素ガスを添加してもよい。
【0022】
【発明の効果】以上説明したように、本発明は、基板温
度を10℃以下とし、フッ素、炭素及び水素を含む化合
物気体と一酸化炭素(CO)との混合ガスを反応ガスと
して使用することにより、シリコン窒化膜を、シリコン
酸化膜、ポリシリコン膜及びシリコン膜の全てに対し
て、選択的に異方性エッチングすることができる。これ
により従来は困難であった半導体装置の構造を実現する
ことが可能となる。
【図面の簡単な説明】
【図1】本発明の原理を説明するための基板温度と、各
膜のエッチング速度との関係を示すグラフ図である。
【図2】本発明をコンタクトホールエッチングに適用し
た実施例を工程順に示す断面図である。
【図3】本発明を溝エッチングに適用した実施例を工程
順に示す断面図である。
【符号の説明】
1,10:シリコン基板 2,4,5,12,14:シリコン酸化膜 3:ポリシリコン膜 6,13:シリコン窒化膜 7:層間絶縁膜 8,15:レジスト 9:コンタクトホール 11:ポリシリコンプラグ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 シリコン窒化膜をシリコン酸化膜、ポリ
    シリコン膜及びシリコン膜に対して選択的に異方性ドラ
    イエッチングする方法において、基板温度を10℃以下
    とし、フッ素、炭素及び水素を含む化合物気体と一酸化
    炭素との混合ガスを反応ガスとして使用することを特徴
    とする異方性ドライエッチング方法。
  2. 【請求項2】 前記フッ素、炭素及び水素を含む化合物
    気体は、CHF3、CF4及びC26からなる群から選択
    された少なくとも1種と水素ガスとの混合ガス又はCH
    3ガスであることを特徴とする請求項1に記載の異方
    性ドライエッチング方法。
  3. 【請求項3】 反応ガスの総ガス流量に対するCOガス
    の混合比は70乃至95体積%であることを特徴とする
    請求項1又は2に記載の異方性ドライエッチング方法。
  4. 【請求項4】 前記フッ素、炭素及び水素を含む化合物
    気体に、酸素ガス、希ガス及び窒素ガスからなる群から
    選択されたガスを添加することを特徴とする請求項1乃
    至3のいずれか1項に記載の異方性ドライエッチング方
    法。
JP10009096A 1998-01-20 1998-01-20 異方性ドライエッチング方法 Pending JPH11214355A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP10009096A JPH11214355A (ja) 1998-01-20 1998-01-20 異方性ドライエッチング方法
TW088100636A TW440942B (en) 1998-01-20 1999-01-16 Anisotropic dry etching method
GB9901151A GB2333268B (en) 1998-01-20 1999-01-19 Anisotropic dry etching method
CN99100230A CN1113396C (zh) 1998-01-20 1999-01-19 各向异性干腐蚀方法
KR1019990001533A KR19990067997A (ko) 1998-01-20 1999-01-19 이방성 건식 에칭 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10009096A JPH11214355A (ja) 1998-01-20 1998-01-20 異方性ドライエッチング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000384279A Division JP3439455B2 (ja) 2000-12-18 2000-12-18 異方性ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH11214355A true JPH11214355A (ja) 1999-08-06

Family

ID=11711094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10009096A Pending JPH11214355A (ja) 1998-01-20 1998-01-20 異方性ドライエッチング方法

Country Status (5)

Country Link
JP (1) JPH11214355A (ja)
KR (1) KR19990067997A (ja)
CN (1) CN1113396C (ja)
GB (1) GB2333268B (ja)
TW (1) TW440942B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068958A (ko) * 2001-02-22 2002-08-28 닛뽄덴끼 가부시끼가이샤 반도체 장치의 제조방법 및 반도체 장치
US7211197B2 (en) 1999-08-27 2007-05-01 Tokyo Electron Limited Etching method and plasma processing method
WO2011108663A1 (ja) * 2010-03-04 2011-09-09 東京エレクトロン株式会社 プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040087153A1 (en) 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
US8501630B2 (en) 2010-09-28 2013-08-06 Tokyo Electron Limited Selective etch process for silicon nitride
CN103779203B (zh) * 2012-10-17 2016-11-02 株式会社日立高新技术 等离子蚀刻方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
IT1213230B (it) * 1984-10-23 1989-12-14 Ates Componenti Elettron Processo planox a becco ridotto per la formazione di componenti elettronici integrati.
US5643473A (en) * 1987-07-31 1997-07-01 Hitachi, Ltd. Dry etching method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211197B2 (en) 1999-08-27 2007-05-01 Tokyo Electron Limited Etching method and plasma processing method
KR100739909B1 (ko) 1999-08-27 2007-07-16 동경 엘렉트론 주식회사 에칭 방법 및 플라즈마 처리 방법
KR20020068958A (ko) * 2001-02-22 2002-08-28 닛뽄덴끼 가부시끼가이샤 반도체 장치의 제조방법 및 반도체 장치
WO2011108663A1 (ja) * 2010-03-04 2011-09-09 東京エレクトロン株式会社 プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
JP5466756B2 (ja) * 2010-03-04 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、半導体デバイスの製造方法、及びプラズマエッチング装置
KR101430093B1 (ko) * 2010-03-04 2014-09-22 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치
US9324572B2 (en) 2010-03-04 2016-04-26 Tokyo Electron Limited Plasma etching method, method for producing semiconductor device, and plasma etching device

Also Published As

Publication number Publication date
GB9901151D0 (en) 1999-03-10
KR19990067997A (ko) 1999-08-25
GB2333268B (en) 2000-01-19
CN1224235A (zh) 1999-07-28
CN1113396C (zh) 2003-07-02
GB2333268A (en) 1999-07-21
TW440942B (en) 2001-06-16

Similar Documents

Publication Publication Date Title
JP3330554B2 (ja) エッチング方法
US6939806B2 (en) Etching memory
US5035768A (en) Novel etch back process for tungsten contact/via filling
US4734157A (en) Selective and anisotropic dry etching
TWI453818B (zh) 電漿蝕刻方法
US6551940B1 (en) Undoped silicon dioxide as etch mask for patterning of doped silicon dioxide
JPS6365625A (ja) エッチング方法
JPH03161930A (ja) 耐熱金属のエツチング・プロセス
JPH0629253A (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
US6569776B2 (en) Method of removing silicon nitride film formed on a surface of a material with a process gas containing a higher-order fluorocarbon in combination with a lower-order fluorocarbon
JPH11186236A (ja) エッチング方法
JPH11243084A (ja) 酸化膜エッチング方法
JPH11214355A (ja) 異方性ドライエッチング方法
US5167760A (en) Etchback process for tungsten contact/via filling
JP3439455B2 (ja) 異方性ドライエッチング方法
JPH08293487A (ja) エッチング方法
JP2001127039A (ja) 半導体装置の製造方法
JP2836569B2 (ja) ドライエッチング方法
JPH10177992A (ja) 微細コンタクトホールのテーパエッチング方法
JP3628863B2 (ja) 半導体装置の製造方法
JP3080055B2 (ja) ドライエッチング方法
JPH09321024A (ja) 半導体装置の製造方法
JPS61184823A (ja) 集積回路にコンタクトを製作する方法
KR100431823B1 (ko) 반도체 소자의 콘택 형성방법
JP2006128245A (ja) 絶縁膜の加工方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Effective date: 20060303

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060919