KR19990067997A - 이방성 건식 에칭 방법 - Google Patents
이방성 건식 에칭 방법 Download PDFInfo
- Publication number
- KR19990067997A KR19990067997A KR1019990001533A KR19990001533A KR19990067997A KR 19990067997 A KR19990067997 A KR 19990067997A KR 1019990001533 A KR1019990001533 A KR 1019990001533A KR 19990001533 A KR19990001533 A KR 19990001533A KR 19990067997 A KR19990067997 A KR 19990067997A
- Authority
- KR
- South Korea
- Prior art keywords
- gas
- film
- silicon
- anisotropic dry
- dry etching
- Prior art date
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 23
- 238000000034 method Methods 0.000 title claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 41
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 41
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000011737 fluorine Substances 0.000 claims abstract description 17
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 17
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 14
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 14
- 229910002091 carbon monoxide Inorganic materials 0.000 claims abstract description 14
- 150000001875 compounds Chemical class 0.000 claims abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000001257 hydrogen Substances 0.000 claims abstract description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 12
- 239000012495 reaction gas Substances 0.000 claims abstract description 8
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract 7
- 238000005530 etching Methods 0.000 claims description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 5
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 5
- 229910001882 dioxygen Inorganic materials 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
실리콘 산화막, 폴리실리콘막 및 실리콘막에 대해 실리콘 질화막을 선택적으로 이방성 건식 에칭하는 방법에 있어서, 기판 온도를 10℃ 이하로 설정하고, 불소, 탄소 및 수소가 함유된 화합물 가스와 일산화 탄소의 혼합 가스를 반응 가스로서 사용한다. 이 방법에 의하면, 실리콘 산화막, 폴리실리콘막 및 실리콘막의 어느 것에 대해서도 실리콘 질화막을 선택적으로 이방성 건식 에칭할 수 있다.
Description
본 발명은 실리콘 산화막, 폴리실리콘막 및 실리콘막에 대해 실리콘 질화막을 선택적으로 이방성 건식 에칭하는 이방성 건식 에칭 방법에 관한 것이다.
실리콘 질화막을 건식 에칭하는 종래의 방법으로는, 예를 들면, 일본 특허 출원 공개 평8-321484호에 개시된 바와 같이 SF6가스를 사용하는 것과 예를 들면, 일본 특허 출원 공개 평6-181190호에 개시된 바와 같이 NF3, Cl2등을 사용하는 것이 있다. 이들 종래 기술에 따르면, 실리콘 산화막에 대해 실리콘 질화막을 선택적으로 에칭하는 것이 가능하다. 그러나, 실리콘 에칭 속도가 빠르기 때문에, 실리콘막에 대해 실리콘 질화막을 선택적으로 에칭한다는 것은 불가능하다. 예를 들면 CHF3또는 CF4및 H2의 혼합된 가스를 이용할 경우, 실리콘의 에칭 속도는 감소될 수 있고 실리콘 질화막은 실리콘에 대해 선택적으로 에칭될 수 있다. 그러나, 그러한 혼합 가스의 사용은 실리콘 산화막의 에칭 속도의 증가를 초래한다. 따라서, 실리콘막과 실리콘 산화막 둘다에 대해 높은 에칭 선택비를 가진 실리콘 질화막을 에칭한다는 것은 곤란하였다.
전술된 기술적 배경에 관련하여, 일본 특허 출원 공개 소59-222933호와 소60-115232호는 실리콘막과 실리콘 산화막에 대해 실리콘 질화막을 선택적으로 에칭하는 방법으로서 CH2F2와 CH3F와 같이 F 대 H 혼합비가 2 이하인 가스를 이용하는 기술을 개시하고 있다. 즉, 이들 공보에는 F 대 H 혼합비가 2 이하인 가스를 이용함으로써 실리콘막과 실리콘 산화막에 대해 실리콘 질화막이 선택적으로 에칭될 수 있다는 것을 교시하고 있다.
그러나, F 대 H 혼합비가 2 이하인 가스는 폭발 범위 내에 있기 때문에, 다루기가 곤란하다는 단점이 있다.
본 발명의 목적은 실리콘 산화막, 폴리실리콘막 및 실리콘막 모두에 대해 실리콘 질화막을 선택적으로 이방성 건식 에칭할 수 있는 이방성 건식 에칭 방법을 제공함에 있다.
본 발명에 따른 이방성 건식 에칭 방법은 실리콘 산화막, 폴리실리콘막 및 실리콘막에 대해 실리콘 질화막을 선택적으로 이방성 건식 에칭하는 방법이다. 본 발명에 따른 이방성 건식 에칭 방법은 기판 온도를 10℃ 이하로 설정하고, 불소, 탄소 및 수소를 함유한 화합물 가스와 일산화 탄소의 혼합 가스를 반응 가스로서 사용하는 것을 특징으로 한다.
이 이방성 건식 에칭 방법에 있어서, 불소, 탄소 및 수소를 함유한 화합물 가스는 CHF3, CF4및 C2F6로 구성된 그룹로 부터 선택된 적어도 하나와 수소 가스의 혼합 가스 또는 CHF3가스 중 하나인 것이 바람직하다. 또한, 반응 가스의 전체 가스 유량에 대한 CO 가스의 혼합비는 70 내지 95 체적 ％인 것이 바람직하다.
본 발명에 따르면, 불소, 탄소 및 수소를 함유한 화합물 가스로서, CH2F2와 CH3F와 같이 F 대 H 혼합비가 2 이하인 단순 가스를 특별히 사용할 필요는 없다.
도 1은 본 발명의 원리를 설명하기 위하여 기판 온도와 각 막의 에칭 속도 간의 관계를 나타낸 그래프.
도 2a 내지 도 2e는 본 발명을 콘택 홀 에칭에 적용한 실시예를 단계 순으로 나타낸 단면도.
도 3a 내지 도 3c는 본 발명을 홈 에칭에 적용한 실시예를 단계 순으로 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘 기판
2, 4, 5 : 실리콘 산화막
3 : 폴리실리콘막
6 : 실리콘 질화막
7 : 층간 절연막
8 : 레지스트
9 : 콘택 홀
본 발명의 실시예들은 첨부된 도면들을 참조하여 상세히 기술될 것이다. 우선 실리콘 질화막과, 다른 실리콘 산화막들과 실리콘 막들에 대한 실리콘 질화막의 에칭 선택비를 설명할 것이다. 도 1은 기판 온도를 나타내는 가로 좌표축과 막 에칭 속도를 나타내는 세로 좌표축을 가지며, 기판 온도와 각 막들의 에칭 속도 간의 관계를 나타낸 그래프이다. 이 에칭 속도는 평행 평판형 건식 에칭 시스템을 이용하여 측정되었다. CHF3는 불소, 탄소 및 수소 가스를 함유한 화합물 가스로서 사용되었다. 반응 가스로서 CHF3와 CO의 혼합 가스를 이용하여, 실리콘 질화막, 폴리실리콘막 및 실리콘 산화막의 에칭 속도는 기판 온도를 변경하면서 측정되었다. 에칭이 통상적으로 수행되었던 50℃ 내지 100℃의 기판 온도에서, 실리콘 질화막의 에칭 속도는 느리고, 특히 실리콘 산화막에 대해 실리콘 질화막을 선택적으로 에칭하는 것은 불가능하다. 기판 온도가 감소됨에 따라, 실리콘 질화막의 에칭 속도는 급속히 증가되었다. 폴리실리콘막의 에칭 속도와 실리콘 산화막의 에칭 속도는 다소 증가하였고 실리콘 질화막의 에칭 속도 보다 훨씬 더 느렸다. 50℃ 이하의 기판 온도에서, 실리콘 질화막의 에칭 속도는 크게 증가하였다. 10℃ 이하의 기판 온도에서, 실리콘 산화막에 대한 실리콘 질화막의 에칭 선택비는 5 이상이었다. 더욱이, 폴리실리콘막의 에칭 속도가 훨씬 더 느렸기 때문에, 폴리실리콘막에 대해 10 이상의 에칭 선택비로 실리콘 질화막을 에칭하는 것이 가능하였다.
기판의 온도가 감소함에 따라 실리콘 질화막의 에칭 속도가 증가하는 이유는 기판의 온도가 낮아질수록 반응물이 쉽게 생성되기 때문이라고 사료된다. 바꾸어 말하자면, CO가 부가되는 경우, 불소가 COF 형태로 추출되고 불소가 부족한 플라즈마가 발생한다. 게다가, 기판 온도가 감소함에 따라, CHF2와 같은 탄화 불소로부터 발생되거나 압축 해제되며, 기판에 부착된 CxHy의 양이 증가한다. 그렇다면, 반응물인 HCN은 양적으로 증가하고 고갈되어, 실리콘 질화막의 에칭 속도가 증가하게 된다. 한편, CO가 첨가되는 경우, 실리콘 산화막 상에서는 F의 양이 불충분하게 된다. 그 결과, 실리콘 산화막의 에칭 속도는 감소한다. 폴리실리콘막 또는 실리콘막 상에서는 CO가 첨가될 때 이온 충격 내성이 높은 탄소가 풍부한 중합막(polymerized film)의 침적이 가속된다. 침적막들이 실리콘 표면을 보호하기 때문에, 폴리실리콘막의 에칭 속도와 실리콘막의 에칭 속도는 느리다고 사료된다.
CHF3대 CO의 혼합비에 대해서는, 불소가 부족한 플라즈마를 생성하고 실리콘 산화막의 에칭 속도를 저레벨로 억제하기 위하여 CO가스를 전체 가스 유량의 70％ 이상 부가되어야 한다는 것을 발견하였다.
다음으로, 본 발명이 전술된 원리에 기초하여 적용되는 이방성 건식 에칭 방법이 설명될 것이다. 도 2a 내지 도 2e는 제1 실시예를 나타내는 단면도들을 단계순으로 나타낸 도면이다. 제1 실시예에서, 본 발명의 이방성 건식 에칭 방법은 스톱퍼(stopper)로서 사용된 질화막을 이용하여 셀프-얼라인된 콘택의 질화막을 제거하는데 사용된다.
우선, 도 2a에 나타난 바와 같이, 실리콘 산화막(2), 폴리실리콘막(3) 및 실리콘 산화막(4)는 실리콘 기판(1) 상에 순차적으로 피착된다. 레지스트(도시되지 않음)를 형성한 후, 이 레지스트를 패터닝한다. 이 레지스트를 마스크로서 이용하여, 실리콘 산화막(2), 폴리실리콘막(3) 및 실리콘 산화막(4)을 이방성 건식 에칭함으로써, 전극 배선이 형성된다.
다음으로, 도 2b에 나타난 바와 같이, 실리콘 산화막(5)은 전체 표면 상에 피착된다. 이 실리콘 산화막(5)을 이방성 에치-백(atch-back)하여 배선의 측면 상에 측벽을 형성한다.
도 2c에 나타난 바와 같이, 에칭 스톱퍼로서 제공되는 실리콘 질화막(6)은 전체 표면 상에 피착되고 BPSG막과 같은 층간 절연막(7)이 형성된다. 이후, 레지스트(8)에 의해 콘택 홀 패턴이 형성된다.
이어서, 도 2d에 나타난 바와 같이, 레지스트(8)을 마스크로서 이용하여, 층간 절연막(7)이 이방성 건식 에칭되고 콘택 홀(9)은 스톱퍼로서 제공되는 실리콘 질화막(6)에 도달할 때 까지 형성된다.
도 2e에 나타난 바와 같이, 콘택 홀(9)의 내부에 노출되어 있는 실리콘 질화막(6)이 제거되고 실리콘 기판(1) 내에 홀이 형성된다. 본 발명의 실시예는 실리콘 질화막(6)의 제거에 적용된다. 즉, 실리콘 질화막(6)은 실리콘 산화막(5)과 실리콘 기판(1)에 대해 동시에 선택적으로 에칭된다.
바꾸어 말하자면, 에칭은 예를 들면, CHF310 sccm, CO 가스 90 sccm, 압력 40 mTorr, 고주파(RF) 전력 150 W 및 기판 온도 10℃에서 90초 동안 수행된다. 에칭 프로세스의 결과로서, 콘택 홀(9) 내의 실리콘 질화막(6)은 선택적으로 제거된다. 이때, 실리콘 질화막은 본 발명에 따른 실리콘 산화막(5) 및 실리콘 기판(1)에 대해 선택적으로 에칭될 수 있기 때문에, 실리콘 산화막(5)과 실리콘 기판(1)은 양적으로 덜 제거된다. 이후, 콘택 홀(9) 내에 도전 재료가 매몰되어 기판과 상부 배선층 간에 연속성을 제공한다. 이 경우, 콘택 홀은 도전 재료로 인해 전극 배선이 단락되지 않으며 실리콘 기판을 깊게 파헤칠 필요없이 셀프 얼라인된 콘택에 의해 안정되게 형성될 수 있다.
도 3a 내지 도 3c는 본 발명의 제2 실시예를 나타내는 단면도들을 단계 순으로 나타낸 도면이다. 이 실시예에서, 본 발명은 폴리실리콘의 콘택 플러그 상에 홈(groove) 배선을 형성하는 홈 형성 단계에 적용된다.
우선, 도 3a에 나타난 바와 같이, 폴리실리콘의 콘택 플러그(11)는 실리콘 기판(10) 상에 피착된 산화막(12) 내에 형성된다. 이후, 레지스트(15)에 의해 에칭 스톱퍼로서 제공되는 실리콘 질화막(13)과 층간 절연막으로서 제공되는 실리콘 산화막(14)이 형성된다.
도 3b에 나타난 바와 같이, 레지스트(15)를 마스크로서 이용하여, 실리콘 산화막(14)에 이방성 건식 에칭이 수행되고 스톱퍼로서 제공되는 실리콘 질화막(13)에 도달될 때 까지 홈이 형성된다.
이후, 도 3c에 나타난 바와 같이, 레지스트(15)를 마스크로서 이용하여, 실리콘 질화막(13)이 제거됨으로써 폴리실리콘 플러그(11)이 노출된다. 본 실시예는 실리콘 질화막(13)의 제거에 적용된다. 즉, 실리콘 질화막(13)은 실리콘 산화막(12)과 폴리실리콘 플러그(11)에 대해 동시에 선택적으로 에칭된다. 제1 실시예에서와 같은 에칭 조건이 사용된다. 따라서, 실리콘 질화막(13)이 제거된다. 여기서, 실리콘 질화막(13)은 실리콘 산화막(12)과 폴리실리콘 플러그(11)에 대해 선택적으로 에칭될 수 있기 때문에, 실리콘 산화막(12)과 폴리실리콘 플러그(11)는 덜 제거되고, 이로 인해 홈의 하부가 평탄화될 수 있다.
본 발명이 전술된 실시예에 국한되지 않는다는 것은 물론이다. 본 실시예에서는, 탄소, 수소 및 불소를 함유한 화합물 가스와 CO의 혼합 가스가 사용된다. 이 혼합 가스에 적은 양의 산소 가스, 희가스 또는 질소 가스를 첨가하여 에칭 제거도를 향상시킬 수 있다.
전술된 바와 같이, 본 발명에 따르면, 기판 온도를 10℃ 이하로 설정하고 불소, 탄소 및 수소가 함유된 화합물 가스와 일산화 탄소(CO)의 혼합 가스를 반응 가스로 이용함으로써, 실리콘 질화막은 실리콘 산화막, 폴리실리콘막 및 실리콘막 모두에 대해 선택적으로 이방성 건식 에칭될 수 있다. 따라서, 본 발명은 종래에는 구현하기 곤란하였던 반도체 장치 구조를 구현할 수 있다.
Claims (8)
- 이방성 건식 에칭 방법에 있어서,실리콘 산화막, 폴리실리콘막 및 실리콘막에 대해 실리콘 질화막을 선택적으로 이방성 건식 에칭하는 단계를 포함하고,상기 에칭은 기판 온도를 10℃ 이하로 하고, 불소, 탄소 및 수소가 함유된 화합물 가스와 일산화 탄소(CO 가스)의 혼합 가스를 반응 가스로서 사용하는 조건하에서 수행되는것을 특징으로 하는 이방성 건식 에칭 방법.
- 제1항에 있어서, 불소, 탄소 및 수소가 함유된 상기 화합물 가스는 CHF3, CF4및 C2F6가스로 구성된 그룹으로 부터 선택된 적어도 하나의 가스와 수소 가스의 혼합 가스 또는 CHF3가스인 것을 특징으로 하는 이방성 건식 에칭 방법.
- 제1항에 있어서, 상기 반응 가스의 전체 가스 유량에 대한 CO 가스의 혼합비는 70 내지 95 체적 ％인 것을 특징으로 하는 이방성 건식 에칭 방법.
- 제2항에 있어서, 상기 반응 가스의 전체 가스 유량에 대한 CO 가스의 혼합비는 70 내지 95 체적 ％인 것을 특징으로 하는 이방성 건식 에칭 방법.
- 제1항에 있어서, 불소, 탄소 및 수소가 함유된 상기 화합물 가스에 산소 가스, 희가스(rare gas) 및 질소 가스로 구성된 그룹으로부터 선택된 가스가 첨가되는 것을 특징으로 하는 이방성 건식 에칭 방법.
- 제2항에 있어서, 불소, 탄소 및 수소가 함유된 상기 화합물 가스에 산소 가스, 희가스 및 질소 가스로 구성된 그룹으로부터 선택된 가스가 첨가되는 것을 특징으로 하는 이방성 건식 에칭 방법.
- 제3항에 있어서, 불소, 탄소 및 수소가 함유된 상기 화합물 가스에 산소 가스, 희가스 및 질소 가스로 구성된 그룹으로부터 선택된 가스가 첨가되는 것을 특징으로 하는 이방성 건식 에칭 방법.
- 제4항에 있어서, 불소, 탄소 및 수소가 함유된 상기 화합물 가스에 산소 가스, 희가스 및 질소 가스로 구성된 그룹으로부터 선택된 가스가 첨가되는 것을 특징으로 하는 이방성 건식 에칭 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10009096A JPH11214355A (ja) | 1998-01-20 | 1998-01-20 | 異方性ドライエッチング方法 |
| JP1998-009096 | 1998-01-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990067997A true KR19990067997A (ko) | 1999-08-25 |
Family
ID=11711094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990001533A KR19990067997A (ko) | 1998-01-20 | 1999-01-19 | 이방성 건식 에칭 방법 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH11214355A (ko) |
| KR (1) | KR19990067997A (ko) |
| CN (1) | CN1113396C (ko) |
| GB (1) | GB2333268B (ko) |
| TW (1) | TW440942B (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4471243B2 (ja) * | 1999-08-27 | 2010-06-02 | 東京エレクトロン株式会社 | エッチング方法およびプラズマ処理方法 |
| JP2002252222A (ja) * | 2001-02-22 | 2002-09-06 | Nec Corp | 半導体装置の製造方法、及び半導体装置 |
| US20040087153A1 (en) | 2002-10-31 | 2004-05-06 | Yan Du | Method of etching a silicon-containing dielectric material |
| KR101430093B1 (ko) * | 2010-03-04 | 2014-09-22 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치 |
| US8501630B2 (en) * | 2010-09-28 | 2013-08-06 | Tokyo Electron Limited | Selective etch process for silicon nitride |
| CN103779203B (zh) * | 2012-10-17 | 2016-11-02 | 株式会社日立高新技术 | 等离子蚀刻方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3420347A1 (de) * | 1983-06-01 | 1984-12-06 | Hitachi, Ltd., Tokio/Tokyo | Gas und verfahren zum selektiven aetzen von siliciumnitrid |
| IT1213230B (it) * | 1984-10-23 | 1989-12-14 | Ates Componenti Elettron | Processo planox a becco ridotto per la formazione di componenti elettronici integrati. |
| US5643473A (en) * | 1987-07-31 | 1997-07-01 | Hitachi, Ltd. | Dry etching method |
-
1998
- 1998-01-20 JP JP10009096A patent/JPH11214355A/ja active Pending
-
1999
- 1999-01-16 TW TW088100636A patent/TW440942B/zh not_active IP Right Cessation
- 1999-01-19 GB GB9901151A patent/GB2333268B/en not_active Expired - Fee Related
- 1999-01-19 CN CN99100230A patent/CN1113396C/zh not_active Expired - Fee Related
- 1999-01-19 KR KR1019990001533A patent/KR19990067997A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| GB9901151D0 (en) | 1999-03-10 |
| GB2333268B (en) | 2000-01-19 |
| TW440942B (en) | 2001-06-16 |
| GB2333268A (en) | 1999-07-21 |
| JPH11214355A (ja) | 1999-08-06 |
| CN1113396C (zh) | 2003-07-02 |
| CN1224235A (zh) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654114A (en) | Dry etching method for selectively etching silicon nitride existing on silicon dioxide | |
| US6284149B1 (en) | High-density plasma etching of carbon-based low-k materials in a integrated circuit | |
| JP3330554B2 (ja) | エッチング方法 | |
| US7153779B2 (en) | Method to eliminate striations and surface roughness caused by dry etch | |
| JP3152428B2 (ja) | 選択的異方性を用いて局部相互接続を形成する改良方法 | |
| US6007733A (en) | Hard masking method for forming oxygen containing plasma etchable layer | |
| US8012365B2 (en) | Deep anisotropic silicon etch method | |
| US20060011579A1 (en) | Gas compositions | |
| JPS6365625A (ja) | エッチング方法 | |
| US6890863B1 (en) | Etchant and method of use | |
| JPH11243084A (ja) | 酸化膜エッチング方法 | |
| KR19990067997A (ko) | 이방성 건식 에칭 방법 | |
| US6069087A (en) | Highly selective dry etching process | |
| JP3439455B2 (ja) | 異方性ドライエッチング方法 | |
| JP2010098101A (ja) | 半導体装置の製造方法 | |
| JP2836569B2 (ja) | ドライエッチング方法 | |
| JP3628863B2 (ja) | 半導体装置の製造方法 | |
| JP3080055B2 (ja) | ドライエッチング方法 | |
| CN111799180B (zh) | 半导体器件及其形成方法 | |
| KR0171094B1 (ko) | 산화막과 질화막으로 이루어진 층간절연막의 식각방법 | |
| US6261965B1 (en) | Effective removal of undesirably formed silicon carbide during the manufacture of semiconductor device | |
| KR0146174B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP3383939B2 (ja) | ドライエッチング方法 | |
| KR0167694B1 (ko) | 반도체 소자 제조시 경사 콘택홀 형성 방법 | |
| KR0142838B1 (ko) | 플라즈마 식각 장치의 쳄버 크리닝 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |