JP3628863B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3628863B2
JP3628863B2 JP00209798A JP209798A JP3628863B2 JP 3628863 B2 JP3628863 B2 JP 3628863B2 JP 00209798 A JP00209798 A JP 00209798A JP 209798 A JP209798 A JP 209798A JP 3628863 B2 JP3628863 B2 JP 3628863B2
Authority
JP
Japan
Prior art keywords
silicon nitride
film
nitride film
semiconductor device
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00209798A
Other languages
English (en)
Other versions
JPH11204500A (ja
Inventor
峰生 山口
秀夫 二河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP00209798A priority Critical patent/JP3628863B2/ja
Publication of JPH11204500A publication Critical patent/JPH11204500A/ja
Application granted granted Critical
Publication of JP3628863B2 publication Critical patent/JP3628863B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置を製造する際に窒化シリコン膜をエッチング停止膜に用いるドライエッチング方法において、被エッチング膜のエッチング停止膜に対する高いエッチング選択比(=被エッチング膜のエッチング速度/窒化シリコン膜のエッチング速度)を実現する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体素子の微細化を実現するための加工技術として、窒化シリコン膜をエッチング停止膜に用いた酸化膜ドライエッチング技術が注目されている。この酸化膜エッチング技術の応用例の一つとして、自己整合コンタクト(selfaligned contact;SAC)技術がある。
【0003】
SAC技術は、微細なコンタクトホールを形成することができると共に、コンタクトホール形成工程における位置合わせのためのマスクパターンの設計余裕を不要にできるという利点を有している。
【0004】
以下、従来のSAC形成方法について図面を参照しながら説明する。
【0005】
図9(a)〜(e)は従来のSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図9(a)に示すように、例えばシリコンからなる半導体基板101の上に、ゲート絶縁膜及び導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なってゲート絶縁膜102及びゲート電極103をそれぞれ形成する。その後、ゲート電極103同士を互いに絶縁する絶縁膜104をゲート電極103の上面及び側面を覆うように形成する。
【0006】
次に、図9(b)に示すように、例えばCVD法を用いて、半導体基板101の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜105を堆積する。
【0007】
次に、図9(c)に示すように、例えばCVD法を用いて、半導体基板101の上に全面にわたって酸化シリコンからなる層間絶縁膜106を堆積した後、該層間絶縁膜106の上にフォトレジストを塗布し、フォトリソグラフィーを用いて、例えば、半導体基板101におけるゲート電極103同士の間の領域に形成されているソース・ドレイン領域をコンタクト形成領域とすると、該コンタクト形成領域を含む領域に開口部107aを有するレジストパターン107を形成する。ここで、開口部107aの開口幅のゲート長方向の寸法はゲート電極103同士の間隔よりも大きくてもよい。
【0008】
次に、図9(d)に示すように、エッチングガスにC 等のフッ化炭素(C )又はCH F等のフッ化炭化水素(C )を用い、レジストパターン107をマスクとして且つ窒化シリコン膜105をエッチング停止膜として、層間絶縁膜106に対してドライエッチングを行なって、層間絶縁膜106のコンタクト形成領域を開口し、窒化シリコン膜105の上面におけるゲート電極103の互いに対向する側の側端部からなる凹状部105aを露出させる。
【0009】
このとき、酸化シリコンからなる層間絶縁膜106のエッチング速度に対して窒化シリコン膜105のエッチング速度を小さくして、高選択比(選択比=層間絶縁膜106のエッチング速度/窒化シリコン膜105のエッチング速度)を確保することによって、レジストパターン107の開口部107aの幅寸法よりも小さい底部を有する凹状部105aを形成できる。さらに、レジストパターン107の位置合わせがずれたとしても、凹状部105aは、窒化シリコン膜105におけるゲート電極102の互いに対向するゲート長側の端部に形成された段差部で規定される。このドライエッチングでは、エッチングガスとして、前述したフッ化炭素又はフッ化炭化水素を用いることにより炭素原子が十分に存在するため、フッ化炭素(CF)からなる堆積膜が窒化シリコン膜105上に形成され、該堆積膜によって窒化シリコン膜105が保護されることにより選択比が確保されている。
【0010】
次に、図9(e)に示すように、エッチング停止膜としての窒化シリコン膜105の上面の凹状部105aに露出する部分に対して、フッ化炭素又はフッ化炭化水素を用いたドライエッチングを行なって半導体基板101の上面を露出させるとコンタクトホール108が完成する。
【0011】
【発明が解決しようとする課題】
しかしながら、前記従来のSAC形成方法を用いた半導体装置の製造方法は、窒化シリコン膜105に対する層間絶縁膜106のエッチング速度の選択比が小さいという問題がある。
【0012】
また、選択比を確保する機構が、エッチング中に窒化シリコン膜105の上に堆積するフッ化炭素からなる堆積膜を用いて保護するという機構であるため、ドライエッチング装置内にも多量の堆積膜が形成され、ダストの原因となるという問題がある。
【0013】
また、エッチング停止膜として用いた窒化シリコン膜105を除去するためのドライエッチング工程が必要となるため、コストが上昇するという問題がある。
【0014】
本発明は、前記従来の問題を解決し、窒化シリコン膜をエッチング停止膜として用いても高い選択比を実現できるようにする共に、ドライエッチング装置内を清浄な状態に保てるようにすることを目的とする。
【0015】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、エッチング停止膜である窒化シリコン膜自体にアンモニウム化合物からなる化合物膜を生成する構成とするものである。
【0016】
本発明に係る第1の半導体装置の製造方法は、半導体基板上に凹状部を有する窒化シリコン膜を形成する窒化シリコン膜形成工程と、窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、フッ化炭化水素と酸化性ガス(炭素元素を含むガスを除く)とを含む反応性ガスを用いて、窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成しながら、該化合物膜をエッチング停止膜として、窒化シリコン膜に対して酸化シリコン膜を選択的にドライエッチングすることにより、酸化シリコン膜における窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えている。
【0017】
第1の半導体装置の製造方法によると、開口部形成工程において、酸化シリコン膜のエッチング停止膜に用いる窒化シリコン膜の少なくとも表面部に、炭素及びフッ素を含むガスと酸化性ガスとを含む反応性ガスを用いて、アンモニウム化合物からなる化合物膜を生成するため、該化合物膜に対する酸化シリコン膜のエッチング速度の選択比が極めて大きくなる。また、アンモニウム化合物を含む窒化シリコン膜はエッチングされてもフッ化炭素からなる堆積膜が形成されにくいため、エッチング装置内を清浄に保つことができる。
【0018】
第1の半導体装置の製造方法において、開口部形成工程が、窒化シリコン膜の凹状部に該窒化シリコン膜に含まれる窒素を用いて化合物膜を生成するドライエッチングを行なう工程であることが好ましい。
【0019】
第1の半導体装置の製造方法において、開口部形成工程におけるドライエッチングが、フッ化炭化水素と該フッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガス、又はフッ化炭化水素と希ガスとフッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガスを用いたプラズマエッチングであることが好ましい。
【0020】
第1の半導体装置の製造方法において、フッ化炭化水素がCHF であることが好ましい。
【0021】
第1の半導体装置の製造方法において、酸化性ガスが酸素ガスであることが好ましい。
【0022】
第1の半導体装置の製造方法において、酸化性ガスがオゾンガスであることが好ましい。
【0023】
第1の半導体装置の製造方法において、酸化性ガスが、半導体基板上に形成された酸素を含有する部材から放出される酸素を含むことが好ましい。
【0024】
第1の半導体装置の製造方法において、酸素を含有する部材がフォトレジストであることが好ましい。
【0025】
第1の半導体装置の製造方法において、窒化シリコン膜除去工程が水又は水を含む溶液を用いた洗浄工程であることが好ましい。
【0026】
本発明に係る第2の半導体装置の製造方法は、半導体基板上に凹状部を有する水素を含む窒化シリコン膜を形成する窒化シリコン膜形成工程と窒化シリコン膜の上にフッ素を含む酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、酸化シリコン膜堆積工程に含まれ、窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成する化合物膜生成工程と、化合物膜をエッチング停止膜として、窒化シリコン膜に対して酸化シリコン膜選択的にドライエッチングすることにより、酸化シリコン膜における窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えている。
本発明に係る第3の半導体装置の製造方法は、半導体基板上に凹状部を有する水素を含む窒化シリコン膜を形成する窒化シリコン膜形成工程と、窒化シリコン膜を酸素及びフッ素を含むプラズマに曝して、窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成する化合物膜生成工程と、窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、化合物膜をエッチング停止膜として、窒化シリコン膜に対して酸化シリコン膜を選択的にドライエッチングすることにより、酸化シリコン膜における窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えている。
本発明に係る第4の半導体装置の製造方法は、半導体基板上に凹状部を有する水素を含む窒化シリコン膜を形成する窒化シリコン膜形成工程と、窒化シリコン膜に対して酸素及びフッ素をイオン注入して、窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成する化合物膜生成工程と、窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、化合物膜をエッチング停止膜として、窒化シリコン膜に対して酸化シリコン膜を選択的にドライエッチングすることにより、酸化シリコン膜における窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えている。
【0027】
第2から第4の半導体装置の製造方法によると、化合物膜生成工程において、酸化シリコン膜のエッチング停止膜に用いる窒化シリコン膜の少なくとも表面部に、アンモニウム化合物からなる化合物膜を生成するため、該化合物膜に対する酸化シリコン膜のエッチング速度の選択比が極めて大きくなる。また、アンモニウム化合物を含む窒化シリコン膜はエッチングされてもフッ化炭素からなる堆積膜が形成されにくいため、エッチング装置内を清浄に保つことができる。
【0030】
第2から第4の半導体装置の製造方法において、窒化シリコン膜除去工程が水又は水を含む溶液を用いた洗浄工程であることが好ましい。
【0031】
本発明に係る第5の半導体装置の製造方法は、半導体基板上に、アンモニアとフッ素と酸素とを含むガスを原料ガスに添加することにより、少なくとも表面部にアンモニウム化合物からなる化合物膜を生成しながら、凹状部を有する窒化シリコン膜を形成する窒化シリコン膜形成工程と、窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、化合物膜をエッチング停止膜として、窒化シリコン膜に対して酸化シリコン膜選択的にドライエッチングすることにより、酸化シリコン膜における窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えている。
【0032】
第5の半導体装置の製造方法によると、窒化シリコン膜形成工程において、アンモニアとフッ素と酸素とを含むガスを原料ガスに添加することにより、酸化シリコン膜のエッチング停止膜に用いる窒化シリコン膜の少なくとも表面部に、アンモニウム化合物からなる化合物膜を生成するため、該化合物膜に対する酸化シリコン膜のエッチング速度の選択比が極めて大きくなる。また、アンモニウム化合物を含む窒化シリコン膜はエッチングされてもフッ化炭素からなる堆積膜が形成されにくいため、エッチング装置内を清浄に保つことができる。
【0034】
第3の半導体装置の製造方法において、窒化シリコン膜除去工程が水又は水を含む溶液を用いた洗浄工程であることが好ましい。
また、第1の半導体装置の製造方法は、開口部形成工程において、窒化シリコン膜に対する酸化シリコン膜のエッチング選択比が30よりも大きいことが好ましい。
また、第1の半導体装置の製造方法において、フッ化炭化水素はCHF 3 であり、酸化性ガスは酸素ガスであり、開口部形成工程におけるドライエッチングは、フッ化炭化水素と希ガスとフッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガスを用いたプラズマエッチングであり、窒化シリコン膜に対する酸化シリコン膜のエッチング選択比は30よりも大きいことが好ましい。
【0035】
【発明の実施の形態】
本願発明者らは、SAC形成方法を用いてコンタクトホールを形成する際に、エッチング停止膜に対する層間絶縁膜のドライエッチングのエッチング速度の選択比を高める手段を種々検討した結果、エッチング停止膜に用いる窒化シリコン膜にアンモニウム化合物を生成しておくと、該エッチング速度の選択比を高められるという知見を得ている。この場合には、フッ化炭素からなる堆積膜が形成されにくく、エッチング装置内を清浄に保つことができる。
【0036】
(第1の実施形態)
以下、本発明の第1の半導体装置の製造方法としての第1の実施形態について図面を参照しながら説明する。
【0037】
図1(a)〜(e)は本発明の第1の実施形態に係るSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図1(a)に示すように、例えばシリコンからなる半導体基板11の上に、シリコン酸化膜からなるゲート絶縁膜及びポリシリコンからなる導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なうことにより、ゲート絶縁膜12及びゲート電極13をそれぞれ形成する。その後、ゲート電極13同士を互いに絶縁する絶縁膜14をゲート電極13の上面及び側面を覆うように形成した後、ゲート電極13をマスクとして半導体基板11の所定領域に不純物イオンを注入してソース・ドレイン領域を形成する。
【0038】
次に、図1(b)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜15を堆積する。
【0039】
次に、図1(c)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたって酸化シリコンからなる層間絶縁膜16を堆積した後、該層間絶縁膜16の上にフォトレジストを塗布し、フォトリソグラフィーを用いて、半導体基板11のソース・ドレイン領域をコンタクト形成領域とすると、該コンタクト形成領域を含む領域に開口部17aを有するレジストパターン17を形成する。ここで、コンタクトホールのゲート長方向の幅寸法はゲート電極13同士の間隔によって自己整合的に規定されるため、開口部17aの開口幅のゲート長方向の寸法はゲート電極13同士の間隔よりも大きくてもよい。
【0040】
次に、図1(d)に示すように、ドライエッチング装置に平行平板型リアクティブイオンエッチング(RIE)装置を用いて、例えば、圧力を90Paとし、高周波電力を600Wとして、CHF の流量を40sccm、Heの流量を100sccm、O の流量を20sccmにそれぞれ設定してCHF に対するO の体積比が30%以上且つ40%以下となるようにこれらのガスを混合し、レジストパターン17をマスクとして、層間絶縁膜16に対してプラズマエッチングを行なう。このとき、後述するように、窒化シリコン膜15におけるレジストパターン17の開口部17aの下側の領域には、窒化シリコン膜15の少なくとも表面部にアンモニウム化合物膜15aが生成される。このように生成されたアンモニウム化合物膜15aをエッチング停止膜に用いると、窒化シリコン膜15に対する層間絶縁膜16のエッチング速度の選択比が大きく向上するため、レジストパターン17の位置がずれたとしても、層間絶縁膜16におけるレジストパターン17の開口部17aの下側に、ゲート電極13の互いに対向する側の段差部で規定された窒化シリコン膜15からなる凹状部15bが浸食されることなく確実に形成される。
【0041】
次に、図1(e)に示すように、RIE装置から取り出し、他のエッチング装置に搬送した後、エッチングガスにCHF 又はCF を用いて、窒化シリコン膜15の凹状部15bの底部をエッチング除去してコンタクトホール18を自己整合的に形成する。その後、例えば、蒸着法を用いて、コンタクトホール18にタングステン等からなるプラグを充填してコンタクトが完成する。
【0042】
なお、本実施形態においては、ドライエッチング装置にRIE装置を用いたが、これに限らず、他の方式のエッチング装置、例えば、誘導結合型エッチング装置又はヘリコン波プラズマエッチング装置等であってもよい。
【0043】
また、ドライエッチ用のガスに、フッ化炭化水素としてCHF 、希ガスとしてHeを用いているが、これに限らず、他のフッ化炭化水素や他の希ガスを用いてもよい。
【0044】
また、本実施形態においては、比較的高圧下でエッチングを行なうため希ガスを添加したが、必ずしも希ガスを添加しなくてもよい。
【0045】
また、酸化性ガスとして、酸素(O )ガスを用いているが、オゾン(O )ガスであってもよい。
【0046】
以下、前記のようなSAC形成方法における層間絶縁膜にエッチング停止膜に対するエッチング速度の高選択比が得られる理由について説明する。
【0047】
まず、エッチングガスに含まれる酸素ガスの濃度依存性について図面を参照しながら説明する。
【0048】
図2は本実施形態に係るSAC形成方法を用いた半導体装置の製造方法であって、酸化シリコン膜のエッチングに用いるエッチングガス中の酸素濃度変化に対する酸化シリコン膜のエッチング速度、窒化シリコン膜のエッチング速度及び選択比を示している。測定条件は、フッ化炭化水素としてのCHF と希ガスとしてのHeとを混合し、該混合ガスと酸素ガスとをRIE装置の反応室内に導入して高周波電力を600W、圧力を90Pa及びHeガスの流量を100sccmと一定にしてプラズマエッチングを行なっている。図2に示すように、酸素ガスの導入量が2体積%までは、フッ化炭素からなる堆積膜が形成されエッチングは進まない。酸素濃度を増やすにつれて該堆積膜が除去されて窒化シリコン膜のエッチング速度が増加し、選択比は徐々に低下する。さらに酸素濃度を増やし、酸素導入量が20体積%以上になると、窒化シリコン膜のエッチング速度が急激に低下し、30体積%となると窒化シリコン膜のエッチングは停止し、その結果、選択比は急上昇する。さらに、酸素濃度を増加させて40体積%を越えると窒化シリコン膜のエッチング速度が再度増加し始める。
【0049】
次に、エッチング停止膜である窒化シリコン膜の組成の酸素ガス濃度依存性を図面を参照しながら説明する。
【0050】
図3(a)は本実施形態に係るSAC形成方法を用いた半導体装置の製造方法であって、図1(d)に示す工程の途中における窒化シリコン膜の赤外線吸収スペクトルを示し、図3(b)は 図3(a)における波数が1300cm−1から1500cm−1までの部分を拡大して示している。図3(a)に示す波数が835cm−1のピークは窒化シリコン(SiN)の吸収である。また、図3(b)に示すように、酸素濃度が30体積%の条件下においてのみNH に起因する波数1433cm−1の吸収がみられる。
【0051】
このことから、酸素濃度が30体積%の条件下において、窒化シリコン膜の少なくとも表面部にアンモニウム化合物からなる化合物膜が形成されることによってエッチングが停止したことが分かる。また、この吸収ピークは、試料を水洗することにより消失することから、このアンモニウム化合物は水溶性であり、水洗することによって容易に除去できることが分かる。
【0052】
以上説明したように、本実施形態によると、酸化シリコンからなる層間絶縁膜16に対して開口部を形成するエッチング中に、エッチング停止膜となる窒化シリコン膜15の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成するため、該化合物膜は酸化シリコンのエッチング選択比を大きく向上させるので、酸化シリコン膜に対するエッチングの制御を極めて容易にする。従って、酸化シリコンからなる層間絶縁膜16に対して所望の形状を容易に形成することができるようになる。
【0053】
さらに、アンモニウム化合物膜が生成された窒化シリコン膜15はフッ化炭素からなる堆積膜の生成が抑制されるため、エッチング装置内を清浄に保つことができる。
【0054】
(第2の実施形態)
以下、本発明の第1の半導体装置の製造方法としての第2の実施形態について図面を参照しながら説明する。
【0055】
図4(a)〜(e)は本発明の第2の実施形態に係るSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図4(a)に示すように、例えばシリコンからなる半導体基板11の上に、シリコン酸化膜からなるゲート絶縁膜及びポリシリコンからなる導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なうことにより、ゲート絶縁膜12及びゲート電極13をそれぞれ形成する。その後、ゲート電極13同士を互いに絶縁する絶縁膜14をゲート電極13の上面及び側面を覆うように形成した後、ゲート電極13をマスクとして半導体基板11の所定領域に不純物イオンを注入してソース・ドレイン領域を形成する。
【0056】
次に、図4(b)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜21を膜厚が10nm程度となるように堆積する。
【0057】
次に、図4(c)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたって酸化シリコンからなる層間絶縁膜16を堆積した後、該層間絶縁膜16の上にフォトレジストを塗布し、フォトリソグラフィーを用いて、半導体基板11のソース・ドレイン領域をコンタクト形成領域とすると、該コンタクト形成領域を含む領域に開口部17aを有するレジストパターン17を形成する。
【0058】
次に、図4(d)に示すように、ドライエッチング装置にRIE装置を用いて、例えば、圧力を90Paとし、高周波電力を600Wとして、CHF の流量を40sccm、Heの流量を100sccm、O の流量を20sccmにそれぞれ設定してCHF に対するO の体積比が30%以上且つ40%以下となるようにこれらのガスを混合し、レジストパターン17をマスクとして、層間絶縁膜16に対してプラズマエッチングを行なう。このとき、エッチング停止膜としての窒化シリコン膜21におけるレジストパターン17の開口部の下側の領域がアンモニウム化合物膜21aに変化しており、アンモニウム化合物膜21aに対する層間絶縁膜16のエッチング速度の選択比が大きく向上するため、レジストパターン17の位置がずれたとしても、層間絶縁膜16におけるレジストパターン17の開口部17aの下側に、ゲート電極13の互いに対向する側の段差部で規定された窒化シリコン膜21の凹状部21bが確実に形成される。
【0059】
次に、図4(e)に示すように、洗浄工程において、水溶性のアンモニウム化合物に変化した窒化シリコン膜21の凹状部21bの底部を除去してコンタクトホール18を自己整合的に形成する。その後、例えば、蒸着法を用いて、コンタクトホール18にタングステン等からなるプラグを充填してコンタクトが完成する。
【0060】
このように本実施形態の特徴として、エッチング停止膜としての窒化シリコン膜21の膜厚を、該窒化シリコン膜21における凹状部21bの底部の全体が水溶性のアンモニウム化合物となるように堆積しているため、窒化シリコン膜21の凹状部21bの底部を除去するための新たな工程が不要となると共に、半導体基板11のソース・ドレイン拡散領域をプラズマに曝さなくて済むので、該ソース・ドレイン拡散領域に損傷を与えない。
【0061】
なお、本実施形態においては、ドライエッチング装置にRIE装置を用いたが、これに限らず、他の方式のエッチング装置、例えば、誘導結合型エッチング装置又はヘリコン波プラズマエッチング装置等であってもよい。
【0062】
また、ドライエッチ用のガスに、フッ化炭化水素としてCHF 、希ガスとしてHeを用いているが、これに限らず、他のフッ化炭化水素や他の希ガスを用いてもよい。
【0063】
また、本実施形態においては、比較的高圧下でエッチングを行なうため希ガスを添加したが、必ずしも希ガスを添加しなくてもよい。
【0064】
また、酸化性ガスとして、酸素(O )ガスを用いているが、オゾン(O )ガスであってもよい。
【0065】
(第3の実施形態)
以下、本発明の第1の半導体装置の製造方法としての第3の実施形態について図面を参照しながら説明する。
【0066】
図5(a)〜(e)は本発明の第3の実施形態に係るSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図5(a)に示すように、例えばシリコンからなる半導体基板11の上に、シリコン酸化膜からなるゲート絶縁膜及びポリシリコンからなる導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なうことにより、ゲート絶縁膜12及びゲート電極13をそれぞれ形成する。その後、ゲート電極13同士を互いに絶縁する絶縁膜14をゲート電極13の上面及び側面を覆うように形成した後、ゲート電極13をマスクとして半導体基板11の所定領域に不純物イオンを注入してソース・ドレイン領域を形成する。
【0067】
次に、図5(b)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜15を堆積する。
【0068】
次に、図5(c)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたって酸化シリコンからなる層間絶縁膜16を堆積した後、エッチング処理中に酸素を放出する材料、例えば、ポリビニルフェノールをベースポリマーに用いた化学増幅型レジスト等を用いてコンタクト形成領域を含む領域に開口部22aを有するエッチングマスク22を形成する。
【0069】
次に、図5(d)に示すように、RIE装置を用いて、例えば、圧力を90Paとし、高周波電力を600Wとして、CHF の流量を40sccm、Heの流量を100sccm、O の流量を20sccmにそれぞれ設定してCHF に対するO の体積比が15%程度となるようにこれらのガスを混合し、エッチングマスク22を用いて層間絶縁膜16に対してプラズマエッチングを行なう。
【0070】
このとき、CHF に対して30体積%以上の酸素を導入しなくても、エッチングマスク22の表面がエッチングされる際にその表面から所定量の酸素、この場合は1cc程度の酸素が放出されるため、コンタクト形成領域において実質的に窒化シリコン膜のエッチング速度が低下するガス比である、CHF に対するO の体積比が30%以上且つ40%以下の酸素濃度が達成されることによって、窒化シリコン膜15におけるエッチングマスク22の開口部22aの下側の領域に、窒化シリコン膜15の少なくとも表面部にアンモニウム化合物膜15aが生成されるので十分な選択比が確保される。
【0071】
次に、図5(e)に示すように、RIE装置から取り出し、他のエッチング装置に搬送した後、エッチングガスにCHF 又はCF を用いて、窒化シリコン膜15の凹状部15bの底部をエッチング除去してコンタクトホール18を自己整合的に形成する。その後、例えば、蒸着法を用いて、コンタクトホール18にタングステン等からなるプラグを充填してコンタクトが完成する。
【0072】
このように、本実施形態によると、エッチングマスク22に酸素原子を多量に含むフォトレジストを用いるため、エッチングガスに含ませる酸素ガスの濃度の設定の自由度を向上させることができる。
【0073】
なお、本実施形態においては、ドライエッチング装置にRIE装置を用いたが、これに限らず、他の方式のエッチング装置、例えば、誘導結合型エッチング装置又はヘリコン波プラズマエッチング装置等であってもよい。
【0074】
また、ドライエッチ用のガスに、フッ化炭化水素としてCHF 、希ガスとしてHeを用いているが、これに限らず、他のフッ化炭化水素や他の希ガスを用いてもよい。
【0075】
また、本実施形態においては、比較的高圧下でエッチングを行なうため希ガスを添加したが、必ずしも希ガスを添加しなくてもよい。
【0076】
また、酸化性ガスとして、酸素(O )ガスを用いているが、オゾン(O )ガスであってもよい。
【0077】
(第4の実施形態)
以下、本発明の第2の半導体装置の製造方法としての第4の実施形態について図面を参照しながら説明する。
【0078】
図6(a)〜(e)は本発明の第4の実施形態に係るSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図6(a)に示すように、例えばシリコンからなる半導体基板11の上に、シリコン酸化膜からなるゲート絶縁膜及びポリシリコンからなる導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なうことにより、ゲート絶縁膜12及びゲート電極13をそれぞれ形成する。その後、ゲート電極13同士を互いに絶縁する絶縁膜14をゲート電極13の上面及び側面を覆うように形成した後、ゲート電極13をマスクとして半導体基板11の所定領域に不純物イオンを注入してソース・ドレイン領域を形成する。
【0079】
次に、図6(b)に示すように、例えばプラズマCVD法を用いて、半導体基板11の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜23を水素を含むように、例えば原料であるシラン及びアンモニアの混合ガスをプラズマ化して堆積させる。
【0080】
次に、図6(c)に示すように、例えば、TEOS,CF 及び酸素の混合ガスを原料とするCVD法を用いて、半導体基板11の上に全面にわたってフッ素を含む酸化シリコンからなる層間絶縁膜24を堆積した後、該層間絶縁膜24の上にフォトレジストを塗布し、フォトリソグラフィーを用いて、半導体基板11のソース・ドレイン領域をコンタクト形成領域とすると、該コンタクト形成領域を含む領域に開口部17aを有するレジストパターン17を形成する。
【0081】
これにより、窒化シリコン膜23が水素を含むと共に、層間絶縁膜24がフッ素を含むため、窒化シリコン膜23の少なくとも表面部にはアンモニウム化合物膜23aが生成される。
【0082】
次に、図6(d)に示すように、CH FやCHF 等のフッ化炭化水素等を用いレジストパターン17をマスクとして、層間絶縁膜24に対してドライエッチングを行なう。このとき、エッチング停止膜としての窒化シリコン膜23にはあらかじめアンモニウム化合物膜23aが生成されているため、該アンモニウム化合物膜23aに対する層間絶縁膜24のエッチング速度の選択比が大きく向上する。
【0083】
次に、図6(e)に示すように、エッチングガスにCHF 又はCF を用いて、窒化シリコン膜23の凹状部23bの底部をエッチング除去してコンタクトホール18を自己整合的に形成する。その後、例えば、蒸着法を用いて、コンタクトホール18にタングステン等からなるプラグを充填してコンタクトが完成する。
【0084】
このように、本実施形態によると、層間絶縁膜24に対してドライエッチングを行なう前に、エッチング停止膜としての窒化シリコン膜23に、あらかじめ酸化シリコンに対して高い選択比を持つアンモニウム化合物膜23aを生成しているため、ドライエッチングを行なう際の各種設定条件の自由度が増す。
【0085】
(第5の実施形態)
以下、本発明の第2の半導体装置の製造方法としての第5の実施形態について図面を参照しながら説明する。
【0086】
図7(a)〜(f)は本発明の第5の実施形態に係るSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図7(a)に示すように、例えばシリコンからなる半導体基板11の上に、シリコン酸化膜からなるゲート絶縁膜及びポリシリコンからなる導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なうことにより、ゲート絶縁膜12及びゲート電極13をそれぞれ形成する。その後、ゲート電極13同士を互いに絶縁する絶縁膜14をゲート電極13の上面及び側面を覆うように形成した後、ゲート電極13をマスクとして半導体基板11の所定領域に不純物イオンを注入してソース・ドレイン領域を形成する。
【0087】
次に、図7(b)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜25Aをシラン及びアンモニアの混合ガスを原料として水素を含むように堆積させる。
【0088】
次に、図7(c)に示すように、窒化シリコン膜25Aの全面に対して酸素とフッ素とを用いたイオン注入を行なうことにより、窒化シリコン膜25Aの少なくとも表面部にアンモニウム化合物膜25aが生成された窒化シリコン膜25Bを形成する。
【0089】
次に、図7(d)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたって酸化シリコンからなる層間絶縁膜16を堆積した後、該層間絶縁膜16の上にフォトレジストを塗布し、フォトリソグラフィーを用いて、半導体基板11のソース・ドレイン領域をコンタクト形成領域とすると、該コンタクト形成領域を含む領域に開口部17aを有するレジストパターン17を形成する。
【0090】
次に、図7(e)に示すように、CH FやCHF 等のフッ化炭化水素等を用いレジストパターン17をマスクとして、層間絶縁膜16に対してドライエッチングを行なう。このとき、エッチング停止膜としての窒化シリコン膜25Bにはあらかじめアンモニウム化合物膜25aが生成されているため、該アンモニウム化合物膜25aに対する層間絶縁膜16のエッチング速度の選択比が大きく向上する。
【0091】
次に、図7(f)に示すように、エッチングガスにCHF 又はCF を用いて、窒化シリコン膜25Bの凹状部25bの底部をエッチング除去してコンタクトホール18を自己整合的に形成する。その後、例えば、蒸着法を用いて、コンタクトホール18にタングステン等からなるプラグを充填してコンタクトが完成する。
【0092】
このように、本実施形態によると、層間絶縁膜16に対してドライエッチングを行なう前に、エッチング停止膜としての窒化シリコン膜25Bに、あらかじめ酸化シリコンに対して高い選択比を持つアンモニウム化合物膜25aを生成しているため、ドライエッチングを行なう際の各種設定条件の自由度が増す。
【0093】
(第6の実施形態)
以下、本発明の第3の半導体装置の製造方法としての第6の実施形態について図面を参照しながら説明する。
【0094】
図8(a)〜(e)は本発明の第6の実施形態に係るSAC形成方法を用いた半導体装置の製造方法の工程順の断面構成を示している。まず、図8(a)に示すように、例えばシリコンからなる半導体基板11の上に、シリコン酸化膜からなるゲート絶縁膜及びポリシリコンからなる導体膜を順次形成した後、フォトリソグラフィーを用いて所定のレジストパターンを形成すると共に、該レジストパターンを用いてゲート絶縁膜及び導体膜に対してドライエッチングを行なうことにより、ゲート絶縁膜12及びゲート電極13をそれぞれ形成する。その後、ゲート電極13同士を互いに絶縁する絶縁膜14をゲート電極13の上面及び側面を覆うように形成した後、ゲート電極13をマスクとして半導体基板11の所定領域に不純物イオンを注入してソース・ドレイン領域を形成する。
【0095】
次に、図8(b)に示すように、例えばプラズマCVD法を用いて、半導体基板11の上に全面にわたってコンタクトホールを形成する際のエッチング停止膜となる窒化シリコン膜26を、通常用いる原料ガスであるSiH ,NH 及びN にCF とO とを添加した混合ガスを用いて堆積させる。これにより、窒化シリコン膜26は該窒化シリコン膜26の少なくとも表面部に、アンモニウム化合物膜26aが生成されながら堆積する。
【0096】
次に、図8(c)に示すように、例えばCVD法を用いて、半導体基板11の上に全面にわたって酸化シリコンからなる層間絶縁膜16を堆積した後、該層間絶縁膜16の上にフォトレジストを塗布し、フォトリソグラフィーを用いて、半導体基板11のソース・ドレイン領域をコンタクト形成領域とすると、該コンタクト形成領域を含む領域に開口部17aを有するレジストパターン17を形成する。
【0097】
次に、図8(d)に示すように、CH FやCHF 等のフッ化炭化水素等を用いレジストパターン17をマスクとして、層間絶縁膜16に対してドライエッチングを行なう。このとき、エッチング停止膜としての窒化シリコン膜26にはあらかじめアンモニウム化合物膜26aが生成されているため、該アンモニウム化合物膜26aに対する層間絶縁膜16のエッチング速度の選択比が大きく向上する。
【0098】
次に、図8(e)に示すように、エッチングガスにCHF 又はCF を用いて、窒化シリコン膜26の凹状部26bの底部をエッチング除去してコンタクトホール18を自己整合的に形成する。その後、例えば、蒸着法を用いて、コンタクトホール18にタングステン等からなるプラグを充填してコンタクトが完成する。
【0099】
このように、本実施形態によると、層間絶縁膜16に対してドライエッチングを行なう前に、エッチング停止膜としての窒化シリコン膜26に、あらかじめ酸化シリコンに対して高い選択比を持つアンモニウム化合物膜26aを生成しているため、ドライエッチングを行なう際の各種設定条件の自由度が増す。
【0100】
【発明の効果】
本発明の第1の半導体装置の製造方法によると、開口部形成工程において、エッチング停止膜である窒化シリコン膜の少なくとも表面部に、酸化シリコン膜のエッチング速度の選択比が極めて大きくなるアンモニウム化合物からなる化合物膜が生成されるため、窒化シリコン膜が確実にエッチング停止膜となるので、エッチングの制御が容易になり、その結果、酸化シリコン膜の開口部形成領域に所望の開口部を形成することができる。
【0101】
また、アンモニウム化合物を含む窒化シリコン膜はエッチングされてもフッ化炭素からなる堆積膜が形成されにくいため、エッチング装置内を清浄に保つことができるので、該装置内を清掃するのに要する工数を削減できる。
【0102】
第1の半導体装置の製造方法において、開口部形成工程が、窒化シリコン膜の凹状部に該窒化シリコン膜に含まれる窒素を用いて化合物膜を生成するドライエッチングを行なう工程であると、窒化シリコン膜における凹状部の露出部分にアンモニウム化合物が確実に生成されると共に、アンモニウム化合物生成工程をわざわざ設ける必要がないので、製造コストを削減できる。
【0103】
第1の半導体装置の製造方法において、開口部形成工程におけるドライエッチングが、フッ化炭化水素と該フッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガス、又はフッ化炭化水素と希ガスとフッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガスを用いたプラズマエッチングであると、窒化シリコン膜における開口部形成領域の露出部分にアンモニウム化合物からなる化合物膜が確実に生成される。
【0104】
第1の半導体装置の製造方法において、フッ化炭化水素がCHF であり、酸化性ガスが酸素ガス又はオゾンガスであると、窒化シリコンにアンモニウム化合物からなる化合物膜を確実に生成することができる。
【0105】
第1の半導体装置の製造方法において、酸化性ガスが、半導体基板上に形成された酸素を含有する部材から放出される酸素を含むと、エッチングガスに対する酸素ガスの濃度を設定する際に酸素ガス濃度の設定値の自由度が大きくなるため、製造工程における設計の余裕度が向上する。
【0106】
第1の半導体装置の製造方法において、酸素を含有する部材がフォトレジストであると、開口部形成工程において該フォトレジストが確実に酸素を放出する。
【0107】
本発明の第2の半導体装置の製造方法によると、化合物膜生成工程において、エッチング停止膜である窒化シリコン膜の少なくとも表面部に、酸化シリコン膜のエッチング速度の選択比が極めて大きくなるアンモニウム化合物からなる化合物膜が生成されるため、窒化シリコン膜が確実にエッチング停止膜となるので、エッチングの制御が容易になり、その結果、酸化シリコン膜の開口部形成領域に所望の開口部を形成することができる。
【0108】
また、アンモニウム化合物を含む窒化シリコン膜はエッチングされてもフッ化炭素からなる堆積膜が形成されにくいため、エッチング装置内を清浄に保つことができる。
【0109】
第2の半導体装置の製造方法において、窒化シリコン膜形成工程が、水素を含有する窒化シリコン膜を形成する工程を含み、アンモニウム化合物生成工程が、水素を含有する窒化シリコン膜を酸素及びフッ素を含むプラズマに曝す工程を含むと、エッチング停止膜となる窒化シリコン膜の少なくとも表面部にアンモニウム化合物からなる化合物膜を確実に生成することができる。
【0110】
第2の半導体装置の製造方法において、窒化シリコン膜形成工程が、水素を含有する窒化シリコン膜を形成する工程を含み、アンモニウム化合物生成工程が、水素を含有する窒化シリコン膜に対して酸素及びフッ素をイオン注入する工程を含むと、エッチング停止膜となる窒化シリコン膜にアンモニウム化合物を確実に生成することができる。
【0111】
本発明の第3の半導体装置の製造方法によると、窒化シリコン膜形成工程において、エッチング停止膜である窒化シリコン膜の少なくとも表面部に、酸化シリコン膜のエッチング速度の選択比が極めて大きくなるアンモニウム化合物からなる化合物膜が生成されるため、開口部形成工程において窒化シリコン膜が確実にエッチング停止膜となるので、エッチングの制御が容易になり、その結果、酸化シリコン膜の開口部形成領域に所望の開口部を形成することができる。
【0112】
また、アンモニウム化合物を含む窒化シリコン膜はエッチングされてもフッ化炭素からなる堆積膜が形成されにくいため、エッチング装置内を清浄に保つことができるので、該装置内を清掃するのに要する工数を削減できる。
【0113】
第3の半導体装置の製造方法において、窒化シリコン膜形成工程が、アンモニアとフッ素と酸素とを含むガスを原料ガスに添加することにより窒化シリコン膜を形成すると、エッチング停止膜である窒化シリコン膜の少なくとも表面部にアンモニウム化合物からなる化合物が確実に生成される。
【0114】
第1〜第3の半導体装置の製造方法において、窒化シリコン膜除去工程が水又は水を含む溶液を用いた洗浄工程であると、エッチング停止膜となる窒化シリコン膜の全体がアンモニウム化合物からなる化合物膜の場合には、該化合物膜が水溶性であるため、窒化シリコン膜を除去する工程をわざわざ設ける必要がなくなるので、製造コストを削減できる共に、エッチングを用いた除去工程を経ないため、半導体基板上のコンタクト領域に損傷を与えるおそれがない。
【図面の簡単な説明】
【図1】(a)〜(e)は本発明の第1の実施形態に係るSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図2】本発明に係るSAC形成方法を用いた半導体装置の製造方法であって、酸化シリコン膜のエッチングに用いるエッチングガス中の酸素濃度変化に対する酸化シリコン膜のエッチング速度、窒化シリコン膜のエッチング速度及び選択比をそれぞれ示すグラフである。
【図3】(a)は本発明に係るSAC形成方法を用いた半導体装置の製造方法であって、窒化シリコン膜の赤外線吸収スペクトルを示すグラフであり、(b)は拡大図である。
【図4】(a)〜(e)は本発明の第2の実施形態に係るSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図5】(a)〜(e)は本発明の第3の実施形態に係るSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図6】(a)〜(e)は本発明の第4の実施形態に係るSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図7】(a)〜(f)は本発明の第5の実施形態に係るSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図8】(a)〜(e)は本発明の第6の実施形態に係るSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【図9】従来のSAC形成方法を用いた半導体装置の製造方法を示す工程順断面図である。
【符号の説明】
11 半導体基板
12 ゲート絶縁膜
13 ゲート電極
14 絶縁膜
15 窒化シリコン膜(エッチング停止膜)
15a アンモニウム化合物膜
15b 凹状部
16 層間絶縁膜
17 レジストパターン
17a 開口部
18 コンタクトホール
21 窒化シリコン膜
21a アンモニウム化合物膜
21b 凹状部
22 エッチングマスク
22a 開口部
23 窒化シリコン膜
23a アンモニウム化合物膜
23b 凹状部
24 層間絶縁膜
25A 窒化シリコン膜
25B 窒化シリコン膜
25a アンモニウム化合物膜
25b 凹状部
26 窒化シリコン膜
26a アンモニウム化合物膜
26b 凹状部

Claims (17)

  1. 半導体基板上に凹状部を有する窒化シリコン膜を形成する窒化シリコン膜形成工程と、
    前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、
    フッ化炭化水素と酸化性ガス(炭素元素を含むガスを除く)とを含む反応性ガスを用いて、前記窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成しながら、該化合物膜をエッチング停止膜として、前記窒化シリコン膜に対して前記酸化シリコン膜を選択的にドライエッチングすることにより、前記酸化シリコン膜における前記窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、
    前記窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記開口部形成工程は、
    前記窒化シリコン膜の凹状部に該窒化シリコン膜に含まれる窒素を用いて前記化合物膜を生成するドライエッチングを行なう工程であることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記開口部形成工程における前記ドライエッチングは、
    前記フッ化炭化水素と該フッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガス、又は前記フッ化炭化水素と希ガスと前記フッ化炭化水素に対して30体積%以上且つ40体積%以下の酸化性ガスとを含む反応性ガスを用いたプラズマエッチングであることを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記フッ化炭化水素はCHF3 であることを特徴とする請求項3に記載の半導体装置の製造方法。
  5. 前記酸化性ガスは酸素ガスであることを特徴とする請求項3又は4に記載の半導体装置の製造方法。
  6. 前記酸化性ガスはオゾンガスであることを特徴とする請求項3又は4に記載の半導体装置の製造方法。
  7. 前記酸化性ガスは、前記半導体基板上に形成された酸素を含有する部材から放出される酸素を含むことを特徴とする請求項3又は4に記載の半導体装置の製造方法。
  8. 前記酸素を含有する部材はフォトレジストであることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 前記窒化シリコン膜除去工程は水又は水を含む溶液を用いた洗浄工程であることを特徴とする請求項1〜8のいずれか1項に記載の半導体装置の製造方法。
  10. 半導体基板上に凹状部を有する水素を含む窒化シリコン膜を形成する窒化シリコン膜形成工程と、
    前記窒化シリコン膜の上にフッ素を含む酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、
    前記酸化シリコン膜堆積工程に含まれ、前記窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成する化合物膜生成工程と、
    前記化合物膜をエッチング停止膜として、前記窒化シリコン膜に対して前記酸化シリコン膜を選択的にドライエッチングすることにより、前記酸化シリコン膜における前記窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、
    前記窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えていることを特徴とする半導体装置の製造方法。
  11. 半導体基板上に凹状部を有する水素を含む窒化シリコン膜を形成する窒化シリコン膜形成工程と、
    前記窒化シリコン膜を酸素及びフッ素を含むプラズマに曝して、前記窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成する化合物膜生成工程と、
    前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、
    前記化合物膜をエッチング停止膜として、前記窒化シリコン膜に対して前記酸化シリコン膜を選択的にドライエッチングすることにより、前記酸化シリコン膜における前記窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、
    前記窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えていることを特徴とする半導体装置の製造方法。
  12. 半導体基板上に凹状部を有する水素を含む窒化シリコン膜を形成する窒化シリコン膜形成工程と、
    前記窒化シリコン膜に対して酸素及びフッ素をイオン注入して、前記窒化シリコン膜の凹状部の少なくとも表面部にアンモニウム化合物からなる化合物膜を生成する化合物膜生成工程と、
    前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、
    前記化合物膜をエッチング停止膜として、前記窒化シリコン膜に対して前記酸化シリコン膜を選択的にドライエッチングすることにより、前記酸化シリコン膜における前記窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、
    前記窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えていることを特徴とする半導体装置の製造方法。
  13. 前記窒化シリコン膜除去工程は水又は水を含む溶液を用いた洗浄工程であることを特徴とする請求項10〜12のいずれか1項に記載の半導体装置の製造方法。
  14. 半導体基板上に、アンモニアとフッ素と酸素とを含むガスを原料ガスに添加することにより、少なくとも表面部にアンモニウム化合物からなる化合物膜を生成しながら、凹状部を有する窒化シリコン膜を形成する窒化シリコン膜形成工程と、
    前記窒化シリコン膜の上に酸化シリコン膜を堆積する酸化シリコン膜堆積工程と、
    前記化合物膜をエッチング停止膜として、前記窒化シリコン膜に対して前記酸化シリコン膜を選択的にドライエッチングすることにより、前記酸化シリコン膜における前記窒化シリコン膜の凹状部の上に開口部を形成する開口部形成工程と、
    前記窒化シリコン膜における凹状部の底部を除去する窒化シリコン膜除去工程とを備えていることを特徴とする半導体装置の製造方法。
  15. 前記窒化シリコン膜除去工程は水又は水を含む溶液を用いた洗浄工程であることを特徴とする請求項14に記載の半導体装置の製造方法。
  16. 前記開口部形成工程において、前記窒化シリコン膜に対する前記酸化シリコン膜のエッチング選択比は30よりも大きいことを特徴とする請求項1〜9のいずれか1項に記載の半導体装置の製造方法。
  17. 前記フッ化炭化水素はCHF 3 であり、前記酸化性ガスは酸素ガスであり、
    前記開口部形成工程における前記ドライエッチングは、
    前記フッ化炭化水素と希ガスと前記フッ化炭化水素に対して30体積%以上且つ40体 積%以下の前記酸化性ガスとを含む反応性ガスを用いたプラズマエッチングであり、
    前記窒化シリコン膜に対する前記酸化シリコン膜のエッチング選択比は30よりも大きいことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
JP00209798A 1998-01-08 1998-01-08 半導体装置の製造方法 Expired - Fee Related JP3628863B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00209798A JP3628863B2 (ja) 1998-01-08 1998-01-08 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00209798A JP3628863B2 (ja) 1998-01-08 1998-01-08 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11204500A JPH11204500A (ja) 1999-07-30
JP3628863B2 true JP3628863B2 (ja) 2005-03-16

Family

ID=11519857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00209798A Expired - Fee Related JP3628863B2 (ja) 1998-01-08 1998-01-08 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3628863B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020150100A1 (en) * 2019-01-18 2020-07-23 Tokyo Electron Limited Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3777981B2 (ja) 2000-04-13 2006-05-24 トヨタ自動車株式会社 車両用電源装置
KR100400302B1 (ko) * 2000-06-30 2003-10-01 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100763673B1 (ko) 2006-08-31 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자의 아이엠디 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020150100A1 (en) * 2019-01-18 2020-07-23 Tokyo Electron Limited Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
US11158517B2 (en) 2019-01-18 2021-10-26 Tokyo Electron Limited Selective plasma etching of silicon oxide relative to silicon nitride by gas pulsing
TWI827787B (zh) * 2019-01-18 2024-01-01 日商東京威力科創股份有限公司 藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻

Also Published As

Publication number Publication date
JPH11204500A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
US6774048B2 (en) Method of manufacturing a semiconductor device
US7291550B2 (en) Method to form a contact hole
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
US5578524A (en) Fabrication process of a semiconductor device with a wiring structure
JP3152428B2 (ja) 選択的異方性を用いて局部相互接続を形成する改良方法
KR100708493B1 (ko) 반도체 제조 시의 개구 형성 방법
US6069055A (en) Fabricating method for semiconductor device
JP3248072B2 (ja) 酸化膜エッチング方法
KR100597768B1 (ko) 반도체 소자의 게이트 스페이서형성방법
US4371407A (en) Method for producing semiconductor device
JP3628863B2 (ja) 半導体装置の製造方法
KR100464862B1 (ko) 반도체 장치의 제조 방법
JP3383807B2 (ja) 半導体装置の製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
KR100390825B1 (ko) 반도체 소자의 콘택 형성 방법
JPH10144633A (ja) 半導体装置の製造方法
JP2001127039A (ja) 半導体装置の製造方法
JPH11307625A (ja) 半導体装置およびその製造方法
KR100336567B1 (ko) 반도체장치의소자분리방법
JP2005136097A (ja) 半導体装置の製造方法
KR100340867B1 (ko) 반도체 소자의 게이트 전극 형성방법
JP3708157B2 (ja) 半導体装置の製造方法
JPH07176502A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040824

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees