TWI827787B - 藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻 - Google Patents

藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻 Download PDF

Info

Publication number
TWI827787B
TWI827787B TW109101446A TW109101446A TWI827787B TW I827787 B TWI827787 B TW I827787B TW 109101446 A TW109101446 A TW 109101446A TW 109101446 A TW109101446 A TW 109101446A TW I827787 B TWI827787 B TW I827787B
Authority
TW
Taiwan
Prior art keywords
silicon oxide
plasma
film
silicon nitride
treatment method
Prior art date
Application number
TW109101446A
Other languages
English (en)
Other versions
TW202040693A (zh
Inventor
張度
蔡宇浩
王明梅
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202040693A publication Critical patent/TW202040693A/zh
Application granted granted Critical
Publication of TWI827787B publication Critical patent/TWI827787B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種用於將矽氧化物相對於矽氮化物進行選擇性電漿蝕刻的方法。該方法包括a)提供包含矽氧化物膜與矽氮化物膜的基板,b)將基板暴露於包括1)H2 和2)HF、F2 、或HF及F2 兩者的電漿激發處理氣體,用以在矽氧化物膜上形成具有降低含氧量的矽氧化物表層,以及在矽氮化物膜上形成銨鹽層,c)將基板暴露於電漿激發含鹵素氣體,該含鹵素氣體與矽氧化物表層反應並將矽氧化物表層從矽氧化物膜移除,以及d)至少重複一次步驟b)和c)用以相對於矽氮化物膜上的銨鹽層,進一步選擇性地蝕刻矽氧化物膜。當已實現期望的蝕刻時,可將銨鹽層移除。

Description

藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻
本發明關於半導體製造與半導體裝置的領域,更具體而言,是關於在半導體製造中將矽氧化物相對於矽氮化物進行選擇性電漿蝕刻的方法。 [相關申請案的交互參照]
本申請案是有關於並主張2019年1月18日提交的美國臨時專利申請案第62/793,893的優先權,其所有內容皆在此以參照的方法引入。本申請案是有關於並主張2019年10月28日提交的美國臨時專利申請案第62/926,754的優先權,其所有內容皆在此以參照的方法引入。
由於對其他材料具有選擇性的單一材料乾式蝕刻移除是必須的,例如在小於5 nm接觸窗的蝕刻中,因此下一世代半導體技術的發展帶來巨大的挑戰。在藉由含有氟碳化合物(fluorocarbon, FC)或氫氟碳化合物(hydrofluorocarbon , HFC)氣體的電漿所進行矽氧化物或矽氮化物的蝕刻中,氟化的碳層一般會形成在膜的表面上。這些碳層的厚度、密度和原子組成是取決於來自電漿的入射離子與電中性物種的動能和通量,並強烈影響碳層下方材料的蝕刻速率。
在數個實施例中揭露了在半導體製造中將矽氧化物相對於矽氮化物進行選擇性電漿蝕刻的方法。
根據一實施例,該方法包括a)提供包含矽氧化物膜與矽氮化物膜的基板,b)將基板暴露於包括1)H2 和2)HF、F2 、或HF及F2 兩者的電漿激發處理氣體,以在矽氧化物膜上形成具有降低含氧量的矽氧化物表層,以及在矽氮化物膜上形成銨鹽層,c)將基板暴露於電漿激發含鹵素氣體,該電漿激發含鹵素氣體與矽氧化物表層反應並將矽氧化物表層從矽氧化物膜移除,以及d)至少重複一次步驟b)和c)用以相對於矽氮化物膜上的銨鹽層,進一步選擇性地蝕刻矽氧化物膜。根據一實施例,該方法更包括當已實現矽氧化物膜的期望蝕刻時,將銨鹽層從矽氮化物膜移除。
根據另一實施例,該方法包括a)提供包含矽氧化物膜與矽氮化物膜的基板,b)將基板暴露於電漿激發含H2 氣體,用以在矽氧化物膜上形成具有降低含氧量的矽氧化物表層,以及在矽氮化物膜上形成氫化的矽氮化物表層,c)將基板暴露於電漿激發含鹵素氣體,該電漿激發含鹵素氣體與矽氧化物表層反應且將矽氧化物表層從矽氧化物膜移除,並從氫化矽氮化物表層形成銨鹽層,以及d)至少重複一次步驟b)和c)用以相對於矽氮化物膜上的銨鹽層,進一步選擇性地蝕刻矽氧化物膜。根據一實施例,該方法更包括當已實現矽氧化物膜的期望蝕刻時,將銨鹽層從矽氮化物膜移除。
描述藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻的方法。本發明的實施例藉由在用以實現矽氧化物膜相對於矽氮化物膜的選擇性蝕刻之基板溫度和氣壓條件下進行A)1)H2 和2)HF、F2 、或HF及F2 兩者,以及B)含鹵素氣體的連續電漿暴露,利用矽氧化物與矽氮化物的不同表面化學反應。該方法包括兩步驟製程的重複循環,該製程是描述針對在矽氧化物膜和矽氮化物膜上的表面反應,從而導致矽氧化物膜的選擇性蝕刻。根據一實施例,在第一步驟A)中,進行1)H2 和2)HF、F2 、或HF及F2 兩者的電漿暴露,其導致矽氧化物膜的化學表面還原,以及矽氮化物膜上銨鹽層的形成。其後,在第二步驟B)中,進行含鹵素電漿處理,其導致揮發性副產物從已還原的矽氧化物膜上形成與脫附(desorption)。在兩步驟製程的每一循環結束時,矽氧化物膜的一部分被移除,矽氧化物膜表面被復原,同時形成在矽氮化物膜上之銨鹽層係作為阻擋層。
根據一實施例,在第一步驟中,進行H2 電漿處理,其導致矽氧化物膜的化學表面還原,以及矽氮化物膜的化學表面氫化。其後,在第二步驟中,進行含鹵素電漿處理,其導致揮發性副產物從已還原的矽氧化物膜上形成與脫附,以及鹵素結合至表面已氫化的矽氮化物膜以形成銨鹽層。在兩步驟製程的每一循環結束時,矽氧化物膜的一部分被移除,矽氧化物膜表面被復原,同時形成在矽氮化物膜上之銨鹽層係作為蝕刻阻擋層。
本發明的實施例中所描述之矽氧化物相對於矽氮化物的創新選擇性電漿蝕刻製程,與習知矽氧化物或矽氮化物的蝕刻製程在根本上的差異在於,包含氟碳化合物(FC)或氫氟碳化合物(HFC)氣體的電漿。這允許在Si3 N4 膜上相對於SiO2 膜進行選擇性鈍化。在此創新製程中,銨鹽層是以由底向上的方式而形成,其中氮(N)是由已氫化Si3 N4 表層或Si3 N4 膜所提供,反之在習知蝕刻製程中,氟化的碳層是在蝕刻製程的期間以由上向下的方式形成在基板的表面上。
SiO2 膜相對於Si3 N4 膜之選擇性電漿蝕刻的方法,可以在習知商業用的電漿處理系統中進行,包括感應耦合電漿(Inductively Coupled Plasma, ICP)系統、電容式耦合電漿(Capacitively Coupled Plasma, CCP)系統、從基板上游產生電漿激發物種的遠端電漿系統、電子迴旋共振(electron cyclotron resonance, RCR)系統、以及其他系統。
圖1A-1G透過橫剖面圖示意性地顯示出根據本發明的一實施例中,藉由氣體脈衝之SiO2 膜相對於Si3 N4 膜之選擇性電漿蝕刻的方法。該方法結合在Si3 N4 膜上的選擇性銨鹽形成以及SiO2 膜的選擇性化學還原,以提供高度可控與選擇性的SiO2 /Si3 N4 蝕刻。
圖1A示意性地顯示出包含SiO2 膜100和Si3 N4 膜120的基板1。在圖1A所顯示的示例中,SiO2 膜100和Si3 N4 膜120位於相同水平面中,但本發明的實施例亦可應用於不位於相同水平面而是垂直上有偏移的膜中。Si3 N4 是熱力學上最穩定的矽氮化物,因此是商業上最重要的矽氮化物。然而,本發明的實施例可應用於包含Si和N作為主要成分的其他矽氮化物,其中矽氮化物可具有Si和N組成的寬廣範圍。類似地,SiO2 是熱力學上最穩定的矽氧化物,因此是商業上最重要的矽氧化物。然而,本發明的實施例可應用於包含Si和O作為主要成分的其他矽氧化物,其中矽氧化物可具有Si和O組成的寬廣範圍。
如圖1B中示意性所顯示,該方法包括將基板1暴露於基於氫-氟的電漿激發處理氣體101。處理氣體可包含或由1)H2 和HF;2)H2 、HF及惰性氣體;3)H2 和F2 ;4)H2 、F2 和惰性氣體;5)H2 、HF和F2 ;或6)H2 、HF、F2 和惰性氣體(例如氬(Ar)或氦(He))所組成。電漿激發處理氣體101中的氫離子(H+)和氫自由基(H·)與SiO2 膜100反應,並且透過O-H鍵的形成以及後續揮發性H2 O從SiO2 膜100的形成與脫附,來促進氧(O)的移除。電漿的暴露在SiO2 膜100上形成SiOx (x<2)表層102,其中SiOx (x<2)表層102相對於SiO2 膜100具有低的O含量以及高的Si含量。氫離子(H+)、氫自由基(H·)和電漿激發的HF、F2 、或HF以及F2 兩者,與Si3 N4 膜120反應以形成包含NH4 F和(NH4 )2 SiF6 的銨鹽層122。可預期的是,暴露於電漿激發處理氣體會形成路易斯鹼,例如-NH-及–NH2 表面物種、以及NH3 分子。這些路易斯鹼後續與酸性的HF物種反應而形成銨鹽層122。圖1C示意性地示出暴露於電漿激發處理氣體101後的基板1。
其後,該方法更包括將基板1暴露於含鹵素電漿。在一實施例中,含鹵素電漿可包括電漿激發含鹵素氣體103,其中電漿激發含鹵素氣體103與SiOx 表層102反應並將SiOx 表層102從SiO2 膜100移除,但銨鹽層122保護下方的Si3 N4 膜120不被蝕刻。可能的揮發性反應產物包括SiX4 和COa Xb 。這在圖1D和圖1E中示意性地顯示出。根據一實施例,含鹵素氣體可包括含氟氣體(例如CF4 、CHF3 、CH2 F2 、CH3 F、NF3 、或SF6 、或其組合)、含氯氣體(例如Cl2 、CCl4 、SiCl4 、SiH2 Cl2 、或CHCl3 、或其組合)、含溴氣體(例如HBr、Br2 、或 SiBr4 、或其組合)、或以上所述的組合物。含鹵素氣體可更包括添加性氣體(例如O2 、N2 、或CO2 、或其組合)。在一些示例中,含鹵素氣體可包括HBr和O2 、Cl2 和O2 、或HBr、Cl2 和O2 。根據另一實施例,含鹵素氣體可包括基於氟-碳的氣體,包括氟碳化合物氣體、氫氟碳化合物氣體、或其組合。基於氟碳的氣體可更包含非聚合性氣體(例如Ar、He、SF6 、或其組合)。舉例來說,氟碳化合物氣體可包括或由CF4 所組成,而氫氟碳化合物氣體可包括或由CHF3 、CH2 F2 、CH3 F、或其組合所組成。可重複至少一次將基板1暴露於電漿激發處理氣體101、並且將基板1暴露於電漿激發含鹵素氣體103的連續及交替性步驟,用以將SiO2 膜100相對於Si3 N4 膜120上的銨鹽層122進一步選擇性地蝕刻。所得到的基板1顯示於圖1F中。將電漿激發處理氣體101和電漿激發含鹵素氣體103進行脈衝式產生的步驟可被氣體吹淨(gas purging)步驟所中斷,該氣體吹淨步驟將電漿物種和任何氣態反應副產物從電漿腔室中移除。
根據一實施例,該方法更包括當已實現SiO2 膜100的預期蝕刻時,將銨鹽層122從Si3 N4 膜120移除(例如透過濕洗法、加熱、或IR照射)。所得的基板1顯示於圖1G中。根據一實施例,該方法更包括在將銨鹽層122從Si3 N4 膜120移除之後,重複至少一次將基板1暴露於電漿激發處理氣體101、並且將基板1暴露於電漿激發含鹵素氣體103的連續及交替性步驟,用以將SiO2 膜100進一步選擇性地蝕刻,在此之後,將銨鹽層122從Si3 N4 膜120移除。
在電漿激發含鹵素氣體103中生成的鹵素物種與SiOx 表層102反應,以形成揮發性的SiX4 物種(其中X為鹵素),以及當使用含碳氣體(例如CCl4 或CHCl3 )時形成COa Xb ,該等物種從基板1上脫附,從而將SiOx 表層102蝕刻並復原SiO2 的表面。相反地,銨鹽層122保護下方的Si3 N4 膜120不被電漿激發含鹵素氣體103蝕刻。因此,當在重複至少一次將基板1暴露於電漿激發處理氣體101、並且將基板1暴露於電漿激發含鹵素氣體103的步驟,以將SiO2 膜100相對於Si3 N4 膜120進一步選擇性地蝕刻時,銨鹽層122作為蝕刻停止層(阻擋層),阻止或避免下方Si3 N4 膜120的進一步修飾/蝕刻。
選擇性SiO2 /Si3 N4 的蝕刻製程可在優化藉由電漿激發處理氣體101將O從SiO2 膜100移除、優化銨鹽在Si3 N4 膜120上的形成、以及優化藉由電漿激發含鹵素氣體103而對SiOx 表層102的蝕刻之基板溫度及氣壓下進行。示例包括基板溫度在約-100℃至約25℃之間、在約-100℃至約-30℃之間、在約-100℃至約0℃之間、在約-30℃至約25℃之間、或在約0°C至約25°C之間。電漿蝕刻腔室中的氣壓可在約10 mTorr至約500 mTorr之間、在約10 mTorr至200 mTorr之間、或在約20 mTorr至約100 mTorr之間。此外,使用電漿中的低能量離子衝擊在基板1上,提供良好SiO2 / Si3 N4 的蝕刻選擇性、提供每一循環對SiO2 蝕刻深度的良好控制、避免或減少Si3 N4 膜120和銨鹽層122的過度物理濺射、以及減少離子植入深度。更進一步,在暴露於含碳氣體的期間,可添加非聚合性氣體用以加強SiOx 表層102的移除。
圖2A-2G透過橫剖面圖示意性地顯示出根據本發明的另一實施例中,藉由氣體脈衝之SiO2 膜相對於Si3 N4 膜之選擇性電漿蝕刻的方法。該方法結合在Si3 N4 膜上的選擇性銨鹽形成以及SiO2 膜的選擇性化學還原,以提供高度可控與選擇性的SiO2 /Si3 N4 蝕刻。
圖2A示意性地顯示出包含SiO2 膜200和Si3 N4 膜220的基板2。在圖2A所顯示的示例中,SiO2 膜200和Si3 N4 膜220位於相同水平面中,但本發明的實施例亦可應用於不位於相同水平面而是垂直上有偏移的膜中。
如圖2B中示意性所顯示,該方法包括利用基於H2 的電漿以對基板2進行處理,該基於H2 的電漿可包含電漿激發含H2 氣體201。含H2 氣體可例如由H2 、或H2 和惰性氣體(例如氬(Ar)或氦(He))所組成。電漿激發含H2 氣體201中的氫離子(H+ )和氫自由基(H·)與SiO2 膜200反應,並且透過O-H鍵的形成以及後續揮發性H2 O從SiO2 膜200的形成與脫附,來促進氧(O)的移除。電漿的暴露在SiO2 膜200上形成SiOx (x<2)表層202,其中SiOx (x<2)表層202相對於SiO2 膜200具有低的O含量以及高的Si含量。相反地,藉由表面氫化/質子化而不是氮(N)的移除,氫離子(H+ )和氫自由基(H·)與Si3 N4 膜220進行反應,從而形成富含銨(NH4 + )的氫化Si3 N4 表層222。圖2C示意性地顯示出暴露於電漿激發含H2 氣體201後的基板2。
其後,該方法更包括將基板2暴露於電漿激發含鹵素氣體203,其中此暴露與SiOx 表層202反應且將SiOx 表層202從SiO2 膜200移除,並藉由與氫化Si3 N4 表層222反應而形成銨鹽層224。這在圖2D和圖2E中示意性地顯示出。參照上方所述的圖1D,可使用一些不同的含鹵素氣體和添加性氣體。
可重複至少一次透過電漿激發含H2 氣體201以對基板2進行處理、並且將基板2暴露於電漿激發含鹵素氣體203的連續及交替性步驟,用以將SiO2 膜200相對於Si3 N4 膜220上的銨鹽層224進一步選擇性地蝕刻。所得到的基板2顯示於圖2F中。將電漿激發含H2 氣體201和電漿激發含鹵素氣體203進行脈衝的步驟可被氣體吹淨步驟所中斷,該氣體吹淨步驟將電漿物種和任何氣態反應副產物從電漿腔室中移除。根據一實施例,該方法更包括當已實現SiO2 膜200的預期蝕刻時,將銨鹽層224從Si3 N4 膜220移除(例如透過濕洗法、加熱、或IR照射)。所得的基板2顯示於圖2G中。根據一實施例,該方法更包括在銨鹽層224從Si3 N4 膜220移除之後,重複至少一次將基板2暴露於電漿激發含H2 氣體201、並且將基板2暴露於電漿激發含鹵素氣體203的連續及交替性步驟,用以將SiO2 膜200進一步選擇性地蝕刻,在此之後,將銨鹽層224從Si3 N4 膜220移除。
在電漿激發含鹵素氣體203中生成的鹵素物種與SiOx 表層202反應,用以形成揮發性的SiX4 物種(其中X為鹵素),以及當使用含碳氣體時形成COa Xb 物種,該等物種從基板2上脫附,從而將SiOx 表層202蝕刻並復原SiO2 的表面。相反地,電漿激發含鹵素氣體203中生成的物種與氫化Si3 N4 表層222反應以形成銨鹽層224,當在重複至少一次透過電漿激發含H2 氣體201以對基板2進行處理、並且將基板2暴露於電漿激發含鹵素氣體203的步驟,用以將SiO2 膜200相對於Si3 N4 膜220進一步選擇性地蝕刻時,銨鹽層224作為蝕刻停止層(阻擋層),阻止或避免下方Si3 N4 膜220的進一步修飾/蝕刻。
選擇性SiO2 / Si3 N4 的蝕刻製程可在優化藉由電漿激發含H2 氣體201將O從SiO2 膜200移除、以及優化藉由電漿激發含鹵素氣體203使銨鹽在Si3 N4 膜220上的形成之基板溫度及氣壓下進行。示例包括基板溫度在約-100℃至約25℃之間、在約-100℃至約-30℃之間、在約-100℃至約0℃之間、在約-30℃至約25℃之間、或在約0°C至約25°C之間。電漿蝕刻腔室中的氣壓可在約10 mTorr至約500 mTorr之間、在約10 mTorr至200 mTorr之間、或在約20 mTorr至約100 mTorr之間。此外,使用電漿中的低能量離子衝擊在基板2上,提供良好SiO2 / Si3 N4 的蝕刻選擇性、提供每一循環對SiO2 蝕刻深度的良好控制、避免或減少Si3 N4 膜220和銨鹽層224的過度物理濺射、以及減少離子植入深度。更進一步,在暴露於含碳氣體的期間,可添加非聚合性氣體用以加強SiOx 表層202的移除。
已經描述複數實施例,用以在半導體製造中之矽氧化物相對於矽氮化物之選擇性電漿蝕刻的方法。為了說明與描述的目的,已呈現本發明實施例的前項敘述。這並非意指窮舉或將本發明限制在已揭露的確切形式。這些敘述和下列申請專利範圍中包括僅用於描述目的的用語,且其不應被理解成具有限制性。有鑑於上述教示,熟悉相關技藝者可理解到許多修改與變化是可行的。熟悉本技藝者將意識到圖式中所示各種組件的各種等效組合與替代。因此,這意旨本發明的範圍並非由實施例所限制,而是由隨附之申請專利範圍所限定。
1, 2:基板 100, 200:SiO2膜 101:電漿激發處理氣體 102, 202:SiOx表層 103, 203:電漿激發含鹵素氣體 120, 220:Si3N4膜 122, 224:銨鹽層 201:電漿激發含H2氣體 222:氫化Si3N4表層
在附圖中:
圖1A-1G透過橫剖面圖示意性地顯示出根據本發明的一實施例中,藉由氣體脈衝之矽氧化物膜相對於矽氮化物膜之選擇性電漿蝕刻的方法;以及
圖2A-2G透過橫剖面圖示意性地顯示出根據本發明的另一實施例中,藉由氣體脈衝之矽氧化物膜相對於矽氮化物膜之選擇性電漿蝕刻的方法。
1:基板
100:SiO2
102:SiOx表層
103:電漿激發含鹵素氣體
120:Si3N4
122:銨鹽層

Claims (19)

  1. 一種電漿處理方法,包括:a)提供一基板,包括一矽氧化物膜和一矽氮化物膜;b)將該基板暴露於由1)H2和HF,2)H2、HF和惰性氣體,3)H2和F2,4)H2、F2和惰性氣體,5)H2、HF和F2,或6)H2、HF、F2和惰性氣體所組成的一電漿激發處理氣體,以在該矽氧化物膜上形成具有降低含氧量的一矽氧化物表層,以及在該矽氮化物膜上形成一銨鹽層;c)將該基板暴露於一電漿激發含鹵素氣體,該電漿激發含鹵素氣體與該矽氧化物表層反應並將該矽氧化物表層從該矽氧化物膜移除,其中該電漿激發含鹵素氣體包括一氟碳化合物氣體、一氫氟碳化合物氣體、或其組合,且其中步驟c)在步驟b)之後進行;以及d)至少重複一次步驟b)和c)以相對於該矽氮化物膜上的該銨鹽層,進一步選擇性地蝕刻該矽氧化物膜。
  2. 如請求項1所述的電漿處理方法,其中該矽氧化物膜包括SiO2,而該矽氧化物表層包括SiOx,其中x<2。
  3. 如請求項1所述的電漿處理方法,其中該矽氮化物膜包括Si3N4
  4. 如請求項1所述的電漿處理方法,其中該銨鹽層包括NH4F、(NH4)2SiF6、或其組合。
  5. 如請求項1所述的電漿處理方法,其中該電漿激發含鹵素氣體包括CF4、CHF3、CH2F2、或CH3F、或其組合。
  6. 如請求項1所述的電漿處理方法,更包括:在步驟d)之後,e)將該銨鹽層從該矽氮化物膜移除。
  7. 如請求項6所述的電漿處理方法,更包括:f)至少重複一次步驟b)-e),以進一步對該矽氧化物膜進行選擇性蝕刻。
  8. 一種電漿處理方法,包括:a)提供一基板,包括一矽氧化物膜和一矽氮化物膜;b)將該基板暴露於一電漿激發含H2氣體,以在該矽氧化物膜上形成具有降低含氧量的一矽氧化物表層,以及在該矽氮化物膜上形成一氫化矽氮化物表層,其中該電漿激發含H2氣體由H2、或H2和惰性氣體所組成;c)將該基板暴露於一電漿激發含鹵素氣體,該電漿激發含鹵素氣體與該矽氧化物表層反應且將該矽氧化物表層從該矽氧化物膜移除,並從該氫化矽氮化物表層形成一銨鹽層,其中該電漿激發含鹵素氣體包括一氟碳化合物氣體、一氫氟碳化合物氣體、或其組合,且其中步驟c)在步驟b)之後進行;以及d)至少重複一次步驟b)和c)以相對於該矽氮化物膜上的該銨鹽層,進一步選擇性地蝕刻該矽氧化物膜。
  9. 如請求項8所述的電漿處理方法,其中該矽氧化物膜包括SiO2,而該矽氧化物表層包括SiOx,其中x<2。
  10. 如請求項8所述的電漿處理方法,其中該矽氮化物膜包括Si3N4
  11. 如請求項8所述的電漿處理方法,其中該銨鹽層包括NH4X、(NH4)2SiX6、或其組合,其中X為鹵素。
  12. 如請求項8所述的電漿處理方法,其中該電漿激發含鹵素氣體包括CF4、CHF3、CH2F2、CH3F、NF3、SF6、Cl2、CCl4、SiCl4、SiH2Cl2、CHCl3、HBr、Br2、或SiBr4、或其組合。
  13. 如請求項8所述的電漿處理方法,其中該電漿激發含鹵素氣體包括CF4、CHF3、CH2F2、或CH3F、或其組合。
  14. 如請求項8所述的電漿處理方法,更包括:在步驟d)之後,e)將該銨鹽層從該矽氮化物膜移除。
  15. 如請求項14所述的電漿處理方法,更包括:f)至少重複一次步驟b)-e),以進一步對該矽氧化物膜進行選擇性蝕刻。
  16. 一種電漿處理方法,包括:a)提供一基板,包括一矽氧化物膜和一矽氮化物膜;b)將該基板暴露於由1)H2和HF,2)H2、HF和惰性氣體,3)H2和F2,4)H2、F2和惰性氣體,5)H2、HF和F2,或6)H2、HF、F2和惰性氣體所組成的一電漿激發處理氣體,以在該矽氧化物膜上形成具有降低含氧量的一矽氧化物表層,以及在該矽氮化物膜上形成一銨鹽層; c)將該基板暴露於一電漿激發含鹵素氣體,該電漿激發含鹵素氣體與該矽氧化物表層反應並將該矽氧化物表層從該矽氧化物膜移除,其中該電漿激發含鹵素氣體包括CF4、CHF3、CH2F2、CH3F、NF3、SF6、Cl2、CCl4、SiCl4、SiH2Cl2、CHCl3、HBr、Br2、或SiBr4、或其組合,且其中步驟c)在步驟b)之後進行;以及d)至少重複一次步驟b)和c)以相對於該矽氮化物膜上的該銨鹽層,進一步選擇性地蝕刻該矽氧化物膜。
  17. 如請求項16所述的電漿處理方法,其中該矽氧化物膜包括SiO2,而該矽氧化物表層包括SiOx,其中x<2,且該矽氮化物膜包括Si3N4
  18. 如請求項16所述的電漿處理方法,更包括:在步驟d)之後,e)將該銨鹽層從該矽氮化物膜移除。
  19. 如請求項18所述的電漿處理方法,更包括:f)至少重複一次步驟b)-e),以進一步對該矽氧化物膜進行選擇性蝕刻。
TW109101446A 2019-01-18 2020-01-16 藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻 TWI827787B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962793893P 2019-01-18 2019-01-18
US62/793,893 2019-01-18
US201962926754P 2019-10-28 2019-10-28
US62/926,754 2019-10-28

Publications (2)

Publication Number Publication Date
TW202040693A TW202040693A (zh) 2020-11-01
TWI827787B true TWI827787B (zh) 2024-01-01

Family

ID=71610134

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109101446A TWI827787B (zh) 2019-01-18 2020-01-16 藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻

Country Status (3)

Country Link
US (1) US11158517B2 (zh)
TW (1) TWI827787B (zh)
WO (1) WO2020150100A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11342194B2 (en) 2019-11-25 2022-05-24 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
TW202145344A (zh) * 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
TW202209474A (zh) * 2020-04-30 2022-03-01 日商東京威力科創股份有限公司 基板處理方法及電漿處理裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628863B2 (ja) * 1998-01-08 2005-03-16 松下電器産業株式会社 半導体装置の製造方法
WO2013025336A1 (en) * 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8187486B1 (en) * 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
US20130119018A1 (en) * 2011-11-15 2013-05-16 Keren Jacobs Kanarik Hybrid pulsing plasma processing systems
US9034773B2 (en) 2012-07-02 2015-05-19 Novellus Systems, Inc. Removal of native oxide with high selectivity
US9299557B2 (en) * 2014-03-19 2016-03-29 Asm Ip Holding B.V. Plasma pre-clean module and process
JP6568822B2 (ja) * 2016-05-16 2019-08-28 東京エレクトロン株式会社 エッチング方法
KR101931742B1 (ko) * 2017-12-21 2018-12-24 무진전자 주식회사 반도체 기판의 건식 세정을 위한 플라즈마 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3628863B2 (ja) * 1998-01-08 2005-03-16 松下電器産業株式会社 半導体装置の製造方法
WO2013025336A1 (en) * 2011-08-18 2013-02-21 Applied Materials, Inc. Dry-etch for silicon-and-nitrogen-containing films

Also Published As

Publication number Publication date
WO2020150100A1 (en) 2020-07-23
TW202040693A (zh) 2020-11-01
US11158517B2 (en) 2021-10-26
US20200234968A1 (en) 2020-07-23

Similar Documents

Publication Publication Date Title
TWI827787B (zh) 藉由氣體脈衝之矽氧化物相對於矽氮化物之選擇性電漿蝕刻
US10510518B2 (en) Methods of dry stripping boron-carbon films
TWI781210B (zh) 用於蝕刻多個堆疊層之化學過程
US9299581B2 (en) Methods of dry stripping boron-carbon films
US7780865B2 (en) Method to improve the step coverage and pattern loading for dielectric films
KR102550244B1 (ko) 유전체 재료의 식각을 위한 사전 세척
US9474163B2 (en) Germanium oxide pre-clean module and process
KR102444697B1 (ko) Tsv/mems/전력 장치 식각용 화학품
US7731862B2 (en) Dry etching method, fine structure formation method, mold and mold fabrication method
TWI829938B (zh) 藉由選擇性硼氮化物或鋁氮化物沉積的高選擇性矽氧化物/矽氮化物蝕刻
JP2022527552A (ja) 高度に選択的な酸化ケイ素/窒化ケイ素エッチングのためのエッチング成分及び不動態化ガス成分の独立した制御
CN109690735B (zh) 用于高纵横比结构的剥离方法
EP0814500A2 (en) Method for etching polycide structures
JP2007531289A5 (zh)
KR102534100B1 (ko) 실리콘의 화학적 에칭을 위한 방법들
KR101877827B1 (ko) 에칭 가스 및 에칭 방법
US7906030B2 (en) Dry etching method, fine structure formation method, mold and mold fabrication method
CN111819669A (zh) 形成气隙的系统及方法
CN116097407A (zh) 各向同性氮化硅移除
CN117597769A (zh) 过渡金属氮化物材料的选择性移除
KR20190097560A (ko) 실리콘의 원자층 에칭 방법