KR100390825B1 - 반도체 소자의 콘택 형성 방법 - Google Patents
반도체 소자의 콘택 형성 방법 Download PDFInfo
- Publication number
- KR100390825B1 KR100390825B1 KR10-2000-0084536A KR20000084536A KR100390825B1 KR 100390825 B1 KR100390825 B1 KR 100390825B1 KR 20000084536 A KR20000084536 A KR 20000084536A KR 100390825 B1 KR100390825 B1 KR 100390825B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- forming
- semiconductor device
- cleaning
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000010410 layer Substances 0.000 claims abstract description 50
- 239000012535 impurity Substances 0.000 claims abstract description 28
- 239000007789 gas Substances 0.000 claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 24
- 238000004140 cleaning Methods 0.000 claims abstract description 21
- 239000006227 byproduct Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000011737 fluorine Substances 0.000 claims abstract description 5
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 4
- 230000008016 vaporization Effects 0.000 claims abstract description 4
- 239000001257 hydrogen Substances 0.000 claims abstract description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 3
- 238000000059 patterning Methods 0.000 claims abstract description 3
- 238000009834 vaporization Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 31
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims 1
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 4
- 125000004435 hydrogen atom Chemical class [H]* 0.000 abstract description 2
- 238000005108 dry cleaning Methods 0.000 description 11
- 238000005468 ion implantation Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000012805 post-processing Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002083 X-ray spectrum Methods 0.000 description 2
- 229910001423 beryllium ion Inorganic materials 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003085 diluting agent Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 콘택저항 및 접합누설 특성을 개선시키도록 한 반도체 소자의 콘택 형성 방법에 관한 것으로, 반도체기판에 불순물접합층을 형성하는 단계, 상기 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막상에 감광막을 도포하고 노광 및 현상으로 패터닝하는 단계, 상기 패터닝된 감광막을 마스크로 이용하여 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계, 질소, 수소 및 플루오린이 함유된 가스와 마이크로웨이브파워 및 RF 플라즈마를 이용하여 상기 콘택홀 형성후 생성된 손실층 및 식각부산물을 제거하는 1차 세정 단계, 및 상기 1차 세정시 발생된 반응부산물을 기화 또는 휘발시켜 제거하는 2차 세정 단계를 포함한다.
Description
본 발명은 반도체소자의 제조 방법에 관한 것으로, 특히 접합(Junction)이 노출된 부분의 전기적 특성을 확보하도록 한 반도체소자의 콘택 형성 방법에 관한 것이다.
일반적으로, 콘택(Contact) 식각후 후처리(Post Treatment)를 실시하는데, 이 때, 플라즈마(Plasma) 형태나 다운스트림(Downstream) 방식의 장치에서 CF4, NF3,He, Ar, O2등의 가스를 사용하여 공정 조건을 설정하였으나, 이는 콘택 식각후 손상 부분을 제거하는 정도의 라이트 식각(Lite etch) 공정을 의미한다.
이러한 라이트 식각은 손실층(Damage layer) 즉, 실리콘 단결정 구조의 왜곡(Distortion) 또는 전위(Dislocation)을 제거하는 방식이나, 이는 라이트 식각시 순수 실리콘 단결정 부분의 다른 어택(Attack)을 줄 수 있으며, 식각 손실뿐만 아니라 이온주입 공정에서도 유발된다.
또한 식각 및 후처리장치의 상태에 따라서 공정 재현성이 부족한 부분이 발생하고, 얕은 접합(Shallow junction)을 사용하는 최근의 소자에는 적용할 공정 윈도우(Window)가 너무 좁게 되는 것이 현실이다.
128M(Megabit)급 이상의 소자에서는 콘택(Contact) 혹은 오픈(Open) 영역이 0.1㎛ 정도로 작아지는 상태에서 라이트 식각의 효과의 실효성에 의문이 생기고 또한 급격한 역마이크로 로딩 효과(Reverse Microloading effect)가 발생하는 문제점이 있다.
이러한 문제점을 해결하기 위해 습식케미컬(Wet Chemical)을 이용하기도 했으나, 적층막(Stack layer)을 구성하는 층간절연막에서 산화막이 식각되어 프로파일(Profile)의 변형이 발생되어 콘택에서는 적용하지 못하고, 인시튜 건식 세정(Insitu dry cleaning)에만 적용할 수 밖에 없는 문제점이 있다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 콘택 형성 방법을 도시한 공정 단면도로서, 통상적인 콘택 식각 공정을 도시하고 있다.
도 1a에 도시된 바와 같이, 반도체기판(11)에 불순물 이온주입으로 불순물접합층(12)을 형성한 후, 콘택저항을 개선하기 위해 추가적으로 As 또는 P를 이온주입한다.
도 1b에 도시된 바와 같이, 반도체기판(11)상에 층간절연막(13)을 형성하고 층간절연막(13)상에 감광막(14)을 도포한다. 감광막(14)을 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(14)을 마스크로 이용하여 층간절연막(13)을 식각하여 불순물접합층(12)이 노출되는 콘택홀을 형성한다.
한편, 추가적으로 이온주입된 As 또는 P는 다음과 같은 화학반응을 일으킨다.
As + 3H*AsH3(기체),
As2O3+ 12H*2AsH3+ 3H2O
이러한 화학반응으로 인해 콘택식각 후, 도 1b에 도시된 바와 같이, 노출된 불순물접합층(12)의 표면에는 As2O3와 같은 반응부산물(15)이 존재하게 되어 후속 세정공정을 실시하여도 제거되지 않아 오히려 콘택 저항이 높아지는 단점이 있다.
결국, 공정 측면이 아니라 소자의 특성의 안정적인 확보가 어렵게 된다.
본 발명은 상기 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 콘택 식각후 접합부분의 전기적 특성을 향상시켜 안정적으로 동작하는 반도체소자의 콘택 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래기술에 따른 반도체 소자의 콘택 형성 방법을 도시한 도면,
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체 소자의 콘택 형성 방법을 도시한 도면,
도 3a 내지 도 3c는 본 발명의 다른 실시예에 따른 반도체 소자의 콘택 형성 방법을 도시한 도면,
도 4는 본 발명의 실시예에 따른 후처리적용 전후의 콘택을 도시한 도면,
도 5는 후처리 적용전과 후처리 적용후의 X-ray 스펙트럼,
도 6은 본 발명의 실시예에 따른 후처리 적용후 소자의 전류-전압 특성을 나타낸 그래프,
도 7은 본 발명의 실시예에 따른 스토리지노드콘택(SNC), 스토리지노드(SN) 및 비트라인 콘택 식각후 후처리 적용에 따른 소자의 전류-전압 특성을 나타낸 그래프,
도 8은 후처리 진행시 O2의 영향을 나타낸 도면.
*도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 불순물접합층
23 : 층간절연막 24 : 감광막
25 : 식각부산물 26 : 반응부산물
상기의 목적을 달성하기 위한 본 발명의 반도체소자의 콘택 형성 방법은 반도체기판에 불순물접합층을 형성하는 단계, 상기 반도체기판상에 층간절연막을 형성하는 단계, 상기 층간절연막상에 감광막을 도포하고 노광 및 현상으로 패터닝하는 단계, 상기 패터닝된 감광막을 마스크로 이용하여 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계, 질소, 수소 및 플루오린이 함유된 가스와 마이크로웨이브파워 및 RF 플라즈마를 이용하여 상기 콘택홀 형성후 생성된 손실층 및 식각부산물을 제거하는 1차 세정 단계, 및 상기 1차 세정시 발생된 반응부산물을 기화 또는 휘발시켜 제거하는 2차 세정 단계를 포함함을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 콘택식각, 자기정렬콘택식각(Self Aligned C; SAC), 플러그 형성 등 이온주입에 의해 형성된 소스/드레인과 같은 접합층이 노출되는 모든 반도체 소자의 제조 방법에 적용되는 것으로, 본 발명의 실시예에서는 콘택식각 공정에 대해 설명하기로 한다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 반도체소자의 콘택 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 소정 공정이 완료된 반도체 기판(21)에 불순물을 이온주입하여 불순물접합층(22)을 형성하고, 반도체 기판(21)상에 층간절연막(23)을 형성한 후 층간절연막(23)상에 감광막을 도포한다. 여기서, 불순물접합층(22) 형성후 콘택저항을 개선시키기 위해 추가로 As 또는 P를 이온주입할 수 있다.
감광막(24)을 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(24)을 마스크로 이용하여 하부의 층간절연막(23)을 건식 식각(Dry etch)하여 불순물접합층(22)이 노출되는 콘택홀을 형성한다. 이러한 콘택 식각후 불순물접합층(22), 층간절연막(23) 및 감광막(24)의 표면에 폴리머와 같은 식각부산물(25)이 잔류하고 건식식각시 플라즈마로 인한 손실층이 생성된다. 이하 식각부산물(25)은 식각손실층을 포함한다.
한편, 층간절연막(23)의 건식 식각시. 할로겐(Halogen)족 원소를 사용하여 치환 능력이 뛰어난 플루오린기(Fluorine; F)를 함유한 케미컬을 사용하되, CF4, CHF3, CH2F2, C4F8, C5F8, C4F6중 어느 하나를 사용한다.
도 2b에 도시된 바와 같이, 이온주입에 의하여 형성된 불순물접합층(22)이 콘택식각 후, 잔류하는 식각부산물(25) 및 손실층을 제거하기 위한 후처리 공정을 실시하는데, 이 때 후처리로서 건식 세정(Dry cleaning)를 실시한다.
이러한 건식 세정 공정은 추가적인 이온주입을 실시하거나 실시하는 않은 경우에 모두 적용할 수 있다.
건식 세정에 대해 자세히 설명하면, 플라즈마 소스(Plasma source)로 마이크로웨이브(Microwave) 방식을 사용하거나, 또는 마이크로웨이브 방식과 RF(Radio Frequency) 플라즈마(Plasma)를 혼용하여 이루어진다.
건식 세정시, 200mtorr∼2500mtorr의 압력과 100W∼1000W의 RF파워, 500W∼2000W의 마이크로웨이브 파워를 이용하며, H2또는 NH3중 어느 하나의 가스와 NF3를 혼용하여 이루어지거나, 희석가스로 He를 첨가하여 O2가스로 손실층 제거에 효과를 극대화한다.
도 2c에 도시된 바와 같이, H2(NH3)와 NF3가스로 공정을 진행할 경우, 2차 세정으로 150℃∼300℃의 UV 램프(Ultra Violet lamp)로 반응부산물인 (NH3)x(SiF3)y계열의 부산물(25a)을 화학반응으로 기화(Vaporize)시킨다.
도 3a 내지 도 3c은 본 발명의 다른 실시예에 따른 반도체 소자의 콘택 형성방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 소정 공정이 완료된 반도체 기판(21)에 불순물을 이온주입하여 불순물접합층(22)을 형성하고, 반도체 기판(21)상에 층간절연막(23)을 형성한 후 층간절연막(23)상에 감광막을 도포한다. 여기서, 불순물접합층(22) 형성후 콘택저항을 개선시키기 위해 추가로 As 또는 P를 이온주입할 수 있다.
감광막(24)을 노광 및 현상으로 패터닝한 후, 패터닝된 감광막(24)을 마스크로 이용하여 하부의 층간절연막(23)을 건식 식각(Dry etch)하여 불순물접합층(22)이 노출되는 콘택홀을 형성한다. 이러한 콘택 식각후 불순물접합층(22)의 표면 및 층간절연막(23), 감광막(24)의 폴리머와 같은 식각부산물(25)이 잔류한다.
한편, 층간절연막(23)의 건식 식각시. 할로겐(Halogen)족 원소를 사용하여치환 능력이 뛰어난 플루오린기(Fluorine; F)를 함유한 케미컬을 사용하되, CF4, CHF3, CH2F2, C4F8, C5F8, C4F6중 어느 하나를 사용한다.
도 3b에 도시된 바와 같이, 이온주입에 의하여 형성된 불순물접합층(22)이 콘택식각 후, 잔류하는 식각부산물(25)을 제거하기 위한 후처리 공정을 실시하는데, 이 때 후처리로서 건식 세정을 실시한다. 이러한 건식 세정 공정은 추가적인 이온주입을 실시하거나 실시하는 않은 경우에 모두 적용할 수 있다.
건식 세정에 대해 자세히 설명하면, 플라즈마 소스로 마이크로웨이브 방식을 사용하거나, 또는 마이크로웨이브 방식과 RF 플라즈마를 혼용하여 이루어진다.
건식 세정시, 200mtorr∼2500mtorr의 압력과 100W∼1000W의 RF파워, 500W∼2000W의 마이크로웨이브 파워를 이용하며, H2또는 NH3중 어느 하나의 가스와 NF3를 혼용하여 이루어지거나, 희석가스로 He를 첨가하여 O2가스로 손실층 제거에 효과를 극대화한다.
도 3c에 도시된 바와 같이, H2(NH3)와 NF3가스로 공정을 진행할 경우, 2차 세정으로서 N2H2가스를 사용하여 이온주입후에 불순물접합층(22) 표면을 H, F와 같은 친수성 원소가 존재하도록 처리하여 휘발성 물질(25b)을 형성한다.
상술한 본 발명의 일실시예 및 다른 실시예에서는, 후처리 공정에서 불순물접합층(22)의 손실을 방지하기 위하여 후처리 공정 조건을 산화막 식각율을 30Å/분 이하로 조절하고, H2가스의 함유량을 3%∼20%로 사용하여 N2의 적정 라디칼을생성하게 한다.
그리고, 건식 세정 챔버의 온도는 0℃∼90℃를 유지하며, 2차 세정공정은 공정 조건에 따라 각각 진행하거나 두 공정을 모두 진행할 수 있다.
도 4는 본 발명의 실시예에 따른 후처리 전후의 콘택을 도시한 도면으로서, As 이온주입에 따른 부산물을 N2H2처리한 후, BOE(Buffer Oxide Etch) 식각하면 건식 식가후 손실층을 충분히 제거할 수 있음을 나타내고 있다.
도 5는 후처리 적용전과 후처리 적용후의 X-ray 스펙트럼을 도시한 도면으로서, 스퍼터(Sputter)에 의한 SiO2및 Si의 식각률은 75Å으로서 자연산화막(Native oxide) 제거에 0.5분 정도 소모되므로, 스퍼터 시간 0.5분부터 불순물접합층(22)의 깊이에 따른 성분을 분석해보면 후처리 적용으로 O,C,F,의 함량이 적게 나타남을 알 수 있다. 도 5는 XPS(X-ray Photoelectron Spectroscope)를 이용하여 측정하였다.
SiC, SiF는 XPS에서 Si, C, F로 검출되며, 후처리 적용후 약 52Å의 깊이에서 손실층이 완전히 제거되었음을 나타낸다. 반면에, 후처리 미적용시에는 112Å까지 손실층이 제거되지 않았음을 알 수 있다.
도 6은 본 발명의 실시예에 따른 후처리 적용후 소자의 전류-전압 특성을 나타낸 그래프로서, 후처리 적용으로 콘택 저항이 46㏀(A)에서 9㏀(B)으로 감소됨을 알 수 있다.
도 7은 본 발명의 실시예에 따른 스토리지노드콘택(SNC) 및 스토리지노드(SN) 콘택 식각후 후처리 적용후 소자의 전류-전압 특성을 나타낸 그래프로서, 소자의 콘택저항을 46㏀(C)에서 25㏀(D)으로 감소시킴을 알 수 있다.
이와 같이, 후처리를 적용하면 비트라인(BitLine; BL)과 스토리지노드(SN)의 저항을 개선할 수 있으며, 이 때 후처리 적용은 스토리지노드 콘택, 스토리지노드 식각후 모두 적용하였을 때 더욱 효과가 증대됨을 알 수 있다.
도 8은 후처리 진행시 O2의 영향을 나타낸 도면으로서, 불순물접합층(22)의 식각율이 O2를 적용하지 않은 후처리적용시(NF3/He) 60Å/분, O2를 적용한 후처리적용시(NF3/O2/He) 140Å/분인 반면에, 후처리미적용시(추가 이온주입) O2가스를 첨가하지 않기 때문에 불순물접합층(22)에 대한 선택비가 없음을 알 수 있다.
이와 같이, O2는 플루오린(F)의 농도를 증가시킬 뿐만 아니라 불순물접합층(22)에 대한 선택비도 증가시켜 준다.
상술한 바와 같이, 본 발명의 실시예에서는 플라즈마, 마이크로웨이브와 RF파워를 사용하여 건식 콘택 식각후 손실층을 제거하고 콘택저항을 증대시킨다.
종래기술과 본 발명의 실시예에 따른 불순물접합층과 플러그 사이의 접합 저항, 폴리실리콘과 플러그의 접합 저항 등의 차이를 비교 분석하여 보면, 통상 다운스트림방식의 장치에서 고전적인 가스를 사용하여 공정 조건을 설정하는 경우에는 , 좁은 콘택홀 바닥 및 반도체 기판까지 실제로 전자는 도달하지 못한다. 하지만, 콘택 바닥 혹은 불순물접합층에 도달한 활성화 이온 및 기(Radical)는 자기력 및 RF 전력에 의하여 효과적으로 후처리를 진행할 수 있다.
따라서, 통상의 방법보다 RF 전력을 사용할 수 있는 조건이 후속의 소자 특성 결정에 만족할 만한 수준에 도달할 수 있을 것으로 사려된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같은 본 발명의 반도체 소자의 콘택 형성 방법은 콘택 저항 및 접합 누설 특성을 향상시켜 소자의 리프레쉬 특성을 향상시키므로써 안정적인 소자의 특성을 확보하여 소자의 수율을 향상시킬 수 있는 효과가 있다.
Claims (8)
- 반도체 소자의 콘택 형성 방법에 있어서,반도체기판에 불순물접합층을 형성하는 단계;상기 반도체기판상에 층간절연막을 형성하는 단계;상기 층간절연막상에 감광막을 도포하고 노광 및 현상으로 패터닝하는 단계;상기 패터닝된 감광막을 마스크로 이용하여 상기 층간절연막을 건식식각하여 콘택홀을 형성하는 단계;질소, 수소 및 플루오린이 함유된 가스와 마이크로웨이브파워 및 RF 플라즈마를 이용하여 상기 콘택홀 형성후 생성된 손실층 및 식각부산물을 제거하는 1차 세정 단계; 및상기 1차 세정시 발생된 반응부산물을 기화 또는 휘발시켜 제거하는 2차 세정 단계를 포함함을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서,상기 1차 세정 단계는,200mtorr∼2500mtorr의 압력과 100W∼1000W의 RF 파워, 500W∼2000W의 마이크로웨이브 파워를 이용하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서,상기 1차 세정 단계는,H2또는 NH3중 어느 하나의 가스와 NF3를 혼용하여 이루어지거나, He와 O2가스를 첨가하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 3 항에 있어서,상기 1차 세정시, H2또는 NH3중 어느 하나의 가스와 NF3가스를 이용할 경우, 150℃∼300℃의 UV 램프로 반응부산물인 (NH3)x(SiF3)y계열의 부산물을 화학반응으로 기화시키는 2차 세정 단계를 실시하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 3 항에 있어서,상기 1차 세정시, H2또는 NH3중 어느 하나의 가스와 NF3가스를 이용할 경우, 후속 세정으로 N2H2가스를 사용하여 2차 세정 단계를 실시하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 3 항에 있어서,상기 1차 세정시, H2가스의 함유량을 3%∼20%로 사용하는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서,상기 1차 세정 단계는,0℃∼90℃의 온도를 유지하는 챔버에서 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
- 제 1 항에 있어서,상기 층간절연막 식각시,CF4, CHF3, CH2F2, C4F8, C5F8또는 C4F6중 어느 하나의 가스를 사용하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084536A KR100390825B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 콘택 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0084536A KR100390825B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 콘택 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020055173A KR20020055173A (ko) | 2002-07-08 |
| KR100390825B1 true KR100390825B1 (ko) | 2003-07-10 |
Family
ID=27687926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2000-0084536A KR100390825B1 (ko) | 2000-12-28 | 2000-12-28 | 반도체 소자의 콘택 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100390825B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717811B1 (ko) * | 2006-02-28 | 2007-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| US9482953B2 (en) | 2013-05-06 | 2016-11-01 | Samsung Electronics Co., Ltd. | Lithography apparatus having effective thermal electron enhancement unit and method of forming pattern using the same |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100680944B1 (ko) * | 2003-05-27 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100850107B1 (ko) * | 2006-07-11 | 2008-08-04 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조 방법 |
| KR101423555B1 (ko) * | 2008-01-29 | 2014-07-25 | (주)소슬 | 기판 세정 방법 |
| KR102452593B1 (ko) | 2015-04-15 | 2022-10-11 | 삼성전자주식회사 | 반도체 장치의 제조 방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077122A (ko) * | 1997-04-16 | 1998-11-16 | 김영환 | 반도체 장치의 콘택홀 형성 방법 |
-
2000
- 2000-12-28 KR KR10-2000-0084536A patent/KR100390825B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980077122A (ko) * | 1997-04-16 | 1998-11-16 | 김영환 | 반도체 장치의 콘택홀 형성 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100717811B1 (ko) * | 2006-02-28 | 2007-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 콘택 형성 방법 |
| US9482953B2 (en) | 2013-05-06 | 2016-11-01 | Samsung Electronics Co., Ltd. | Lithography apparatus having effective thermal electron enhancement unit and method of forming pattern using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020055173A (ko) | 2002-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US5618384A (en) | Method for forming residue free patterned conductor layers upon high step height integrated circuit substrates using reflow of photoresist | |
| US6762130B2 (en) | Method of photolithographically forming extremely narrow transistor gate elements | |
| US5702869A (en) | Soft ashing method for removing fluorinated photoresists layers from semiconductor substrates | |
| JP2006310749A (ja) | 半導体素子のトランジスタ製造方法 | |
| JP2006013506A (ja) | シリコンゲルマニウム犠牲層を用いた半導体素子の微細パターンの形成方法及びそのパターンの形成方法を用いた自己整列コンタクトの形成方法 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US5801077A (en) | Method of making sidewall polymer on polycide gate for LDD structure | |
| KR100390825B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| US6960531B2 (en) | Method of manufacturing electronic device | |
| KR20050014440A (ko) | 폴리실리콘 식각 마스크를 이용한 반도체 소자의 제조방법 | |
| KR100377174B1 (ko) | 캐패시터의 제조 방법 | |
| US20060105578A1 (en) | High-selectivity etching process | |
| US6740593B2 (en) | Semiconductor processing methods utilizing low concentrations of reactive etching components | |
| US6455406B1 (en) | Semiconductor processing method of forming a conductive connection through WxSiyNz material with specific contact opening etching | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| KR100265849B1 (ko) | 전계효과트랜지스터제조방법 | |
| JPH11204500A (ja) | 半導体装置の製造方法 | |
| KR100838483B1 (ko) | 반도체 소자의 게이트 식각방법 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 | |
| KR100671631B1 (ko) | 반도체 소자 제조방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 | |
| KR100332647B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20020002568A (ko) | 포토레지스트의 제거 방법 | |
| KR100877878B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110526 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |