KR100850107B1 - 반도체 소자 제조 방법 - Google Patents

반도체 소자 제조 방법 Download PDF

Info

Publication number
KR100850107B1
KR100850107B1 KR1020060065044A KR20060065044A KR100850107B1 KR 100850107 B1 KR100850107 B1 KR 100850107B1 KR 1020060065044 A KR1020060065044 A KR 1020060065044A KR 20060065044 A KR20060065044 A KR 20060065044A KR 100850107 B1 KR100850107 B1 KR 100850107B1
Authority
KR
South Korea
Prior art keywords
photoresist pattern
photoresist
etching
contact hole
interlayer insulating
Prior art date
Application number
KR1020060065044A
Other languages
English (en)
Other versions
KR20080006200A (ko
Inventor
최부경
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060065044A priority Critical patent/KR100850107B1/ko
Publication of KR20080006200A publication Critical patent/KR20080006200A/ko
Application granted granted Critical
Publication of KR100850107B1 publication Critical patent/KR100850107B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명에 따른 반도체 소자 제조 방법은, 전도층과 층간 절연막이 순차적으로 적층된 반도체 기판 상에 포토레지스트를 도포하고 감광막 패턴을 형성하는 단계와, 감광막 패턴을 마스크로 하여 층간 절연막의 일부를 식각하여 콘택홀을 형성하는 단계와, 콘택 홀 형성 공정 중 반도체 기판 상에 생성되는 부산물의 일부를 스퍼터링 공정으로 제거하는 단계와, 제거되지 않고 남은 부산물을 제거함과 더불어 스퍼터링 공정에 의해 단단해진 감광막 패턴의 일부를 수소 플라즈마로 제거하는 단계와, 잔류하는 상기 감광막 패턴을 제거하는 단계를 포함한다.
이와 같이, 본 발명은 식각 부산물을 제거하는 과정에서 스퍼터링 방식에 의한 부산물 제거 시 감광막 패턴 중 단단해진 부분을 수소 플라즈마로 제거해줌으로서, 후속되는 감광막 패턴의 제거를 용이하게 할 뿐만 아니라 부산물에 의한 반도체 기판 상에 결함이 발생될 가능성을 낮춰 생산성과 반도체 소자의 신뢰성을 향상시킬 수 있다.
반도체, 건식식각, 플라즈마, 부산물

Description

반도체 소자 제조 방법{METHOD FOR FABRICATING A SEMICONDUCTOR DEVICE}
도 1은 종래 콘택홀을 제조하는 과정을 도시한 흐름도이며,
도 2a 내지 도 2d는 본 발명의 일 실시 예에 따른 콘택홀 제조 과정을 순차적으로 도시한 공정 흐름도이며,
도 3a 내지 도 3e는 본 발명의 다른 실시 예에 따른 콘택홀 제조 과정을 순차적으로 도시한 공정 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200 : 전도층 102. 202 : 캡핑층
104, 204 : 층간 절연막 106, 206 : 감광막 패턴
108, 208 : 콘택홀 110, 210 : 부산물
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 부산물을 제거를 용이하게 하기 위한 반도체 소자 제조 방법에 관한 것이다.
현대 사회의 필수품인 컴퓨터나 텔레비전과 같은 전자 제품은 항상 다이오드나 트랜지스터 등의 반도체 소자가 포함되며, 이러한 반도체 소자는 산화 실리콘을 성장시켜 만든 웨이퍼에 막을 형성하고, 상기 막의 필요한 부분에 불순물 이온을 주입하여 전기적으로 활성시킨 후, 이들을 전기적으로 배선하는 일련의 과정을 통하여 제조된다. 한편, 최근 고집적화 경향에 따라 하나의 금속 배선만으로 반도체 소자의 작동이 어려워져 다층 구조로 된 반도체 소자가 개발되었으며, 이러한 다층 구조에 있어서는 전도층과 전도층 사이에 절연을 위한 층간 절연막이 형성되고 적층된 전도층을 전기적으로 연결시켜 주기 위하여 층간 절연막에 콘택홀을 형성하고 전도체로 매립하는 별도의 콘택 공정이 필요하다.
이와 같이, 반도체 소자를 제조하기 위해서는 식각 공정이 필수적인데, 식각 공정으로는 습식식각 방법과 건식 식각 방법으로 나눌 수 있으며, 상기 건식 식각 공정으로 플라즈마를 이용한 식각 방법이 많이 사용되고 있다.
이하, 첨부된 도면을 참조하여 종래의 식각 공정 시 문제점을 설명하기로 한다.
도 1은 종래 콘택홀을 제조하는 과정을 도시한 흐름도이다.
도 1을 참조하면, 콘택홀은 층간 절연막 형성(S100), 감광막 패턴 형성 공정(S102), 건식 식각 공정(S104), 부산물 제거 공정(S106) 및 에싱 공정(S108)을 포함한 과정을 통하여 형성된다.
구체적으로, 단계 S100, S102에서는 반도체 기판 상에 형성된 금속 전도층과 절연을 위한 층간 절연막이 적층된 상태에서 상기 층간 절연막 상면에 걸쳐서 포토레지스트를 도포하고, 이를 패턴 정보가 담긴 마스크를 통과한 광선에 노출시킨 후 감광된 부분만을 제거하여 감광막 패턴을 형성한다.
다음으로, 단계 S104에서는 감광막 패턴을 식각 마스크로 하여 층간 절연막을 제거하고 콘택홀을 형성하는데, 이때 식각 공정은 공정 가스를 공급하여 이를 플라즈마 상태로 만들어 반응시키는 건식 식각을 사용한다.
이러한 식각 공정 진행 시 발생되는 부산물을 제거하기 위해 부산물 제거 공정인 단계 S106을 수행하는데, 단계 S108에서는 아르곤(Ar) 스퍼터링 방식을 이용하여 식각 챔버 내 부산물을 제거한다.
다음으로, 에싱 공정인 단계 S106에서는 감광막 패턴으로 사용하였던 포토레지스트를 제거하는데, 고온의 상태에서 산소 플라즈마 방법이 적용된다.
그러나, 부산물을 제거하기 위한 아르곤 스퍼터링 방식에서는 효과적으로 식각 챔버 내에 부산물을 제거할 수 있지만, 아르곤 스퍼터링 공정 시 감광막 패턴의 일부가 단단해지기 때문에 이후 에싱 공정의 시간이 길어질 뿐만 아니라 심지어 제대로 감광막 패턴이 제거되지 않는 문제점이 있다.
본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 식각 공정 이후 부산물을 제거하기 위한 공정에 의해 감광막 패턴 중 단단해진 부분과 부산물 제거 공정에서 제거되지 않은 부산물을 수소 플라즈마 공정으로 제거함으로서, 에싱 공정의 시간을 단축할 수 있는 반도체 소자 제조 방법을 제공하는데 있다.
삭제
상기와 같은 목적을 달성하기 위하여 본 발명은, 전도층과 층간 절연막이 순차적으로 적층된 반도체 기판 상에 포토레지스트를 도포하고 감광막 패턴을 형성하는 단계와, 상기 감광막 패턴을 마스크로 하여 상기 층간 절연막의 일부를 식각하여 콘택홀을 형성하는 단계와, 상기 콘택 홀 형성 공정 중 상기 반도체 기판 상에 생성되는 부산물의 일부를 스퍼터링 공정으로 제거하는 단계와, 제거되지 않고 남은 상기 부산물을 제거함과 더불어 상기 스퍼터링 공정에 의해 단단해진 상기 감광막 패턴의 일부를 수소 플라즈마로 제거하는 단계와, 잔류하는 상기 감광막 패턴을 제거하는 단계를 포함한다.
삭제
본 발명의 세부적인 기술 구성은 이하, 첨부한 도면을 참조하여 상세하게 살펴보도록 한다.
도 2a 내지 도 2d는 본 발명의 일 실시 예에 따른 콘택홀 제조 과정을 순차적으로 도시한 공정 흐름도이다. 도 2a는 감광막 패턴을 형성하는 단계, 도 2b 및 도 2c는 식각과 부산물을 제거하는 단계에, 도 2d는 감광막 패턴을 제거하는 단계에 각각 대응된다.
도 2a를 참조하면, 본 발명의 첫 번째 단계에서는 반도체 기판 상으로 감광막 패턴이 형성된다. 즉, 반도체 기판(미도시) 상에 전도층(100), 캡핑층(102) 및 층간 절연막(104)을 순차적으로 적층된 상태에서 포토레지스트를 도포한 후 노광하여 감광막 패턴(106)이 형성된다.
여기서, 전도층(100)은 알루미늄(Al)을 이용한 도체 금속층이며, 갭핑층(102)은 티타늄(Ti)이 함유된 물질을 사용하여 금속 배선의 힐록 및 난반사 방지용(ARC : Anti Reflection Coating)으로 사용된다. 한편, 층간 절연막(104)은 전도층(100)간의 절연을 위한 막으로 화학기상증착(CVD)법 등을 이용하여 형성된다.
위와 같이 전도층(100), 캡핑층(102) 및 층간 절연막(104)이 형성된 상태에서, 감광막 패턴(106)은 최상층인 증찬 절연막(104)의 상부 전면으로 포토레지스트를 도포하고 콘택홀의 위치에 해당하는 패턴이 담긴 마스크를 통과한 광선에 노출시켜 감광된 부분을 제거함으로써 형성된다.
도 2b에 도시된 바와 같이, 식각 과정에서는 감광막 패턴(106)을 식각 마스크로 하여 정해진 영역의 층간 절연막(104)을 제거하여 콘택홀(108)을 형성하는데, 이러한 과정은 공정 가스를 플라즈마로 변화시켜 층간 절연막(104)과 반응시키는 건식 식각으로 이루어진다. 건식 식각이 진행되는 공정 챔버는 내부에 반도체 기판이 안찬되는 스테이지가 구비되며, 스테이지의 하측으로는 하부 전극이 스테이지의 상측으로 이격된 위치에 상부 전극이 구비되어 공정 가스가 공급되면 상부 전극 과 하부 전극으로 고주파 전력이 인가되어 이를 플라즈마 상태로 변화시켜 반도체 기판 상에 적층된 층간 절연막(104)을 제거하게 된다.
이러한 식각 공정이 진행되는 챔버는 플라즈마를 형성하는 방법에 따라 CCP(Capacitive Coupled Plasma) 타입과 ICP(Inductive Coupled Plasma) 타입이 있으며, 고에너지를 갖는 이온을 반도체 기판에 충돌시켜 원하는 영역을 제거할 수 있는 RIE(Reactive Ion Etching) 장비가 사용될 수 있다.
이러한 건식 공정에 따라 폴리머와 같은 부산물(110)이 발생되는데, 부산물(110)은 식각 공정 중에 식각용 가스로 사용되는 불활성 카본 계열의 화합물이 플라즈마 상태에서 이온 또는 라디칼로 변화되어 반도체 기판과 접촉하는 과정에서의 화학 반응에 의해 발생된다. 즉, 식각이 진행되는 동안 예기치 못한 다양한 화학 반응이 발생되고, 콘택홀(108)의 내측이나 감광막 패턴(106)의 외부면 등에 폴리머와 같은 부산물(110)이 생성 부착되는데, 이러한 부산물(110)을 방치할 경우 정션 리키지를 증가시키는 등 소자 특성에 악영향을 미치는 문제가 있으므로 그 제거가 필요한 것이다.
본 발명에서는, 도 2c에 도시된 바와 같이, 상기 부산물(110)을 수소(H2) 플라즈마를 이용하여 제거하는데, 이는 부산물(110)이 식각용 공정 가스로 사용되는 불활성 카본에서 기인하므로 부산물(110)도 카본 성분이 주류임에 착안하여, 이러한 카본 성분이 플라즈마 상태의 수소와 반응하여 CH4, C2H4 등의 CxHy 계열의 휘발성 강한 물질이 발생되도록 하면 부산물(110)이 제거될 수 있다는 원리를 응용한 것이다.
본 발명은 여러 가지면에서 유익한데, 그 예로서 부산물(110) 제거 시 층간 절연막(104) 제거를 위한 식각에서 플라즈마란 공통 요소가 있음을 고려하여 식각과 부산물(110) 제거를 동일한 장비에서 연속적(In_situ)으로 진행할 수 있고, 연속적으로 진행하면 종래와 같은 부산물(110) 제거를 위한 별도의 습식 세정이 필요 없는 장점도 있다.
또한, 수소 플라즈마를 이용하여 부산물(110) 제거 시 감광막 패턴(106)이 공정 챔버 내의 온도로 예열되어 감광막 패턴(106)이 소프트한 상태로 전환되기 때문에 이후 감광막 패턴(106) 제거 시 그 시간을 단축시킬 수 있는 잇점이 있다.
수소 플라즈마를 이용하여 부산물(110)을 제거하는 경우 구체적인 공정 조건을 설명하면 아래와 같다.
먼저, 공정 챔버로 인가되는 전력은 상부전극으로 800∼1500W, 하부 전극으로 100∼150W 공급하며, 압력은 저압 상태를 유지함이 좋기 때문에 플라즈마 상태가 안정되게 유지될 수 있는 압력 조건을 감안하여 5∼10mTorr가 적당하고, 수소 공급량으로 100∼200sccm 정도가 적당하고, 공정 시간은 10∼20초 정도가 적당한다.
또한, 수소를 공정 챔버로 공급하기 위한 캐리어 가스로는 헬륨(He) 또는 질소(N2) 가스를 이용하는게 좋으며, 그 양은 100∼200sccm이 적당하다.
도 2d에 도시된 바와 같이, 본 발명의 마지막 단계에서는 반도체 기판 상에 잔류하는 감광막 패턴(104)을 에싱 공정을 통해 제거한다. 이러한 감광막 패턴(104)은 부산물(110) 제거 시 공정 챔버 내의 일정 온도로 예열되어 소프트한 상 태로 전환되어 있기 때문에 종래에 비해 용이하게 제거될 것이다. 이와 같이, 감광막 패턴(104)이 제거된 후에는 콘택홀(108)을 매립하는 후속 공정이 진행되면서 전도층(100) 사이가 전기적으로 접촉될 수 있게 된다.
도 3a 내지 도 3e는 본 발명의 다른 실시 예에 따른 콘택홀 제조 과정을 도시한 흐름도이다.
도 3a 및 도 3b에 도시된 바와 같이, 감광막 패턴(206)을 형성하고 감광막 패턴(206)을 식각 마스크로 하여 콘택홀(208)을 형성하는 공정은 본 발명의 일 실시 예에서 설명한 것과 동일하기 때문에 그 설명은 생략하기로 한다.
식각 공정 후 폴리머와 같은 부산물(210)이 발생되는데, 이러한 부산물(210)을 스퍼터링 방식, 예를 들면 아르곤(Ar) 스퍼터링 방식으로 제거하는데, 이때, 도 3c에 도시된 바와 같이, 감광막 패턴(206)의 외부면에 존재하는 부산물(210)과 콘택홀(110)의 내측에 생성된 부산물(210)은 일부만 제거된다.
또한, 아르곤 스퍼터링 방식에 의해 부산물(210)을 제거할 때 솔벤트 성분으로 이루어진 감광막 패턴(206)에 에너지가 공급되어 감광막 패턴(206)의 표면 일부(106a)가 단단해진다.
이런 이유로, 잔존하는 부산물(210)과 감광막 패턴(206)의 표면 일부를 제거하기 위한 수소 플라즈마 공정을 실시한다.
즉, 도 3d에 도시된 바와 같이, 부산물(210)의 주성분인 카본 성분을 플라즈마 상태의 수소와 반응시켜 CH4, C2H4 등의 CxHy 계열의 휘발성 강한 물질이 변화시켜 제거함과 더불어 감광막 패턴(206)의 표면 일부(206a)를 플라즈마 공정 시 챔 버에서 발생되는 온도, 예를 들면 10∼80℃의 온도로 예열시켜 제거한다.
이후, 도 3e에 도시된 바와 같이, 본 발명의 마지막 단계에서는 반도체 기판 상에 잔류하는 감광막 패턴(204)을 에싱 공정을 통해 제거한다. 그런 다음, 감광막 패턴(204)이 제거된 후에는 콘택홀(208)을 매립하는 후속 공정이 진행되면서 전도층(200) 사이가 전기적으로 접촉될 수 있게 된다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자라면 누구든지 다양한 변형 실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위내에 있게 된다.
이상 설명한 바와 같이, 본 발명은 아르곤 스퍼터링 방식으로 제거하였던 폴리머를 수소 플라즈마를 이용하여 제거하여 감광막 패턴을 소프트하게 전환시킨다는 것이며, 나아가 층간 절연막의 식각 시 플라즈마를 이용한 건식 식각을 사용한다면 동일한 공정 챔버에서 연속적(In_situ)으로 식각과 부산물 제거가 가능하여 공정상의 효율이 향상되는 효과가 있다.
또한, 본 발명은 스퍼터링 방식에 의해 부산물 제거 시 잔존하는 부산물과 스퍼터링 방식에 의한 부산물 제거 시 감광막 패턴 중 단단해진 부분을 수소 플라즈마로 제거해줌으로서, 후속되는 감광막 패턴의 제거를 용이하게 할 뿐만 아니라 부산물에 의한 반도체 기판 상에 결함이 발생될 가능성을 낮춰 생산성과 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 전도층과 층간 절연막이 순차적으로 적층된 반도체 기판 상에 포토레지스트를 도포하고 감광막 패턴을 형성하는 단계와,
    상기 감광막 패턴을 마스크로 하여 상기 층간 절연막의 일부를 식각하여 콘택홀을 형성하는 단계와,
    상기 콘택 홀 형성 공정 중 상기 반도체 기판 상에 생성되는 부산물의 일부를 스퍼터링 공정으로 제거하는 단계와,
    제거되지 않고 남은 상기 부산물을 제거함과 더불어 상기 스퍼터링 공정에 의해 단단해진 상기 감광막 패턴의 일부를 수소 플라즈마로 제거하는 단계와,
    잔류하는 상기 감광막 패턴을 제거하는 단계
    를 포함하는 반도체 소자 제조 방법.
KR1020060065044A 2006-07-11 2006-07-11 반도체 소자 제조 방법 KR100850107B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060065044A KR100850107B1 (ko) 2006-07-11 2006-07-11 반도체 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060065044A KR100850107B1 (ko) 2006-07-11 2006-07-11 반도체 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20080006200A KR20080006200A (ko) 2008-01-16
KR100850107B1 true KR100850107B1 (ko) 2008-08-04

Family

ID=39220057

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060065044A KR100850107B1 (ko) 2006-07-11 2006-07-11 반도체 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100850107B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055173A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 콘택 형성 방법
KR20050000970A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020055173A (ko) * 2000-12-28 2002-07-08 박종섭 반도체 소자의 콘택 형성 방법
KR20050000970A (ko) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20080006200A (ko) 2008-01-16

Similar Documents

Publication Publication Date Title
TWI693641B (zh) 圖案化低介電常數介電膜之方法
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
TWI705498B (zh) 蝕刻介電層中之特徵部的方法
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
KR20120098487A (ko) 반도체 장치의 제조 방법
KR100414506B1 (ko) 드라이 에칭 방법 및 반도체 장치의 제조 방법
JP7464539B2 (ja) 共形性炭素膜堆積
US20100330811A1 (en) Method for forming via holes
JP4756063B2 (ja) 半導体装置の製造方法
JP2005045053A (ja) 半導体装置の製造方法
US20010030169A1 (en) Method of etching organic film and method of producing element
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
JP2022511650A (ja) 超伝導体配線製造のためのプレクリーンおよび誘電体堆積方法
KR100850107B1 (ko) 반도체 소자 제조 방법
KR100541678B1 (ko) 금속 배선의 형성 방법
CN117121170A (zh) 基板处理方法
KR20000076754A (ko) 절연막의 에칭 방법 및 배선층의 형성 방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
KR20000071322A (ko) 반도체 장치 제조 방법
KR100777925B1 (ko) 금속 배선 형성 방법
KR100849067B1 (ko) 반도체 소자의 제조 방법
US7226875B2 (en) Method for enhancing FSG film stability
TWI305945B (en) Method of fabricating dual damascene structure
KR20060021194A (ko) 반도체 소자의 콘택홀 제조방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee