CN117121170A - 基板处理方法 - Google Patents

基板处理方法 Download PDF

Info

Publication number
CN117121170A
CN117121170A CN202280027729.0A CN202280027729A CN117121170A CN 117121170 A CN117121170 A CN 117121170A CN 202280027729 A CN202280027729 A CN 202280027729A CN 117121170 A CN117121170 A CN 117121170A
Authority
CN
China
Prior art keywords
film
tin
substrate
gas
substrate processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280027729.0A
Other languages
English (en)
Inventor
熊仓翔
小野健太
石川慎也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN117121170A publication Critical patent/CN117121170A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0042—Photosensitive materials with inorganic or organometallic light-sensitive compounds not otherwise provided for, e.g. inorganic resists
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本公开提供改良基板上的含锡膜的技术。本公开涉及的基板处理方法包含：在腔室内准备基板的工序，所述基板具有被蚀刻膜和在被蚀刻膜上规定至少一个开口的含锡膜；以及向腔室供给包含含卤素气体或者含氧气体的处理气体，在含锡膜的表面形成改良膜的工序。

Description

基板处理方法
技术领域
本公开的示例性实施方式涉及基板处理方法。
背景技术
专利文献1涉及半导体设备中的图案形成方法，公开有作为蚀刻掩模使用薄的氧化锡皮膜的技术。
现有技术文献
专利文献1：日本特开2018-6742号公报
发明内容
本公开提供改良基板上的含锡膜的技术。
在本公开的一实施方式中，提供一种基板处理方法。基板处理方法包含：在腔室内准备基板的工序，所述基板具有被蚀刻膜和在被蚀刻膜上规定至少一个开口的含锡膜；以及向腔室供给包含含卤素气体或者含氧气体的处理气体，在含锡膜的表面形成改良膜的工序。
发明效果
根据本公开的示例性实施方式，能够提供一种改良基板上的含锡膜的技术。
附图说明
图1是概略性地示出基板处理装置1的图。
图2是概略性地示出基板处理系统PS的图。
图3是表示本处理方法的流程图。
图4A是表示在步骤ST1中准备的基板W的截面构造的一例的图。
图4B是表示步骤ST2中的基板W的截面构造的一例的图。
图4C是表示步骤ST3中的基板W的截面构造的一例的图。
图5是表示基板W的截面构造的其他例的图。
图6是表示图5的第三膜102c的其他例的图。
图7是表示本处理方法的变形例的流程图。
图8是表示使用了等离子体的ALD的时序图的一例的图。
图9是表示没有使用等离子体的ALD的时序图的一例的图。
图10是表示选择性地形成的堆积膜的一例的图。
图11是表示通过溅射形成的堆积膜的一例的图。
图12是表示实施例涉及的改良处理的结果的图。
具体实施方式
以下，关于本公开的各实施方式进行说明。
在一个示例性实施方式中，提供一种基板处理方法。基板处理方法包含：在腔室内准备基板的工序，所述基板具有被蚀刻膜和在所述被蚀刻膜上规定至少一个开口的含锡膜；以及向腔室供给包含含卤素气体或者含氧气体的处理气体，在含锡膜的表面形成改良膜的工序。
在一个示例性实施方式中，形成改良膜的工序可以包含由处理气体生成等离子体的工序和通过生成的等离子体在含锡膜上形成改良膜的工序。
在一个示例性实施方式中，形成改良膜的工序可以包含使处理气体与含锡膜的表面反应而形成改良膜的工序。
在一个示例性实施方式中，改良膜可以包含锡-卤键。
在一个示例性实施方式中，在形成改良膜的工序之后，可以还包含在含锡膜上形成堆积膜的工序。
在一个示例性实施方式中，堆积膜可以由等离子体CVD形成。
在一个示例性实施方式中，堆积膜可以选择性地形成在含锡膜的上表面。
在一个示例性实施方式中，堆积膜可以对配置于基板的上方的上部电极进行溅射而形成。
在一个示例性实施方式中，溅射可以包含在基板与上部电极之间生成等离子体和将上部电极设为负电位。
在一个示例性实施方式中，形成堆积膜的工序和形成改良膜的工序可以在同一腔室内进行。
在一个示例性实施方式中，在形成改良膜的工序之后可以还包含蚀刻被蚀刻膜的工序。
在一个示例性实施方式中，蚀刻被蚀刻膜的工序和形成堆积膜的工序可以在同一腔室内进行。
在一个示例性实施方式中，含锡膜可以为光致抗蚀剂。
以下，参照附图，关于本公开的各实施方式进行详细说明。此外，在各附图中对相同或者同样的要素标注相同的附图标记，省略重复的说明。只要没有特别说明，基于附图所示的位置关系说明上下左右等的位置关系。附图的尺寸比例不表示实际的比例，另外，实际的比例不限于附图的比例。
＜基板处理装置1的构成＞
图1是概略性地示出一个示例性实施方式涉及的基板处理装置1的图。一个示例性实施方式涉及的基板处理方法(以下，称为“本处理方法”)可以使用基板处理装置1执行。
基板处理装置1为电容耦合等离子体处理装置。基板处理装置1包含等离子体处理腔室10、气体供给部20、电源30、排气系统40以及控制部50。此外，基板处理装置1包含基板支持部11以及气体导入部。气体导入部构成为向等离子体处理腔室10内导入至少一种处理气体。气体导入部包含喷头13。基板支持部11配置在等离子体处理腔室10内。喷头13配置在基板支持部11的上方。在一个示例性实施方式中，喷头13构成等离子体处理腔室10的顶部(ceiling)的至少一部分。等离子体处理腔室10具有由喷头13、等离子体处理腔室10的侧壁10a以及基板支持部11规定的等离子体处理空间10s。等离子体处理腔室10具有用于向等离子体处理空间10s供给至少一种处理气体的至少一种气体供给口和用于从等离子体处理空间排出气体的至少一种气体排出口。侧壁10a接地。喷头13以及基板支持部11与等离子体处理腔室10的框体电绝缘。
基板支持部11包含主体部111以及环组件112。主体部111具有用于支持基板(晶圆)W的中央区域(基板支持面)111a和用于支持环组件112的环状区域(环支持面)111b。主体部111的环状区域111b在俯视下包围主体部111的中央区域111a。基板W配置在主体部111的中央区域111a上，环组件112以包围主体部111的中央区域111a上的基板W的方式配置在主体部111的环状区域111b上。在一个示例性实施方式中，主体部111包含基台以及静电吸盘。基台包含导电性部件。基台的导电性部件作为下部电极发挥作用。静电吸盘配置在基台之上。静电吸盘的上表面具有基板支持面111a。环组件112包含一个或者多个环状部件。一个或者多个环状部件之中的至少一个为边缘环。此外，虽然省略图示，但基板支持部11可以包含构成为将静电吸盘、环组件112以及基板之中的至少一个调节至目标温度的调温模块。调温模块可以包含加热器、传热介质、流路、或者它们的组合。在流路中，流过盐水或气体那样的传热流体。此外，基板支持部11可以包含构成为向基板W的背面与基板支持面111a之间供给传热气体的传热气体供给部。
喷头13构成为向等离子体处理空间10s内导入来自气体供给部20的至少一种处理气体。喷头13具有至少一个气体供给口13a、至少一个气体扩散室13b以及多个气体导入口13c。向气体供给口13a供给的处理气体通过气体扩散室13b从多个气体导入口13c导入等离子体处理空间10s内。此外，喷头13包含导电性部件。喷头13的导电性部件作为上部电极发挥作用。此外，气体导入部除了喷头13以外，也可以包含安装于在侧壁10a上形成的一个或者多个开口部的一个或者多个侧面气体注入部(SGI：Side Gas Injector)。
气体供给部20可以包含至少一个气体源21以及至少一个流量控制器22。在一个示例性实施方式中，气体供给部20构成为从分别对应的气体源21经由分别对应的流量控制器22向喷头13供给至少一种处理气体。各流量控制器22例如也可以包含质量流量控制器或者压力控制式的流量控制器。而且，气体供给部20可以包含对至少一种处理气体的流量进行调制或者脉冲化的一个或多个流量调制设备。
电源30包含作为经由至少一个阻抗匹配电路与等离子体处理腔室10耦合的射频电源31。射频电源31构成为向基板支持部11的导电性部件和/或喷头13的导电性部件供给源射频信号以及偏置射频信号那样的至少一种射频信号(射频功率)。由此，由供给至等离子体处理空间10s的至少一种处理气体形成等离子体。由此，射频电源31能够作为构成为在等离子体处理腔室10中由一种或多种处理气体生成等离子体的等离子体生成部的至少一部分发挥作用。此外，通过向基板支持部11的导电性部件供给偏置射频信号，能够在基板W上产生偏置电位，将形成的等离子体中的离子成分引入基板W。
在一个示例性实施方式中，射频电源31包含第一射频生成部31a以及第二射频生成部31b。第一射频生成部31a构成为经由至少一个阻抗匹配电路与基板支持部11的导电性部件和/或喷头13的导电性部件耦合，生成等离子体生成用的源射频信号(源射频功率)。在一个示例性实施方式中，源射频信号具有13MHz～150MHz的范围内的频率。在一个示例性实施方式中，第一射频生成部31a可以构成为生成具有不同频率的多种源射频信号。生成的一种或者多种源射频信号供给至基板支持部11的导电性部件和/或喷头13的导电性部件。第二射频生成部31b构成为经由至少一个阻抗匹配电路与基板支持部11的导电性部件耦合，生成偏置射频信号(偏置射频功率)。在一个示例性实施方式中，偏置射频信号具有比源射频信号低的频率。在一个示例性实施方式中，偏置射频信号具有400kHz～13.56MHz的范围内的频率。在一个示例性实施方式中，第二射频生成部31b可以构成为生成具有不同频率的多种偏置射频信号。生成的一种或者多种偏置射频信号供给至基板支持部11的导电性部件。此外，在各种实施方式中，源射频信号以及偏置射频信号之中的至少一种可以被脉冲化。
此外，电源30也可以包含与等离子体处理腔室10耦合的直流电源32。直流电源32包含第一直流生成部32a以及第二直流生成部32b。在一个示例性实施方式中，第一直流生成部32a构成为与基板支持部11的导电性部件连接，生成第一直流信号。生成的第一偏置直流信号施加于基板支持部11的导电性部件。在一个示例性实施方式中，第一直流信号可以施加于静电吸盘内的电极那样的其他电极。在一个示例性实施方式中，第二直流生成部32b构成为与喷头13的导电性部件连接，生成第二直流信号。生成的第二直流信号施加于喷头13的导电性部件。在各种实施方式中，第一以及第二直流信号之中的至少一种可以被脉冲化。此外，第一以及第二直流生成部32a，32b既可以是除了射频电源31以外设置，也可以是第一直流生成部32a代替第二射频生成部31b设置。
排气系统40能够与例如设置于等离子体处理腔室10的底部的气体排出口10e连接。排气系统40也可以包含压力调节阀以及真空泵。通过压力调节阀调节等离子体处理空间10s内的压力。真空泵也可以包含涡轮分子泵、干燥泵或者它们的组合。
控制部50处理使等离子体处理装置1执行本公开中描述的各种工序的计算机可执行指令。控制部50能够构成为以执行在此描述的各种工序的方式控制基板处理装置1的各要素。在一个示例性实施方式中，也可以是控制部50的一部分或者全部作为基板处理装置1的外部的装置的构成的一部分设置。控制部50可以例如包含计算机50a。计算机50a例如可以包含处理部(CPU：Central Processing Unit)50a1、存储部50a2以及通信接口50a3。处理部50a1能够构成为基于存储于存储部50a2的程序进行各种控制动作。存储部50a2可以包含RAM(Random Access Memory)、ROM(Read Only Memory)、HDD(Hard Disk Drive)、SSD(Solid State Drive)或者它们的组合。通信接口50a3可以经由LAN(Local Area Network)等的通信线路在与基板处理装置1的其他构成之间通信。
＜基板处理系统PS的构成＞
图2是概略性地示出一个示例性实施方式涉及的基板处理系统PS的图。本处理方法也可以使用基板处理系统PS执行。
基板处理系统PS具有基板处理室PM1～PM6(以下，也总称为“基板处理模块PM”)、搬运模块TM、负载锁定模块LLM1以及LLM2(以下，也总称为“负载锁定模块LLM”)、负载机模块LM、负载端口LP1到LP3(以下，也总称为“负载端口LP”)。控制部CT控制基板处理系统PS的各构成，对基板W执行给定的处理。
基板处理模块PM在其内部对基板W执行蚀刻处理、修整处理、成膜处理、退火处理、掺杂处理、光刻处理、清洁处理、灰化处理等的处理。基板处理模块PM的一部分也可以为测量模块，测量在基板W上形成的膜的膜厚或在基板W上形成的图案的尺寸等。如图1所示的基板处理装置1为基板处理模块PM的一例。
搬运模块TM具有搬运基板W的搬运装置，在基板处理模块PM之间或者基板处理模块PM与负载锁定模块LLM之间搬运基板W。基板处理模块PM以及负载锁定模块LLM与搬运模块TM邻接而配置。搬运模块TM与基板处理模块PM以及负载锁定模块LLM通过能够开闭的闸阀在空间上隔离或者连结。
负载锁定模块LLM1以及LLM2设置于搬运模块TM与负载机模块LM之间。负载锁定模块LLM能够使其内部的压力切换为大气压或者真空。负载锁定模块LLM从为大气压的负载机模块LM向为真空的搬运模块TM搬运基板W，此外，从为真空的搬运模块TM向为大气压的负载机模块LM搬运基板W。
负载机模块LM具有搬运基板W的搬运装置，在负载锁定模块LLM与负载端口LP之间搬运基板W。在负载端口LP的内部能够载置能够收纳例如25张基板W的FOUP(Front OpeningUnified Pod：前开式统一吊舱)或者空的FOUP。负载机模块LM从负载端口LP内的FOUP取出基板W而向负载锁定模块LLM搬运。此外，负载机模块LM从负载锁定模块LLM取出基板W，向负载端口LP内的FOUP搬运。
控制部CT控制基板处理系统PS的各构成，对基板W执行给定的处理。控制部CT存储设定了工艺顺序、工艺条件、搬运条件等的配方，按照该配方，控制基板处理系统PS的各构成以便对基板W执行给定的处理。控制部CT也可以兼具如图1所示的基板处理装置1的控制部50的一部分或者全部的功能。
＜本处理方法的一例＞
图3是表示本处理方法的流程图。如图3所示，本处理方法包含准备基板W的工序(步骤ST1)、形成改良膜的工序(步骤ST2)和执行蚀刻的工序(步骤ST3)。
以下，参照图4A～图4C、图5以及图6，示出如图3所示的本处理方法的一例。在以下，将控制部50控制基板处理装置1(参照图1)的各部分而执行本处理方法的情况作为例子进行说明。
(基板W的准备：步骤ST1)
图4A是表示在步骤ST1中准备的基板W的截面构造的一例的图。在ST1中，在等离子体处理腔室10的等离子体处理空间10s内准备基板W。在等离子体处理空间10s内，基板W载置在基板支持部11的基板支持面111a上，通过静电吸盘保持。形成基板W的各构成的工序的至少一部分可以在等离子体处理空间10s内进行。此外，也可以基板W的各构成的全部或者一部分在基板处理装置1的外部的装置或者腔室形成之后，基板W配置在等离子体处理空间10s内。
在步骤ST1中准备的基板W例如按照底膜101、被蚀刻膜102、含锡膜103的顺序层积而形成。
底膜101例如可以为硅晶圆或在硅晶圆上形成的有机膜、介电膜、金属膜、半导体膜等。底膜101可以是多个膜层积而构成。
被蚀刻膜102例如可以为有机膜、介电膜、半导体膜、金属膜。被蚀刻膜102既可以由一个膜构成，或者也可以是多个膜层积而构成。
含锡膜103例如包含氧化锡和/或氢氧化锡。含锡膜103可以包含有机物，例如可以为光致抗蚀剂。
构成基板W的各膜(底膜101、被蚀刻膜102、含锡膜103)可以分别通过CVD法、ALD法、旋涂法等形成。上述各膜既可以为平坦的膜，此外，也可以是具有凹凸的膜。
含锡膜103具有上表面TS和向与上表面TS不同的方向(例如垂直方向)延伸的侧面SS。含锡膜103具有开口图案。开口图案在被蚀刻膜102上规定至少一个开口OP。开口OP为被蚀刻膜102上的空间，被含锡膜103的侧面SS包围。被蚀刻膜102具有被含锡膜103覆盖的区域和在开口OP的底部露出的区域。
含锡膜103的开口图案在基板W的俯视(在图4A中从上朝向下的方向观察基板W的情况)下，可以具有任意的形状。开口图案例如既可以为在俯视下线形状的开口OP多个以一定的间隔排列的线条和间隔(L/S)图案，也可以是在俯视下圆、椭圆、矩形等的孔形状的开口OP多个排列的阵列图案等。
含锡膜103的开口图案例如可以通过光刻形成。具体来说，例如，首先，在被蚀刻膜102上形成含锡的光致抗蚀剂膜。然后，使用曝光掩模，向该光致抗蚀剂膜选择性地照射光(例如，EUV准分子激光等)，而在该光致抗蚀剂膜上曝光该开口图案。然后，对曝光后的光致抗蚀剂膜进行显像。由此，可以形成具有开口图案的含锡膜103。在开口图案为线条和间隔(L/S)图案的情况下，例如可以为18nm的半节距。此外，例如，含锡膜103的开口图案也可以通过蚀刻形成。
此外，在步骤ST1中准备的基板W能够采取各种方式。图5是表示基板W的截面构造的其他例的图。如图5所示，被蚀刻膜102可以是多个膜层积而构成，具有第一膜102a、第二膜102b以及第三膜102c。第一膜102a、第二膜102b以及第三膜102c的蚀刻特性可以各自不同。含锡膜103、第一膜102a以及第二膜102b能够相对于第三膜102c构成三层的多层掩模。在这种情况下，含锡膜103的开口图案通过蚀刻依次转印在第一膜102a、第二膜102b以及第三膜102c上。
第一膜102a例如为旋涂玻璃(SOG)膜、SiON膜、含Si防反射膜(SiARC)等。第一膜102a可以是多个膜层积而构成，例如，可以是在SiON膜上层积防反射膜(BARC)而构成。
第二膜102b例如为旋涂碳(SOC)膜、无定形碳(Amorphous Carbon Layer:ACL)等的含碳膜。
第三膜102c可以为SiC、SiON、SiN和/或SiO2等的含硅介电膜。第三膜102c可以是多个膜层积而构成，例如，可以是氧化硅膜或氮化硅膜多个层积而构成。
图6是表示图5的第三膜102c的其他例的图。如图6所示，第三膜102c可以是多个膜(SiN膜102c1、SiO膜102c2、SiC膜102c3)在相对于层积方向垂直的方向(图6的左右方向)上以规定的顺序排列。可以选择性地蚀刻SiN膜102c1、SiO膜102c2以及SiC膜102c3的任一个。
(改良膜的形成：步骤ST2)
图4B是表示步骤ST2中的基板W的截面构造的一例的图。如图4B所示，在步骤ST2中，在含锡膜103上形成改良膜103a(以下，也将该处理称为“改良处理”)。具体来说，首先，从气体供给部20向等离子体处理空间10s内供给包含含卤素气体或者含氧气体的处理气体。
含卤素气体例如可以包含由含有F、Cl、Br、I的分子构成的一种或者多种气体，例如CHF3、CF4、NF3、SF6、IF7、HF、HBr、Cl2、BCl3、Br2、SiF4和/或SiCl4等。作为含卤素气体，也可以使用由不含有H(氢)的分子构成的气体(上述例的情况下，CF4、NF3、SF6、IF7、Cl2、BCl3、Br2、SiF4和/或SiCl4等)。含氧气体例如可以包含由含有O的分子构成的一种或者多种气体例如CO、O2、CO2、O3、NO、NO2、SO2和/或COS等。处理气体可以包含Ar等的贵重气体以及N2等的非活性气体。
接着，从射频电源31向等离子体处理空间10s供给射频信号，在等离子体处理空间10s内生成处理气体的等离子体。生成的等离子体中的离子或者自由基与含锡膜103的表面(上表面TS以及侧面SS)以及表面附近(以下，合并称为“表面等”)的锡化学结合，在含锡膜103的表面等形成改良膜103a。
在改良处理中，不一定要使用等离子体。即，可以从气体供给部20向等离子体处理空间10s内供给包含含卤素气体或者含氧气体的处理气体，使该处理气体直接与含锡膜103的表面等反应而形成改良膜103a。处理气体能够包含即使不进行等离子体化(原气体的状态下)也反应性高的气体例如HF、IF、O3气体等。此外，可以向处理气体施加热能、电磁波能、光能以及其他能量而促进处理气体的反应性。
在处理气体包含含卤素气体的情况下，改良膜103a包含卤化锡(锡-卤键)。在处理气体包含含氧气体的情况下，改良膜103a与含锡膜103的其他部分相比促进锡的氧化，包含更多的氧化锡(或者锡-氧键)。锡-卤键或锡-氧键的键能比锡-锡键的键能高。因此，锡-卤键或锡-氧键多的卤化锡或氧化锡与锡-卤键或锡-氧键少的卤化锡或氧化锡相比熔点、沸点高且热稳定。因此，改良膜103a与含锡膜103的其他部分相比热稳定或者化学稳定，等离子体耐性等的化学耐性提高。例如，形成改良膜103a的含锡膜103与没有形成改良膜103a的含锡膜103相比，相对于蚀刻被蚀刻膜102的蚀刻气体的蚀刻或者腐蚀耐性能够提高(蚀刻速度能够变小)。改良膜103a例如具有1～2nm的厚度。改良膜103a可以形成于含锡膜103的表面等的全部或者一部分。
此外，通过改良处理，改良膜103a与含锡膜103的其他部分相比，固化和/或杂质含量能够减少。由此，含锡膜103的化学耐性能够提高。此外，通过改良处理，与改良处理前相比能够使含锡膜103的开口图案的尺寸/形状均匀化。例如，在开口图案为线条和间隔(L/S)图案的情况下，能够改善线边缘的粗糙度(Line edge roughness：LER)或线宽的粗糙度(Line width roughness：LWR)。
(蚀刻的执行：步骤ST3)
图4C是表示步骤ST3中的基板W的截面构造的一例的图。如图4C所示，在步骤ST3中，蚀刻被蚀刻膜102。具体来说，例如，从气体供给部20向等离子体处理空间10s内供给处理气体，从射频电源31向基板支持部11供给射频信号。由此，在等离子体处理空间10s内生成等离子体，等离子体中的离子成分引入基板W。此时，包含改良膜103a的含锡膜103作为掩模发挥作用，被蚀刻膜102之中的、在开口OP的底部露出的部分在开口OP的深度方向(在图4C中从上向下的方向)上被蚀刻。
形成改良膜103a的含锡膜103能够提高被蚀刻膜102相对于蚀刻气体(处理气体)的耐蚀刻性。因此，在作为蚀刻被蚀刻膜102的掩模使用含锡膜103的情况下，抑制含锡膜103的变形或膜厚的减少、锡等从含锡膜103向被蚀刻膜102上飞散等。由此，能够更加适当地蚀刻被蚀刻膜102。
此外，在被蚀刻膜102为如图5所示那样的层积构造的情况下，可以根据各膜的材料选择处理气体，依次蚀刻各膜。在第一膜102a为旋涂玻璃(SOG)膜、SiON膜、含Si防反射膜(SiARC)等的情况下，蚀刻用的处理气体可以为CF类气体(CF4、C4F6、C4F8、CHF3、CH2F2气体等)。形成改良膜103a的含锡膜103相对于蚀刻被蚀刻膜102的CF类气体耐蚀刻性能够提高。
此外，在构成被蚀刻膜102的多层之中的至少一层，例如第二膜102b为旋涂碳(SOC)膜、无定形碳(Amorphous Carbon Layer:ACL)等的含碳膜的情况下，蚀刻用的处理气体可以为含氢气体(N2/H2气体等)或者含氧气体(O2/COS气体、CO2/COS气体等)。在第二膜102b的蚀刻中使用含氧气体的情况下，在蚀刻第二膜102b前，可以除去含锡膜103。由此，能够抑制含锡膜103的锡在需要高偏置功率的第二膜102b的蚀刻中飞散。在第二膜102b的蚀刻中使用含氢气体的情况下，可以同时除去含锡膜103和第二膜102b。
在第三膜102c为SiC、SiON、SiN和/或SiO2等的含硅介电膜的情况下，蚀刻用的处理气体可以为CF类气体(CF4、C4F6、C4F8、CHF3、CH2F2气体等)。含锡膜103可以在第三膜102c的蚀刻之前除去。由此，能够抑制含锡膜103的锡等在需要高偏置功率的第三膜102c的蚀刻中飞散。
＜本处理方法的变形例＞
图7是表示本处理方法的变形例的流程图。如图7所示的变形例除了在步骤ST2之后进一步具有形成堆积膜的工序(步骤ST2a)以外，与图3所示的例子相同。本处理方法能够不脱离本公开的范围以及主旨而进行各种各样的变形。
如图7所示那样，步骤ST2a在步骤ST2与步骤ST3之间执行。在步骤ST2a中，在形成改良膜103a的含锡膜103上形成堆积膜。堆积膜可以通过等离子体CVD形成。等离子体CVD中的处理气体例如可以包含CH4等的碳(C)。在这种情况下，堆积膜作为包含碳的膜形成。堆积膜可以在含锡膜103的上表面TS、侧面SS以及被蚀刻膜102的露出面ES之中的上表面TS上选择性地形成。即，堆积膜形成为其堆积速度与侧面SS以及露出面ES相比在上表面TS上变快。
堆积膜例如可以通过以下的方法形成。首先，向基板W供给第一气体(例如，含硅(Si)气体等)，使第一气体的分子吸附在至少含锡膜103上，形成前体层。接着，向基板W供给第二气体(例如，氧气(O2)等)并且从射频电源31向基板支持部11的导电性部件和/或喷头13的导电性部件供给射频信号。通过从该第二气体产生的等离子体改良前体层，从而对堆积膜进行成膜。也可以在第一气体供给与第二气体供给之间包含吹扫工序。对于该堆积膜，一层一层形成原子层也可以为ALD(Atomic Layer Deposition：原子层沉积)。
图8是示出将使用等离子体的ALD的时序图的一例的图。根据图8，交替地进行第一气体的供给(第一气体“打开”)和第二气体由来的等离子体产生(第二气体“打开”以及射频信号“打开”)。此外，也可以在它们之间分别进行气体吹扫(气体吹扫“打开”)。而且，也可以在含锡膜103上选择性地形成亚共形的堆积膜。在此，亚共形的堆积膜是指沿着基板的厚度方向具有不同的厚度的堆积膜。亚共形的堆积膜例如能够通过使第一气体的分子不吸附于开口OP的底部及壁部和/或不改良在开口OP的底部及壁部形成的前体层而形成。更加具体来说，例如通过调节第一气体的供给时间，或者调节第二气体由来的等离子体产生时间，能够在含锡膜103上形成亚共形的堆积膜。
堆积膜也可以通过没有使用等离子体的ALD形成。作为没有使用等离子体的ALD，例如，能够采用通过第一有机化合物以及第二有机化合物的聚合反应形成有机膜的方法。第一有机化合物的例子包含异氰酸酯、羧酸、羧酸卤化物以及无水羧酸。第二有机化合物的例子包含具有羟基的化合物以及胺。
图9是表示没有使用等离子体的ALD的时序图的一例的图。根据图9，交替地进行第一有机化合物的供给(“打开”第一气体)和第二有机化合物的供给(“打开”第二气体)。此外，也可以在它们之间分别进行气体吹扫(气体吹扫“打开”)。在此期间，没有从射频电源31向基板支持部11的导电性部件和/或喷头13的导电性部件供给射频信号(射频信号“关闭”)。而且，也可以在含锡膜103上选择性地形成亚共形的有机膜。亚共形的有机膜例如能够通过使第一有机化合物分子不吸附在开口OP的底部及壁部和/或使第二有机化合物不与吸附在开口OP的底部及壁部的第一有机化合物的分子反应而形成。
图10是表示选择性地形成的堆积膜的一例的图。如图10所示，堆积膜104a选择性地形成在含锡膜103的上表面TS上。例如，选择性形成可以通过将有助于碳气体等的成膜的气体和有助于氮气体等的蚀刻的气体同时提供给等离子体处理空间10s，进行等离子体处理来执行。由此，在含锡膜103的侧面SS或被蚀刻膜102的露出面ES上成膜量与蚀刻量相互抵消，另一方面，在上表面TS中，通过负载效应等，成膜量变得比蚀刻量大。其结果是，堆积膜不在含锡膜103的侧面SS以及被蚀刻膜102的露出面ES上形成，而仅在含锡膜103的上表面TS上形成堆积膜104a。
堆积膜104a能够作为含锡膜103以及被蚀刻膜102的蚀刻掩模发挥作用。即，能够使在步骤ST3中使用的蚀刻掩模的厚度(图10中的上下方向的大小)仅增厚堆积膜104a的厚度。此外，通过适当选择堆积膜104a的材料，该蚀刻掩模相对于被蚀刻膜102的蚀刻气体(处理气体)的耐蚀刻性能够提高。
堆积膜可以由与构成基板处理装置1的喷头13所包含的上部电极的材料相同的材料形成。堆积膜例如可以通过对位于基板W的上方的上部电极进行溅射，选择性地形成于形成改良膜103a的含锡膜103的上表面TS。
图11是表示通过溅射形成的堆积膜的一例的图。如图11所示，堆积膜104b选择性地(以比侧面SS厚的方式)形成在含锡膜103的表面之中的上表面TS上。上部电极的溅射例如向等离子体处理空间10s供给包含氩等的稀有气体的处理气体生成等离子体，并且通过在基板处理装置1的喷头13(上部电极)上施加负直流电压而执行。等离子体化的氩离子与成为负电位的喷头13碰撞。由此，喷头13的构成元素(例如，硅)溅射，包含该构成元素的堆积物落在基板W的表面，在含锡膜103的上表面TS上选择性地形成堆积膜104b。
堆积膜104b能够作为含锡膜103以及被蚀刻膜102的蚀刻掩模发挥作用。即，能够使在步骤ST3中使用的蚀刻掩模的厚度(在图9中上下方向的大小)仅增厚堆积膜104b的厚度。此外，通过适当选择堆积膜104b的材料(喷头13的构成元素)，该蚀刻掩模相对于被蚀刻膜102的蚀刻气体(处理气体)的耐蚀刻性能够提高。
在如图3以及图7所示的例子中，可以执行一次或者多次与步骤ST2同样的改良处理。例如，在图3以及图7的步骤ST3(蚀刻处理)的执行中，可以在一个或者多个时点(例如，将被蚀刻膜102蚀刻至规定的深度的时点或蚀刻构成被蚀刻膜102的膜的一部分的时点等)执行改良处理。在这种情况下，能够抑制基于蚀刻的含锡膜103的改良膜103a的减少。此外，例如，在如图7所示的例子中，可以在步骤ST2a与步骤ST3之间执行改良处理。此外，例如，在如图3以及图7所示的例子中，也可以同时执行步骤ST2的改良处理和步骤ST3的蚀刻处理。
在如图7所示的例子中，可以执行一次或者多次与步骤ST2a相同的形成堆积膜的处理(以下，称为“堆积处理”)。例如，在步骤ST3(蚀刻处理)的执行中，可以在一个或者多个时点(例如，将被蚀刻膜102蚀刻至规定的深度的时点或蚀刻构成被蚀刻膜102的膜的一部分的时点等)执行堆积处理。堆积处理可以组合多种方法。例如，也可以交替地进行在图10中示出的堆积膜104a的形成和在图11中示出的堆积膜104b的形成。此外，也可以交替地重复改良处理和堆积处理。
本处理方法例如可以使用如图2所示的基板处理系统PS执行。在这种情况下，如图3以及图7所示的各步骤既可以在基板处理模块PM(基板处理室PM1～PM6)的同一基板处理室内执行，也可以在不同的基板处理室内执行。此外，本处理方法除了电容耦合型的基板处理装置1以外，可以使用使用了电感耦合型等离子体或微波等离子体等任意的等离子体源的基板处理装置执行。
＜实施例＞
接着，关于本处理方法的实施例进行说明。本公开不受以下实施例任何限定。
在基板处理装置1内准备基板W。基板W在硅上按顺序层积SOC膜、SOG膜、具有开口图案的含锡膜。含锡膜的开口图案为线条和间隔(L/S)图案。接着，作为处理气体使用Cl2/Ar(实施例1)或者HBr/Ar(实施例2)，相对于含锡膜进行改良处理。
图12是表示实施例涉及的改良处理的结果的图。图12示出改良处理前与改良处理后(实施例1以及实施例2)的含锡膜103的膜厚(nm)、线条CD(nm)、间隔CD(nm)、LWR(nm)以及LER(nm)的测量结果。实施例1以及实施例2均通过改良处理改善了含锡膜的开口图案的粗糙度(LWR以及LER)。实施例1与实施例2相比抑制了含锡膜的膜厚减少。在含卤素气体中包含有氢的情况下，伴随着改良处理与含锡膜中的锡结合而生成高挥发性的氢化锡，能够减少含氢气体的膜厚。在实施例1中，由于在含卤素气体中没有包含氢，所以认为与实施例2相比，伴随着含锡膜103的改良处理的膜厚减少被抑制。
附图标记说明
1……基板处理装置、10……等离子体处理腔室、10s……等离子体处理空间、11……基板支持部、13……喷头、20……气体供给部、21……气体源、22……流量控制器、30……电源、31……射频电源、32……直流电源、40……排气系统、50……控制部、101……底膜、102……被蚀刻膜、102a……第一膜、102b……第二膜、102c……第三膜、103……含锡膜、103a……改良膜、104……堆积膜、105……保护膜、PS……基板处理系统、W……基板、TS……上表面、SS……侧面、ES……露出面、OP……开口。

Claims (13)

1.一种基板处理方法，包含：
在腔室内准备基板的工序，所述基板具有被蚀刻膜和在所述被蚀刻膜上规定至少一个开口的含锡膜；以及
向所述腔室供给包含含卤素气体或者含氧气体的处理气体，在所述含锡膜的表面形成改良膜的工序。
2.根据权利要求1所述的基板处理方法，其中，
形成所述改良膜的工序包含由所述处理气体生成等离子体的工序和通过所述生成的等离子体在所述含锡膜上形成所述改良膜的工序。
3.根据权利要求1所述的基板处理方法，其中，
形成所述改良膜的工序包含使所述处理气体与所述含锡膜的表面反应而形成所述改良膜的工序。
4.根据权利要求1～3中任一项所述的基板处理方法，其中，
所述改良膜包含锡-卤键。
5.根据权利要求1～4中任一项所述的基板处理方法，其中，
在形成所述改良膜的工序之后，还包含在所述含锡膜上形成堆积膜的工序。
6.根据权利要求5所述的基板处理方法，其中，
所述堆积膜由等离子体CVD以及ALD的至少任一种方法形成。
7.根据权利要求5所述的基板处理方法，其中，
所述堆积膜选择性地形成在所述含锡膜的上表面。
8.根据权利要求5所述的基板处理方法，其中，
所述堆积膜通过对配置于所述基板的上方的上部电极进行溅射而形成。
9.根据权利要求8所述的基板处理方法，其中，
所述溅射包含在所述基板与所述上部电极之间生成等离子体和将所述上部电极设为负电位。
10.根据权利要求5～9中任一项所述的基板处理方法，其中，
形成所述堆积膜的工序和形成所述改良膜的工序在同一腔室内进行。
11.根据权利要求1～10中任一项所述的基板处理方法，其中，
在形成所述改良膜的工序中或者形成所述改良膜的工序之后还包含蚀刻所述被蚀刻膜的工序。
12.根据权利要求11所述的基板处理装置，其中，
蚀刻所述被蚀刻膜的工序和形成所述堆积膜的工序在同一腔室内进行。
13.根据权利要求1～12中任一项所述的基板处理方法，其中，
所述含锡膜为光致抗蚀剂。
CN202280027729.0A 2021-04-14 2022-03-10 基板处理方法 Pending CN117121170A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021-068523 2021-04-14
JP2021068523A JP2022163526A (ja) 2021-04-14 2021-04-14 基板処理方法
PCT/JP2022/010487 WO2022219977A1 (ja) 2021-04-14 2022-03-10 基板処理方法

Publications (1)

Publication Number Publication Date
CN117121170A true CN117121170A (zh) 2023-11-24

Family

ID=83640294

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280027729.0A Pending CN117121170A (zh) 2021-04-14 2022-03-10 基板处理方法

Country Status (7)

Country Link
US (1) US20240047223A1 (zh)
EP (1) EP4325550A1 (zh)
JP (1) JP2022163526A (zh)
KR (1) KR20230167429A (zh)
CN (1) CN117121170A (zh)
TW (1) TW202244312A (zh)
WO (1) WO2022219977A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024171888A1 (ja) * 2023-02-15 2024-08-22 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05119465A (ja) * 1991-10-30 1993-05-18 Toshiba Corp リソグラフイ用マスク及び製造方法
JP3796857B2 (ja) * 1995-11-07 2006-07-12 セイコーエプソン株式会社 表面処理方法及びその装置
AU2320000A (en) * 1999-01-29 2000-08-18 Seiko Epson Corporation Surface treating method
US7291446B2 (en) * 2004-03-17 2007-11-06 Tokyo Electron Limited Method and system for treating a hard mask to improve etch characteristics
JP6817692B2 (ja) * 2015-08-27 2021-01-20 東京エレクトロン株式会社 プラズマ処理方法
JP2016027658A (ja) * 2015-09-07 2016-02-18 エルシード株式会社 エッチング方法
US9824893B1 (en) 2016-06-28 2017-11-21 Lam Research Corporation Tin oxide thin film spacers in semiconductor device manufacturing
US10546748B2 (en) * 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US11031244B2 (en) * 2018-08-14 2021-06-08 Lam Research Corporation Modification of SNO2 surface for EUV lithography
JP7359680B2 (ja) * 2019-07-22 2023-10-11 東京エレクトロン株式会社 熱処理装置及び処理方法

Also Published As

Publication number Publication date
TW202244312A (zh) 2022-11-16
KR20230167429A (ko) 2023-12-08
US20240047223A1 (en) 2024-02-08
WO2022219977A1 (ja) 2022-10-20
EP4325550A1 (en) 2024-02-21
JP2022163526A (ja) 2022-10-26

Similar Documents

Publication Publication Date Title
KR102580008B1 (ko) 반도체 디바이스 제작에서의 주석 옥사이드 막들
US11355353B2 (en) Tin oxide mandrels in patterning
JP2023027173A (ja) エアギャップの形成方法
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
US20090277874A1 (en) Method and apparatus for removing polymer from a substrate
JP7549097B2 (ja) 交互のエッチングプロセスおよび不動態化プロセス
US20090302002A1 (en) Method and apparatus for removing polymer from a substrate
WO2021178399A1 (en) Atomic layer etching of molybdenum
CN105405760A (zh) 用于自对准触点方案的牺牲金属前电介质
TWI727992B (zh) 具有高產能之超高選擇性多晶矽蝕刻
WO2020190941A1 (en) Reducing roughness of extreme ultraviolet lithography resists
WO2009111344A2 (en) Method and apparatus for removing polymer from a substrate
US20240047223A1 (en) Substrate processing method and substrate processing apparatus
JP2023002466A (ja) プラズマ処理方法、プラズマ処理装置及びプラズマ処理システム
CN109390274B (zh) 对被处理体进行处理的方法
KR20180105580A (ko) 피가공물을 처리하는 방법
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
CN116897413A (zh) 基板处理方法以及基板处理装置
KR20230063309A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20230053548A (ko) 서브트랙티브 (subtractive) 구리 에칭

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination