TWI797739B - 蝕刻方法、電漿處理裝置及基板處理系統 - Google Patents

蝕刻方法、電漿處理裝置及基板處理系統 Download PDF

Info

Publication number
TWI797739B
TWI797739B TW110132749A TW110132749A TWI797739B TW I797739 B TWI797739 B TW I797739B TW 110132749 A TW110132749 A TW 110132749A TW 110132749 A TW110132749 A TW 110132749A TW I797739 B TWI797739 B TW I797739B
Authority
TW
Taiwan
Prior art keywords
gas
region
substrate
plasma
chamber
Prior art date
Application number
TW110132749A
Other languages
English (en)
Other versions
TW202215530A (zh
Inventor
佐藤𤥨磨
吉村正太
森北信也
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW202215530A publication Critical patent/TW202215530A/zh
Application granted granted Critical
Publication of TWI797739B publication Critical patent/TWI797739B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本發明所揭示之蝕刻方法包含提供基板之步驟(a)。基板具有第1區域及第2區域。第2區域包含氧化矽，第1區域由與第2區域不同之材料形成。蝕刻方法進而包含步驟(b)，該步驟(b)係利用由包含一氧化碳氣體之第1處理氣體生成之第1電漿而優先於第1區域上形成沈積物。蝕刻方法進而包含對第2區域進行蝕刻之步驟(c)。

Description

蝕刻方法、電漿處理裝置及基板處理系統
本發明之例示性實施方式係關於一種蝕刻方法、電漿處理裝置及基板處理系統。
製造電子器件時要對基板進行蝕刻。蝕刻要求選擇性。即，要求保護基板之第1區域，並且選擇性地蝕刻第2區域。下述專利文獻1及2中揭示有一種相對於由氮化矽形成之第1區域選擇性地蝕刻由氧化矽形成之第2區域的技術。該等文獻中揭示之技術係使氟碳沈積於基板之第1區域及第2區域上。沈積於第1區域上之氟碳用於保護第1區域，沈積於第2區域上之氟碳用於第2區域之蝕刻。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2015-173240號公報
專利文獻2：日本專利特開2016-111177號公報
本發明提供一種相對於第2區域選擇性地保護基板之第1區域並且對第2區域進行蝕刻的技術。
於一個例示性實施方式中提供一種蝕刻方法。蝕刻方法包 含提供基板之步驟(a)。基板具有第1區域及第2區域。第2區域包含氧化矽，第1區域由與第2區域不同之材料形成。蝕刻方法進而包含步驟(b)，該步驟(b)係利用由包含一氧化碳氣體之第1處理氣體生成之第1電漿而優先於第1區域上形成沈積物。蝕刻方法進而包含對第2區域進行蝕刻之步驟(c)。
根據一個例示性實施方式，可相對於第2區域選擇性地保護基板之第1區域並且對第2區域進行蝕刻。
1:電漿處理裝置
1B:電漿處理裝置
1C:電漿處理裝置
2a:台
2b:台
2c:台
2d:台
4a:容器
4b:容器
4c:容器
4d:容器
10:腔室
10s:內部空間
12:腔室本體
12e:排氣口
12g:閘閥
12p:通路
13:支持部
14:基板支持器
16:電極板
18:下部電極
18f:流路
20:靜電吸盤
20e:電極
20p:直流電源
20s:開關
22:冷卻器單元
22a:配管
22b:配管
24:氣體供給管線
30:上部電極
32:構件
34:頂板
34a:氣孔
36:支持體
36a:氣體擴散室
36b:氣孔
36c:氣體導入口
38:氣體供給管
40:氣體源群
41:閥群
42:流量控制器群
43:閥群
46:護罩
48:擋板構件
50:排氣裝置
52:排氣管
62:高頻電源
64:偏壓電源
66:匹配器
68:匹配器
71:直流電源
72:直流電源
110:腔室
110s:內部空間
112:腔室本體
112e:排氣口
112g:閘閥
112i:氣體導入口
112p:通路
113:支持部
114:基板支持器
116:電極板
118:下部電極
118f:流路
120:靜電吸盤
120p:直流電源
120s:開關
122a:配管
122b:配管
124:氣體供給管線
130:窗構件
138:氣體供給管
140:氣體源群
142:流量控制器群
143:閥群
146:護罩
148:擋板構件
150:排氣裝置
151:天線
152:排氣管
153a:內側天線元件
153b:外側天線元件
154:夾持體
160:護罩構件
162a:內側護罩壁
162b:外側護罩壁
163a:內側護罩板
163b:外側護罩板
164:偏壓電源
166:匹配器
168a:致動器
168b:致動器
170a:高頻電源
170b:高頻電源
301:內側部分
302:外側部分
341:內側區域
342:外側區域
AN:對準器
DP:沈積物
DP1:第1沈積物
DP2:第2沈積物
DPC:沈積物
Ds:深度
ER:邊緣環
GS:氣體供給部
GSB:氣體供給部
HC:加熱器控制器
HT:加熱器
LL1:裝載閉鎖模組
LL2:裝載閉鎖模組
LM:承載器模組
MC:控制部
MT:方法
MTB:方法
PM1:製程模組
PM2:製程模組
PM3:製程模組
PM4:製程模組
PM5:製程模組
PM6:製程模組
PS:基板處理系統
R1:第1區域
R2:第2區域
R3:第3區域
R11:區域
R12:區域
RC:凹部
STa:步驟
STb:步驟
STc:步驟
STc1:步驟
STc2:步驟
STc3:步驟
STd:步驟
STe:步驟
STf:步驟
STJ:步驟
SW:樣品基板
TB:膜厚
TC:搬送腔室
TM:搬送模組
TT:膜厚
TU1:搬送裝置
TU2:搬送裝置
UR:基底區域
W:基板
WB:基板
WC:基板
圖1係一個例示性實施方式之蝕刻方法之流程圖。
圖2係可應用圖1所示之蝕刻方法之一例的基板之局部放大剖視圖。
圖3係可應用圖1所示之蝕刻方法之另一例的基板之局部放大剖視圖。
圖4(a)~圖4(f)分別係應用圖1所示之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。
圖5係概略性地表示一個例示性實施方式之電漿處理裝置之圖。
圖6係概略性地表示另一例示性實施方式之電漿處理裝置之圖。
圖7係表示一個例示性實施方式之基板處理系統之圖。
圖8(a)及圖8(b)係表示第1實驗之結果之圖，圖8(c)及圖8(d)係表示第1比較實驗之結果之圖。
圖9(a)及圖9(b)係表示第2實驗之結果之圖，圖9(c)及圖9(d)係表示第2比較實驗之結果之圖。
圖10係表示第3實驗中獲得之離子能量與開口寬度之關係之曲線圖。
圖11係對第4~第6實驗中測定出之尺寸進行說明之圖。
圖12(a)~(f)分別係第7~第12實驗中形成沈積物DP後之樣品基板之穿透式電子顯微鏡(TEM)圖像。
圖13係圖1所示之蝕刻方法中可採用之例示性實施方式之步驟STc之流程圖。
圖14(a)~圖14(e)分別係應用圖1所示之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。
圖15係另一例示性實施方式之蝕刻方法之流程圖。
圖16係概略性地表示另一例示性實施方式之電漿處理裝置之圖。
圖17(a)~圖17(d)分別係應用圖15所示之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。
圖18係可應用各種例示性實施方式之蝕刻方法之又一例的基板之局部放大剖視圖。
圖19(a)及圖19(b)分別係應用例示性實施方式之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。
以下，對各種例示性實施方式進行說明。
於一個例示性實施方式中提供一種蝕刻方法。蝕刻方法包含提供基板之步驟(a)。基板具有第1區域及第2區域。第2區域包含氧化矽，第1區域由與第2區域不同之材料形成。蝕刻方法進而包含步驟(b)，該步驟(b)係利用由包含一氧化碳氣體之第1處理氣體生成之第1電漿而優先於第1區域上形成沈積物。蝕刻方法進而包含對第2區域進行蝕刻之步驟 (c)。
於上述實施方式中，由第1處理氣體形成之碳化學物種優先沈積於第1區域上。於含氧之第2區域上，由第1處理氣體形成之碳化學物種之沈積得到抑制。因此，於上述實施方式中，在沈積物優先形成於第1區域上之狀態下進行第2區域之蝕刻。因此，根據上述實施方式，可相對於第2區域選擇性地保護基板之第1區域並且對第2區域進行蝕刻。
於一個例示性實施方式中，第2區域亦可由氮化矽形成。步驟(c)亦可包含步驟(c1)，該步驟(c1)係藉由自包含氟碳氣體之第2處理氣體生成電漿而於基板上形成包含氟碳之其他沈積物。步驟(c)亦可進而包含步驟(c2)，該步驟(c2)係藉由對基板供給來自電漿之離子而對第2區域進行蝕刻，上述基板上形成有其他沈積物，上述電漿係由稀有氣體生成。
於一個例示性實施方式中，亦可交替地重複步驟(b)與步驟(c)。
於一個例示性實施方式中，第2區域亦可被第1區域包圍。亦可於步驟(c)中自行對準地對第2區域進行蝕刻。
於一個例示性實施方式中，第1區域亦可為形成於第2區域上之光阻遮罩。
於一個例示性實施方式中，步驟(b)及步驟(c)亦可於同一腔室內執行。
於一個例示性實施方式中，步驟(b)亦可於第1腔室內執行，步驟(c)亦可於第2腔室內執行。
於一個例示性實施方式中，蝕刻方法亦可於步驟(b)與步驟(c)之間進而包含在真空環境下將基板自第1腔室搬送至第2腔室之步驟。
於另一例示性實施方式中提供一種電漿處理裝置。電漿處理裝置包括腔室、基板支持器、電漿生成部、及控制部。基板支持器設置於腔室內。電漿生成部構成為於腔室內生成電漿。控制部構成為實施步驟(a)，該步驟(a)係利用由含碳但不含氟之第1處理氣體生成之第1電漿而優先於基板之第1區域上形成沈積物。控制部構成為進而實施對基板之第2區域進行蝕刻之步驟(b)。
於一個例示性實施方式中，控制部亦可構成為進而實施交替地重複步驟(a)與步驟(b)之步驟(c)。
於一個例示性實施方式中，步驟(b)亦可藉由複數個循環而執行。複數個循環分別包含步驟(b1)，該步驟(b1)係藉由自包含氟碳氣體之第2處理氣體生成電漿而於基板上形成包含氟碳之其他沈積物。複數個循環分別進而包含步驟(b2)，該步驟(b2)係藉由對基板供給來自電漿之離子而對第2區域進行蝕刻，上述基板上形成有其他沈積物，上述電漿係由稀有氣體生成。
於一個例示性實施方式中，第1處理氣體亦可包含一氧化碳氣體或羰基硫氣體。
於一個例示性實施方式中，第1處理氣體亦可包含一氧化碳氣體及氫氣。
於一個例示性實施方式中，步驟(a)亦可至少於第1區域及第2區域劃分形成之凹部之縱橫比為4以下時執行。
於一個例示性實施方式中，第1處理氣體亦可包含第1成分與第2成分。第1成分含碳但不含氟。第2成分包含碳與氟或氫。第1成分之流量亦可大於第2成分之流量。
於一個例示性實施方式中，電漿處理裝置亦可進而具備設置於基板支持器之上方之上部電極。上部電極亦可包含與腔室之內部空間相接之頂板。頂板亦可由含矽材料形成。
於一個例示性實施方式中，控制部亦可構成為進而實施於進行步驟(a)時對上部電極施加負直流電壓之步驟。
於一個例示性實施方式中，控制部亦可構成為於步驟(a)之後且步驟(b)之前，進而實施於基板上形成含矽沈積物之步驟。於一個例示性實施方式中，於基板上形成含矽沈積物之步驟亦可包含在腔室內生成電漿時對上述上部電極施加負直流電壓之操作。
於又一例示性實施方式中提供一種處理基板之基板處理系統。基板具有第1區域及第2區域。第2區域包含矽及氧。第1區域不含氧而由與第2區域之材料不同之材料形成。基板處理系統包括沈積裝置、蝕刻裝置、及搬送模組。沈積裝置構成為利用由含碳但不含氟之第1處理氣體生成之第1電漿而優先於第1區域上形成沈積物。蝕刻裝置構成為對第2區域進行蝕刻。搬送模組構成為於沈積裝置與蝕刻裝置之間在真空環境下搬送基板。
於又一例示性實施方式中提供一種蝕刻方法。蝕刻方法包含在設置於電漿處理裝置之腔室內之基板支持器上準備基板之步驟(a)。基板具有第1區域及第2區域。第2區域包含矽及氧。第1區域不含氧而由與第2區域之材料不同之材料形成。蝕刻方法進而包含步驟(b)，該步驟(b)係藉由將來自電漿之化學物種供給至基板而選擇性地於第1區域上形成沈積物，上述電漿係由含碳但不含氟之處理氣體生成。蝕刻方法進而包含對第2區域進行蝕刻之步驟(c)。
於上述實施方式中，由處理氣體形成之碳化學物種選擇性地沈積於第1區域上。於含氧之第2區域上，由處理氣體形成之碳化學物種之沈積得到抑制。因此，於上述實施方式中，在沈積物選擇性地存在於第1區域上之狀態下進行第2區域之蝕刻。因此，根據上述實施方式，可相對於第2區域選擇性地保護基板之第1區域並且對第2區域進行蝕刻。
於一個例示性實施方式中，處理氣體亦可不含氫。
於一個例示性實施方式中，處理氣體亦可進而包含氧。處理氣體亦可包含一氧化碳氣體或羰基硫氣體。
於一個例示性實施方式中，於步驟(b)中供給至基板之離子之能量亦可為0eV以上70eV以下。
於一個例示性實施方式中，第1區域亦可由氮化矽形成。
於一個例示性實施方式中，第2區域亦可由氧化矽形成，且被第1區域包圍。亦可於步驟(c)中自行對準地對第2區域進行蝕刻。
於一個例示性實施方式中，第1區域亦可設置於第2區域上，且構成遮罩。第2區域亦可包含含矽膜。
於一個例示性實施方式中，電漿處理裝置亦可為電容耦合型之電漿處理裝置。為了於步驟(b)中生成電漿，亦可對電漿處理裝置之上部電極供給高頻電力。
於一個例示性實施方式中，高頻電力之頻率亦可為60MHz以上。
於一個例示性實施方式中，電漿處理裝置亦可為感應耦合型之電漿處理裝置。
於一個例示性實施方式中，步驟(b)及步驟(c)亦可於不自 腔室中取出基板之情況下在電漿處理裝置中執行。
於一個例示性實施方式中，步驟(b)中使用之電漿處理裝置亦可為與步驟(c)中使用之蝕刻裝置不同之裝置。亦可僅經由真空環境將基板自步驟(b)中使用之電漿處理裝置搬送至步驟(c)中使用之蝕刻裝置。
於一個例示性實施方式中，步驟(b)可至少於第1區域及第2區域劃分形成之凹部之縱橫比為4以下時執行。
於一個例示性實施方式中，亦可交替地重複步驟(b)及步驟(c)。
於又一例示性實施方式中亦提供一種蝕刻方法。蝕刻方法包含在設置於電漿處理裝置之腔室內之基板支持器上準備基板之步驟(a)。基板具有第1區域及第2區域。第2區域包含矽及氧。第1區域不含氧而由與第2區域之材料不同之材料形成。蝕刻方法進而包含步驟(b)，該步驟(b)係藉由將來自電漿之化學物種供給至基板而選擇性地於第1區域上形成沈積物，上述電漿係由包含含碳但不含氟之第1氣體及含有碳與氟或氫之第2氣體的處理氣體生成。蝕刻方法進而包含對第2區域進行蝕刻之步驟(c)。於步驟(b)中，第1氣體之流量大於第2氣體之流量。
於又一例示性實施方式中提供一種電漿處理裝置。電漿處理裝置包括腔室、基板支持器、氣體供給部、電漿生成部、及控制部。基板支持器設置於腔室內。氣體供給部構成為向腔室內供給氣體。電漿生成部構成為於腔室內由氣體生成電漿。控制部構成為控制氣體供給部及電漿生成部。基板支持器支持具有第1區域及第2區域之基板。第2區域包含矽及氧，第1區域不含氧而由與第2區域之材料不同之材料形成。控制部係以於腔室內由含碳但不含氟之處理氣體生成電漿之方式控制氣體供給部及電 漿生成部，以選擇性地於第1區域上形成沈積物。控制部係以於腔室內由蝕刻氣體生成電漿之方式控制氣體供給部及電漿生成部，以對第2區域進行蝕刻。
於又一例示性實施方式中提供一種基板處理系統。基板處理系統包括電漿處理裝置、蝕刻裝置、及搬送模組。電漿處理裝置構成為將來自電漿之化學物種供給至基板而選擇性地於基板之第1區域上形成沈積物，上述電漿係由含碳但不含氟之處理氣體生成。基板具有第1區域及第2區域，第2區域包含矽及氧，第1區域不含氧而由與第2區域之材料不同之材料形成。蝕刻裝置構成為對第2區域進行蝕刻。搬送模組構成為僅經由真空環境而於電漿處理裝置與蝕刻裝置之間搬送基板。
以下，參照附圖對各種例示性實施方式詳細地進行說明。再者，於各附圖中對相同或相當之部分標註相同符號。
圖1係一個例示性實施方式之蝕刻方法之流程圖。圖1所示之蝕刻方法(以下，稱為「方法MT」)以步驟STa開始。於步驟STa中提供基板W。於步驟STa中，於電漿處理裝置之基板支持器上準備基板W。基板支持器設置於電漿處理裝置之腔室內。
基板W具有第1區域R1及第2區域R2。第1區域R1由與第2區域R2不同之材料形成。第1區域R1之材料亦可不含氧。第1區域R1之材料亦可包含氮化矽。第2區域R2之材料包含矽及氧。第2區域R2之材料亦可包含氧化矽。第2區域R2之材料亦可包含含有矽、碳、氧、及氫之低介電常數材料。
圖2係可應用圖1所示之蝕刻方法之一例的基板之局部放大剖視圖。圖2所示之基板W具有第1區域R1及第2區域R2。基板W亦可進而 具有基底區域UR。圖2所示之基板W之第1區域R1包含區域R11及區域R12。區域R11由氮化矽形成，且形成凹部。區域R11設置於基底區域UR上。區域R12於區域R11之兩側延伸。區域R12由氮化矽或碳化矽形成。圖2所示之基板W之第2區域R2由氧化矽形成，且設置於區域R11所提供之凹部中。即，第2區域R2被第1區域R1包圍。對圖2所示之基板W應用方法MT之情形時，自行對準地對第2區域R2進行蝕刻。
圖3係可應用圖1所示之蝕刻方法之另一例的基板之局部放大剖視圖。圖3所示之基板WB可用作應用方法MT之基板W。基板WB具有第1區域R1及第2區域R2。第1區域R1於基板WB中構成遮罩。第1區域R1設置於第2區域R2上。基板WB亦可進而具有基底區域UR。第2區域R2設置於基底區域UR上。再者，於基板WB中，第1區域R1可由與圖2所示之基板W之第1區域R1之材料相同之材料形成。又，於基板WB中，第2區域R2可由與圖2所示之基板W之第2區域R2之材料相同之材料形成。
以下，以對圖2所示之基板W應用方法MT之情形為例，對方法MT之步驟STa之後之步驟進行說明。於以下之說明中，參照圖1及圖4(a)~圖4(f)。圖4(a)~圖4(f)分別係應用圖1所示之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。
於方法MT中，於步驟STa之後依序進行步驟STb及步驟STc。再者，亦可於步驟STa之後進行步驟STc，然後依序進行步驟STb及步驟STc。亦可於步驟STc之後進行步驟STd。又，亦可依序執行分別包含步驟STb、步驟STc、及步驟STd之複數個循環。即，亦可交替地重複步驟STb與步驟STc。複數個循環中之若干個亦可不包含步驟STd。
於步驟STb中，選擇性地或優先於第1區域R1上形成沈積 物DP。因此，於步驟STb中，於電漿處理裝置之腔室內由處理氣體、即第1處理氣體生成電漿。第1處理氣體含碳但不含氟。第1處理氣體例如包含一氧化碳氣體(CO氣體)、羰基硫氣體(COS氣體)、或烴氣作為含碳但不含氟之氣體。烴氣例如係C2H2氣體、C2H4氣體、CH4氣體、或C2H6氣體。第1處理氣體亦可不含氫。第1處理氣體亦可進而包含氫氣(H2氣體)作為添加氣體。第1處理氣體亦可進而包含氬氣、氦氣之類的稀有氣體。第1處理氣體亦可除了包含稀有氣體以外還進而包含氮氣(N2氣體)之類的惰性氣體，或者代替稀有氣體而包含氮氣(N2氣體)之類的惰性氣體。第1處理氣體中，含碳但不含氟之氣體之流量可為30sccm以上200sccm以下。第1處理氣體中，含碳但不含氟之氣體之流量亦可為90sccm以上130sccm以下。第1處理氣體中，稀有氣體之流量可為0sccm以上1000sccm以下。第1處理氣體中，稀有氣體之流量亦可為350sccm以下。第1處理氣體中之各氣體之流量可由腔室10內之內部空間10s之容積等決定。於步驟STb中，將來自電漿之化學物種(碳化學物種)供給至基板。所供給之化學物種如圖4(a)所示選擇性地或優先於第1區域R1上形成沈積物DP。沈積物DP包含碳。
於步驟STb中，第1處理氣體亦可包含第1氣體及第2氣體。第1氣體係含碳但不含氟之氣體，例如係CO氣體或COS氣體。即，第1處理氣體亦可包含含碳但不含氟之第1成分。第1成分例如係一氧化碳(CO)或羰基硫。第2氣體係包含碳與氟或氫之氣體，例如係氫氟碳氣體、氟碳氣體、或烴氣。即，第1處理氣體亦可進而包含含有碳與氟或氫之第2成分。第2成分例如係氫氟碳、氟碳、或烴。氫氟碳氣體例如係CHF3氣體、CH3F氣體、CH2F2氣體等。氟碳氣體例如係C4F6氣體等。包含碳與氫之 第2氣體例如係CH4氣體。第1氣體或第1成分之流量大於第2氣體或第2成分之流量。第2氣體或第2成分之流量相對於第1氣體或第1成分之流量的比可為0.2以下。於使用該第1處理氣體之步驟STb中，選擇性地或優先於第1區域R1上形成沈積物DP，除此以外，於劃分形成凹部之側壁上形成較薄之保護膜。因此，可保護側壁免受電漿影響。
步驟STb中使用之第1處理氣體亦可為包含CO氣體與氫氣(H2氣體)之混合氣體。根據上述第1處理氣體，沈積物DP選擇性地或優先於第1區域R1上形成對步驟STc中之蝕刻具有較高之耐受性之保護膜。第1處理氣體中之H2氣體之流量相對於CO氣體與H2氣體之總流量的比率可為1/19以上2/17以下。於使用具有上述比率之第1處理氣體之情形時，形成於第1區域R1上之沈積物DP之側面之垂直性變高。
於步驟STb中，供給至基板W之離子之能量可為0eV以上70eV以下。於該情形時，因沈積物DP引起之凹部開口之縮小得到抑制。
於一實施方式中，步驟STb中使用之電漿處理裝置亦可為電容耦合型之電漿處理裝置。於使用電容耦合型之電漿處理裝置之情形時，亦可將用以生成電漿之高頻電力供給至上部電極。於該情形時，可於遠離基板W之區域形成電漿。高頻電力之頻率可為60MHz以上。於另一實施方式中，步驟STb中使用之電漿處理裝置亦可為感應耦合型之電漿處理裝置。
步驟STb可選擇性地或優先於第1區域R1上形成沈積物DP，因此，步驟STb可至少於基板W中第1區域R1及第2區域R2劃分形成之凹部之縱橫比為4以下時執行。
於後續之步驟STc中，如圖4(b)所示，對第2區域R2進行蝕 刻。於一實施方式中，使用來自電漿之化學物種對第2區域R2進行蝕刻，上述電漿係由蝕刻氣體生成。於該情形時，於蝕刻裝置之腔室內由蝕刻氣體生成電漿。蝕刻氣體係根據第2區域R2之材料來選擇。蝕刻氣體例如包含氟碳氣體。蝕刻氣體亦可進而包含氬氣之類的稀有氣體及氧氣之類的含氧氣體。
步驟STc中使用之蝕刻裝置亦可為步驟STb中使用之電漿處理裝置。即，步驟STb及步驟STc亦可於同一腔室內進行。於該情形時，步驟STb與步驟STc係於不自電漿處理裝置之腔室中取出基板W之情況下進行。或者，步驟STb中使用之電漿處理裝置亦可為與步驟STc中使用之蝕刻裝置不同之裝置。即，亦可為步驟STb於第1腔室內進行，步驟STc於第2腔室內進行。於該情形時，於步驟STb與步驟STc之間，僅經由真空環境將基板W自步驟STb中使用之電漿處理裝置搬送至步驟STc中使用之蝕刻裝置。即，於步驟STb與步驟STc之間，基板W於真空環境下自第1腔室搬送至第2腔室。
於後續之步驟STd中，進行灰化。於步驟STd中，如圖4(c)所示，去除沈積物DP。於一實施方式中，使用來自電漿之化學物種對沈積物DP進行蝕刻，上述電漿係由灰化氣體生成。於該情形時，於灰化裝置之腔室內由灰化氣體生成電漿。灰化氣體包含氧氣之類的含氧氣體。灰化氣體亦可為包含N2氣體及H2氣體之混合氣體。再者，方法MT亦可不包含步驟STd。
步驟STd中使用之灰化裝置亦可為步驟STc中使用之蝕刻裝置。即，步驟STc及步驟STd亦可於同一腔室內進行。於該情形時，步驟STc與步驟STd於不自蝕刻裝置之腔室中取出基板W之情況下進行。或 者，步驟STc中使用之蝕刻裝置亦可為與步驟STd中使用之灰化裝置不同之裝置。即，步驟STd中利用之腔室亦可為與步驟STc中利用之腔室不同之腔室。於該情形時，於步驟STc與步驟STd之間，僅經由真空環境將基板W自步驟STc中使用之蝕刻裝置搬送至步驟STd中使用之灰化裝置。即，於步驟STc與步驟STd之間，基板W於真空環境下自步驟STc用之腔室搬送至步驟STd用之腔室。再者，步驟STd中使用之灰化裝置亦可為步驟STb中使用之電漿處理裝置。
於方法MT中依序執行複數個循環之情形時，繼而進行步驟STJ。於步驟STJ中，判定是否滿足停止條件。於步驟STJ中，於循環之執行次數達到特定次數時滿足停止條件。於步驟STJ中判定為不滿足停止條件之情形時，再次執行循環。即，再次執行步驟STb，如圖4(d)所示，於第1區域R1上形成沈積物DP。繼而，執行步驟STc，如圖4(e)所示，對第2區域R2進行蝕刻。於方法MT中，亦可如圖4(e)所示，藉由步驟STc於凹部底部將第1區域R1去除。繼而，執行步驟STd，如圖4(f)所示，將沈積物DP去除。另一方面，於步驟STJ中判定為已滿足停止條件之情形時，方法MT結束。
於方法MT之步驟STb中，由第1處理氣體形成之碳化學物種選擇性地或優先沈積於第1區域R1上。於含氧之第2區域R2上，由第1處理氣體形成之碳化學物種之沈積得到抑制。因此，於方法MT中，在優先於第1區域R1上形成沈積物DP之狀態下進行第2區域R2之蝕刻。因此，根據方法MT，可相對於第2區域R2選擇性地保護第1區域R1，並且對第2區域R2進行蝕刻。又，於方法MT中，由於選擇性地或優先於第1區域R1上形成沈積物DP，因此，由第1區域R1及第2區域R2劃分形成之凹部開口之 堵塞得到抑制。
又，步驟STb中由CO氣體生成之碳化學物種係具有離子性之化學物種。另一方面，容易自CH4氣體或CH3F氣體生成CH2或CHF之類的自由基。此種自由基具有較高之反應性，具有各向同性而容易沈積於基板W之表面上。與此相對，具有離子性之化學物種具有各向異性而沈積於基板W上。即，具有離子性之化學物種附著於第1區域R1之上表面多於附著於劃分形成凹部之壁面。再者，一氧化碳容易自基板W之表面脫離。因此，為了使一氧化碳吸附於基板W之表面，必須使離子與該表面發生碰撞而自基板W之表面去除氧。又，一氧化碳具有簡單結構，因此難以交聯。因此，為了使一氧化碳沈積於基板W之表面上，必須於基板W之表面上形成懸鍵。於步驟STb中由CO氣體生成之碳化學物種係具有離子性之化學物種，因此，可自第1區域R1之上表面去除氧並於該上表面形成懸鍵，從而選擇性地沈積於該第1區域R1上。
以下，參照圖5。圖5係概略性地表示一個例示性實施方式之電漿處理裝置之圖。圖5所示之電漿處理裝置1可於方法MT中使用。電漿處理裝置1可於方法MT之所有步驟中使用，亦可僅於步驟STb中使用。
電漿處理裝置1係電容耦合型之電漿處理裝置。電漿處理裝置1具備腔室10。腔室10於其內部提供有內部空間10s。
於一實施方式中，腔室10亦可包含腔室本體12。腔室本體12具有大致圓筒形狀。於腔室本體12之內側提供有內部空間10s。腔室本體12由鋁等導體形成。腔室本體12接地。於腔室本體12之內壁面上設置有具有耐腐蝕性之膜。具有耐腐蝕性之膜可為由氧化鋁、氧化釔等陶瓷形成之膜。
腔室本體12之側壁提供通路12p。基板W於在內部空間10s與腔室10之外部之間被搬送時通過通路12p。通路12p可藉由閘閥12g開閉。閘閥12g沿著腔室本體12之側壁設置。
電漿處理裝置1進而具備基板支持器14。基板支持器14構成為於腔室10內、即內部空間10s中支持基板W。基板支持器14設置於腔室10內。基板支持器14亦可由支持部13支持。支持部13由絕緣材料形成。支持部13具有大致圓筒形狀。支持部13於內部空間10s中自腔室本體12之底部向上方延伸。
於一實施方式中，基板支持器14亦可具有下部電極18及靜電吸盤20。基板支持器14亦可進而具有電極板16。電極板16由鋁等導體形成，且具有大致圓盤形狀。下部電極18設置於電極板16上。下部電極18由鋁等導體形成，且具有大致圓盤形狀。下部電極18電性連接於電極板16。
靜電吸盤20設置於下部電極18上。基板W載置於靜電吸盤20之上表面上。靜電吸盤20具有由介電體形成之本體。靜電吸盤20之本體具有大致圓盤形狀。靜電吸盤20進而具有電極20e。電極20e設置於靜電吸盤20之本體中。電極20e係膜狀之電極。電極20e經由開關20s而連接於直流電源20p。若將來自直流電源20p之電壓施加至靜電吸盤20之電極，則於靜電吸盤20與基板W之間產生靜電引力。基板W藉由所產生之靜電引力而被吸引至靜電吸盤20，並由靜電吸盤20保持。
基板支持器14亦可支持配置於其上之邊緣環ER。邊緣環ER不受限定，可由矽、碳化矽或石英形成。於腔室10內進行基板W之處理時，基板W配置於靜電吸盤20上且由邊緣環ER包圍之區域內。
下部電極18於其內部提供有流路18f。流路18f接收自冷卻器單元22經由配管22a供給之熱交換介質(例如冷媒)。冷卻器單元22設置於腔室10之外部。供給至流路18f之熱交換介質經由配管22b返回至冷卻器單元22。於電漿處理裝置1中，載置於靜電吸盤20上之基板W之溫度藉由熱交換介質與下部電極18之熱交換而進行調整。
基板W之溫度亦可藉由設置於基板支持器14中之一個以上之加熱器進行調整。於圖5所示之例中，於靜電吸盤20中設置有複數個加熱器HT。複數個加熱器HT分別可為電阻加熱元件。複數個加熱器HT連接於加熱器控制器HC。加熱器控制器HC構成為對複數個加熱器HT之各者供給量被調整過之電力。
電漿處理裝置1亦可進而具備氣體供給管線24。氣體供給管線24將傳熱氣體(例如He氣體)供給至靜電吸盤20之上表面與基板W之背面之間的間隙。傳熱氣體係自傳熱氣體供給機構供給至氣體供給管線24。
電漿處理裝置1進而具備上部電極30。上部電極30設置於基板支持器14之上方。上部電極30介隔構件32而支持於腔室本體12之上部。構件32由具有絕緣性之材料形成。上部電極30與構件32將腔室本體12之上部開口封閉。
上部電極30可包含頂板34及支持體36。頂板34之下表面係內部空間10s側之下表面，劃分形成內部空間10s。即，頂板34與內部空間10s相接。頂板34可由含矽材料形成。頂板34例如由矽或碳化矽形成。頂板34提供複數個氣孔34a。複數個氣孔34a沿頂板34之板厚方向貫通頂板34。
支持體36將頂板34裝卸自如地支持。支持體36由鋁等導電 性材料形成。支持體36於其內部提供有氣體擴散室36a。支持體36進而提供有複數個氣孔36b。複數個氣孔36b自氣體擴散室36a向下方延伸。複數個氣孔36b分別與複數個氣孔34a連通。支持體36進而提供有氣體導入口36c。氣體導入口36c連接於氣體擴散室36a。於氣體導入口36c連接有氣體供給管38。
於氣體供給管38，經由閥群41、流量控制器群42及閥群43而連接有氣體源群40。氣體源群40、閥群41、流量控制器群42及閥群43構成氣體供給部GS。
氣體源群40包含複數個氣體源。於步驟STb中使用電漿處理裝置1之情形時，複數個氣體源包含用於步驟STb中使用之第1處理氣體之一個以上氣體源。於步驟STc中使用電漿處理裝置1之情形時，複數個氣體源包含用於步驟STc中使用之蝕刻氣體之一個以上氣體源。於步驟STd中使用電漿處理裝置1之情形時，複數個氣體源包含用於步驟STd中使用之灰化氣體之一個以上氣體源。
閥群41及閥群43分別包含複數個開閉閥。流量控制器群42包含複數個流量控制器。流量控制器群42之複數個流量控制器分別係質量流量控制器或壓力控制式之流量控制器。氣體源群40之複數個氣體源分別經由閥群41之對應之開閉閥、流量控制器群42之對應之流量控制器、及閥群43之對應之開閉閥而連接於氣體供給管38。
電漿處理裝置1亦可進而具備護罩46。護罩46沿著腔室本體12之內壁面裝卸自如地設置。護罩46亦設置於支持部13之外周。護罩46防止電漿處理之副產物附著於腔室本體12。護罩46例如藉由在由鋁形成之構件之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為由 氧化釔等陶瓷形成之膜。
電漿處理裝置1亦可進而具備擋板構件48。擋板構件48設置於支持部13與腔室本體12之側壁之間。擋板構件48例如藉由在由鋁形成之板狀構件之表面形成具有耐腐蝕性之膜而構成。具有耐腐蝕性之膜可為由氧化釔等陶瓷形成之膜。擋板構件48提供複數個貫通孔。於擋板構件48之下方且腔室本體12之底部設置有排氣口12e。於排氣口12e，經由排氣管52連接有排氣裝置50。排氣裝置50具有壓力調整閥及渦輪分子泵等真空泵。
電漿處理裝置1進而具備高頻電源62及偏壓電源64。高頻電源62構成為產生高頻電力(以下，稱為「高頻電力HF」)。高頻電力HF具有適於生成電漿之頻率。高頻電力HF之頻率例如為27MHz以上100MHz以下。高頻電力HF之頻率亦可為60MHz以上。高頻電源62經由匹配器66而連接於高頻電極。於一實施方式中，高頻電極係上部電極30。匹配器66具有用以使高頻電源62之負載側(上部電極30側)之阻抗與高頻電源62之輸出阻抗匹配之電路。於一實施方式中，高頻電源62可構成電漿生成部。再者，高頻電源62亦可經由匹配器66而連接於基板支持器14內之電極(例如下部電極18)。即，高頻電極亦可為基板支持器14內之電極(例如下部電極18)。
偏壓電源64構成為將電性偏壓EB賦予至基板支持器14內之偏壓電極(例如下部電極18)。電性偏壓EB具有適於將離子饋入至基板W之偏壓頻率。電性偏壓EB之偏壓頻率例如為100kHz以上40.68MHz以下。於電性偏壓EB與高頻電力HF一起被使用時，電性偏壓EB具有較高頻電力HF之頻率低之頻率。
於一實施方式中，電性偏壓EB亦可為高頻偏壓電力(以下，稱為「高頻電力LF」)。高頻電力LF之波形係具有偏壓頻率之正弦波形狀。於本實施方式中，偏壓電源64經由匹配器68及電極板16而連接於偏壓電極(例如下部電極18)。匹配器68具有用以使偏壓電源64之負載側(下部電極18側)之阻抗與偏壓電源64之輸出阻抗匹配之電路。於另一實施方式中，電性偏壓EB亦可為電壓之脈衝。電壓之脈衝亦可為負電壓之脈衝。負電壓之脈衝亦可為負直流電壓之脈衝。於本實施方式中，電壓之脈衝以具有偏壓頻率之倒數之時長之時間間隔(即週期)週期性地施加至下部電極18。
電漿處理裝置1進而具備控制部MC。控制部MC可為包括處理器、記憶體等記憶部、輸入裝置、顯示裝置、信號之輸入輸出介面等之電腦。控制部MC控制電漿處理裝置1之各部。於控制部MC，操作員可使用輸入裝置進行指令之輸入操作等，以對電漿處理裝置1進行管理。又，於控制部MC，可藉由顯示裝置可視化地顯示電漿處理裝置1之運轉狀況。進而，於控制部MC之記憶部中儲存有控制程式及製程配方資料。控制程式由控制部MC之處理器執行，以於電漿處理裝置1中執行各種處理。控制部MC之處理器執行控制程式，並根據製程配方資料控制電漿處理裝置1之各部，藉此，於電漿處理裝置1中執行方法MT之至少一部分步驟或所有步驟。
控制部MC亦可實施步驟STb。於電漿處理裝置1中執行步驟STb之情形時，控制部MC係以將第1處理氣體供給至腔室10內之方式控制氣體供給部GS。又，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，控制部MC以於腔室10內由第1處理氣體 生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。又，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源64。
控制部MC亦可進而實施步驟STc。於電漿處理裝置1中執行步驟STc之情形時，控制部MC以將蝕刻氣體供給至腔室10內之方式控制氣體供給部GS。又，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，控制部MC以於腔室10內由蝕刻氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。又，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源64。
控制部MC亦可進而實施步驟STd。於電漿處理裝置1中執行步驟STd之情形時，控制部MC以將灰化氣體供給至腔室10內之方式控制氣體供給部GS。又，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，控制部MC以於腔室10內由灰化氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。又，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源64。
控制部MC亦可進而實施依序執行上述複數個循環之步驟。控制部MC亦可進而實施交替地重複步驟STb與步驟STc之步驟。
以下，參照圖6。圖6係概略性地表示另一例示性實施方式之電漿處理裝置之圖。方法MT中使用之電漿處理裝置亦可如圖6所示之電漿處理裝置1B般為感應耦合型之電漿處理裝置。電漿處理裝置1B可於方法MT之所有步驟中使用，亦可僅於步驟STb中使用。
電漿處理裝置1B具備腔室110。腔室110於其內部提供有內部空間110s。於一實施方式中，腔室110亦可包含腔室本體112。腔室本體112具有大致圓筒形狀。於腔室本體112之內側提供有內部空間110s。腔室本體112由鋁等導體形成。腔室本體112接地。於腔室本體112之內壁面上設置有具有耐腐蝕性之膜。具有耐腐蝕性之膜可為由氧化鋁、氧化釔等陶瓷形成之膜。
腔室本體112之側壁提供有通路112p。基板W於內部空間110s與腔室110之外部之間被搬送時通過通路112p。通路112p可藉由閘閥112g開閉。閘閥112g沿著腔室本體112之側壁設置。
電漿處理裝置1B進而具備基板支持器114。基板支持器114構成為於腔室110內、即內部空間110s中支持基板W。基板支持器114設置於腔室110內。基板支持器114亦可由支持部113支持。支持部113由絕緣材料形成。支持部113具有大致圓筒形狀。支持部113於內部空間110s中自腔室本體112之底部向上方延伸。
於一實施方式中，基板支持器114亦可具有下部電極118及靜電吸盤120。基板支持器114亦可進而具有電極板116。電極板116由鋁等導體形成，且具有大致圓盤形狀。下部電極118設置於電極板116上。下部電極118由鋁等導體形成，且具有大致圓盤形狀。下部電極118電性連接於電極板116。
電漿處理裝置1B進而具備偏壓電源164。偏壓電源164經由匹配器166連接於基板支持器114內之偏壓電極(例如下部電極18)。偏壓電源164及匹配器166分別與電漿處理裝置1之偏壓電源64及匹配器66同樣地構成。
靜電吸盤120設置於下部電極118上。靜電吸盤120具有本體及電極，與電漿處理裝置1之靜電吸盤20同樣地構成。靜電吸盤120之電極經由開關120s連接於直流電源120p。若將來自直流電源120p之電壓施加至靜電吸盤120之電極，則於靜電吸盤120與基板W之間產生靜電引力。基板W藉由所產生之靜電引力而被吸引至靜電吸盤120，並由靜電吸盤120保持。
下部電極118於其內部提供有流路118f。流路118f係與電漿處理裝置1之流路18f同樣地，接收自冷卻器單元經由配管122a供給之熱交換介質。供給至流路118f之熱交換介質經由配管122b返回至冷卻器單元。
基板支持器114亦可與電漿處理裝置1之基板支持器14同樣地，支持配置於其上之邊緣環ER。又，基板支持器114亦可與電漿處理裝置1之基板支持器14同樣地，具有設置於其中之一個以上之加熱器HT。一個以上之加熱器HT連接於加熱器控制器HC。加熱器控制器HC構成為對一個以上之加熱器HT供給量被調整過之電力。
電漿處理裝置1B亦可進而具備氣體供給管線124。氣體供給管線124係與電漿處理裝置1之氣體供給管線24同樣地，將傳熱氣體(例如He氣體)供給至靜電吸盤120之上表面與基板W之背面之間的間隙。
電漿處理裝置1B亦可進而具備護罩146。護罩146係與電漿處理裝置1之護罩46同樣地構成。護罩146沿著腔室本體112之內壁面裝卸自如地設置。護罩146亦設置於支持部113之外周。
又，電漿處理裝置1B亦可進而具備擋板構件148。擋板構件148係與電漿處理裝置1之擋板構件48同樣地構成。擋板構件148設置於 支持部113與腔室本體112之側壁之間。於擋板構件148之下方且腔室本體112之底部設置有排氣口112e。於排氣口112e，經由排氣管152連接有排氣裝置150。排氣裝置150具有壓力調整閥及渦輪分子泵等真空泵。
腔室本體112之頂部提供有開口。腔室本體112之頂部之開口由窗構件130關閉。窗構件130由石英等介電體形成。窗構件130例如呈板狀。作為一例，窗構件130之下表面與載置於靜電吸盤120上之基板W之上表面之間的距離設定為120mm~180mm。
腔室110或腔室本體112之側壁提供有氣體導入口112i。於氣體導入口112i，經由氣體供給管138連接有氣體供給部GSB。氣體供給部GSB包含氣體源群140、流量控制器群142、及閥群143。氣體源群140係與電漿處理裝置1之氣體源群40同樣地構成，包含複數個氣體源。流量控制器群142係與電漿處理裝置1之流量控制器群42同樣地構成。閥群143係與電漿處理裝置1之閥群43同樣地構成。氣體源群140之複數個氣體源分別經由流量控制器群142之對應之流量控制器及閥群143之對應之開閉閥而連接於氣體供給管138。再者，氣體導入口112i亦可形成於窗構件130等其他部位而並非形成於腔室本體112之側壁。
電漿處理裝置1B進而具備天線151及護罩構件160。天線151及護罩構件160設置於腔室110之頂部之上及窗構件130之上。天線151及護罩構件160設置於腔室110之外側。於一實施方式中，天線151具有內側天線元件153a及外側天線元件153b。內側天線元件153a係螺旋狀之線圈，於窗構件130之中央部之上延伸。外側天線元件153b係螺旋狀之線圈，於窗構件130上且內側天線元件153a之外側延伸。內側天線元件153a及外側天線元件153b分別由銅、鋁、不鏽鋼等導體形成。
電漿處理裝置1B亦可進而具備複數個夾持體154。內側天線元件153a及外側天線元件153b均由複數個夾持體154夾持，並由該等複數個夾持體154支持。複數個夾持體154分別具有棒狀之形狀。複數個夾持體154自內側天線元件153a之中心附近呈放射狀延伸至外側天線元件153b之外側。
護罩構件160覆蓋天線151。護罩構件160包含內側護罩壁162a及外側護罩壁162b。內側護罩壁162a具有筒形狀。內側護罩壁162a係以包圍內側天線元件153a之方式設置於內側天線元件153a與外側天線元件153b之間。外側護罩壁162b具有筒形狀。外側護罩壁162b係以包圍外側天線元件153b之方式設置於外側天線元件153b之外側。
護罩構件160進而包含內側護罩板163a及外側護罩板163b。內側護罩板163a具有圓盤形狀，以將內側護罩壁162a之開口蓋住之方式設置於內側天線元件153a之上方。外側護罩板163b具有環形狀，以將內側護罩壁162a與外側護罩壁162b之間之開口蓋住之方式設置於外側天線元件153b之上方。
再者，護罩構件160之護罩壁及護罩板之形狀並不限定於上述形狀。護罩構件160之護罩壁之形狀亦可為角形柱形狀等其他形狀。
電漿處理裝置1B進而具備高頻電源170a及高頻電源170b。高頻電源170a及高頻電源170b構成電漿生成部。高頻電源170a、高頻電源170b分別連接於內側天線元件153a、外側天線元件153b。高頻電源170a、高頻電源170b分別將具有相同頻率或不同頻率之高頻電力供給至內側天線元件153a、外側天線元件153b。若來自高頻電源170a之高頻電力被供給至內側天線元件153a，則於內部空間110s中產生感應磁場， 從而內部空間110s中之氣體被該感應磁場激發。藉此，於基板W之中央區域之上方生成電漿。若來自高頻電源170b之高頻電力被供給至外側天線元件153b，則於內部空間110s中產生感應磁場，從而內部空間110s中之氣體被該感應磁場激發。藉此，於基板W之周緣區域之上方生成環狀電漿。
再者，亦可根據自高頻電源170a、高頻電源170b之各者輸出之高頻電力來調整內側天線元件153a、外側天線元件153b之電性長度。因此，內側護罩板163a、外側護罩板163b各自之高度方向之位置亦可由致動器168a、致動器168b個別地調整。
電漿處理裝置1B進而具備控制部MC。電漿處理裝置1B之控制部MC係與電漿處理裝置1之控制部MC同樣地構成。藉由控制部MC控制電漿處理裝置1B之各部，而於電漿處理裝置1B中執行方法MT之至少一部分步驟或所有步驟。
控制部MC亦可實施步驟STb。於電漿處理裝置1B中執行步驟STb之情形時，控制部MC以將第1處理氣體供給至腔室110內之方式控制氣體供給部GSB。又，控制部MC以將腔室110內之氣體壓力設定為指定壓力之方式控制排氣裝置150。又，控制部MC以於腔室110內由第1處理氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力之方式控制高頻電源170a及高頻電源170b。又，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源164。
控制部MC亦可進而實施步驟STc。於電漿處理裝置1B中執行步驟STc之情形時，控制部MC以將蝕刻氣體供給至腔室110內之方式控制氣體供給部GSB。又，控制部MC以將腔室110內之氣體壓力設定為 指定壓力之方式控制排氣裝置150。又，控制部MC以於腔室110內由蝕刻氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力之方式控制高頻電源170a及高頻電源170b。又，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源164。
控制部MC亦可進而實施步驟STd。於電漿處理裝置1B中執行步驟STd之情形時，控制部MC以將灰化氣體供給至腔室110內之方式控制氣體供給部GSB。又，以將腔室110內之氣體壓力設定為指定壓力之方式控制排氣裝置150。又，控制部MC以於腔室110內由灰化氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力之方式控制高頻電源170a及高頻電源170b。又，控制部亦可以供給電性偏壓EB之方式控制偏壓電源164。
於電漿處理裝置1B中，控制部MC亦可進而實施依序執行上述複數個循環之步驟。控制部MC亦可進而實施交替地重複步驟STb與步驟STc之步驟。
以下，參照圖7。圖7係表示一個例示性實施方式之基板處理系統之圖。圖7所示之基板處理系統PS可於方法MT中使用。基板處理系統PS包括台2a~2d、容器4a~4d、承載器模組LM、對準器AN、裝載閉鎖模組LL1、LL2、製程模組PM1~PM6、搬送模組TM、及控制部MC。再者，基板處理系統PS中之台之個數、容器之個數、裝載閉鎖模組之個數可為一個以上之任意個數。又，基板處理系統PS中之製程模組之個數可為一個以上之任意個數。
台2a~2d沿著承載器模組LM之一緣排列。容器4a~4d分別搭載於台2a~2d上。容器4a~4d分別係例如被稱為FOUP(Front Opening Unified Pod，前開式晶圓盒)之容器。容器4a~4d分別構成為於其內部收容基板W。
承載器模組LM具有腔室。承載器模組LM之腔室內之壓力設定為大氣壓。承載器模組LM具有搬送裝置TU1。搬送裝置TU1例如係搬送機器人，由控制部MC控制。搬送裝置TU1構成為經由承載器模組LM之腔室而搬送基板W。搬送裝置TU1可於容器4a~4d之各者與對準器AN之間、對準器AN與裝載閉鎖模組LL1、LL2之各者之間、裝載閉鎖模組LL1、LL2之各者與容器4a~4d之各者之間搬送基板W。對準器AN連接於承載器模組LM。對準器AN構成為進行基板W之位置調整(位置校正)。
裝載閉鎖模組LL1及裝載閉鎖模組LL2分別設置於承載器模組LM與搬送模組TM之間。裝載閉鎖模組LL1及裝載閉鎖模組LL2分別提供有預減壓室。
搬送模組TM經由閘閥而連接於裝載閉鎖模組LL1及裝載閉鎖模組LL2之各者。搬送模組TM具有構成為其內部空間能夠減壓之搬送腔室TC。搬送模組TM具有搬送裝置TU2。搬送裝置TU2例如係搬送機器人，由控制部MC控制。搬送裝置TU2構成為經由搬送腔室TC來搬送基板W。搬送裝置TU2可於裝載閉鎖模組LL1、LL2之各者與製程模組PM1~PM6之各者之間、及製程模組PM1~PM6中之任意兩個製程模組之間搬送基板W。
製程模組PM1~PM6分別係構成為進行專用之基板處理之裝置。製程模組PM1~PM6中之一個製程模組係步驟STb中使用之電漿處理裝置，例如係電漿處理裝置1或電漿處理裝置1B。步驟STb中使用之基板處理系統PS之製程模組亦可於步驟STd中使用。
製程模組PM1~PM6中之另一個製程模組係步驟STc中使用之蝕刻裝置。步驟STc中使用之製程模組亦可與電漿處理裝置1或電漿處理裝置1B同樣地構成。步驟STc中使用之基板處理系統PS之製程模組亦可於步驟STd中使用。
製程模組PM1~PM6中之又一個製程模組亦可為步驟STd中使用之灰化裝置。步驟STd中使用之製程模組亦可與電漿處理裝置1或電漿處理裝置1B同樣地構成。
控制部MC構成為控制基板處理系統PS之各部。控制部MC可為包括處理器、記憶裝置、輸入裝置、顯示裝置等之電腦。控制部MC執行記憶裝置中記憶之控制程式，基於該記憶裝置中記憶之製程配方資料來控制基板處理系統PS之各部。方法MT係藉由控制部MC對基板處理系統PS之各部進行之控制而於基板處理系統PS中予以執行。
於基板處理系統PS中使用方法MT而進行之情形時，控制部MC以將來自電漿之化學物種供給至基板W而選擇性地或優先於第1區域R1上形成沈積物DP的方式，控制用於步驟STb之製程模組、即電漿處理裝置或沈積裝置。
於不同製程模組中進行步驟STb與步驟STc之情形時，控制部MC以經由搬送腔室TC將基板W自步驟STb用之製程模組搬送至步驟STc用之製程模組的方式控制搬送模組TM。因此，基板W僅經由真空環境自步驟STb用之製程模組之腔室(第1腔室)被搬送至步驟STc用之製程模組之腔室(第2腔室)。即，於步驟STb與步驟STc之間，基板W於真空環境下自第1腔室被搬送至第2腔室。再者，於相同製程模組中進行步驟STb與步驟STc之情形時，基板W繼續配置於該製程模組之腔室內。
繼而，控制部MC以對第2區域R2進行蝕刻之方式，控制步驟STc中使用之製程模組、即蝕刻裝置。
於不同製程模組中進行步驟STc與步驟STd之情形時，控制部MC以經由搬送腔室TC將基板W自步驟STc用之製程模組之腔室搬送至步驟STd用之製程模組之腔室的方式，控制搬送模組TM。因此，基板W僅經由真空環境自步驟STc用之製程模組之腔室被搬送至步驟STd用之製程模組之腔室。即，於步驟STc與步驟STd之間，基板W於真空環境下自步驟STc用之腔室被搬送至步驟STd用之腔室。再者，於相同製程模組中進行步驟STc與步驟STd之情形時，基板W繼續配置於該製程模組內。
繼而，控制部MC以去除沈積物DP之方式，控制步驟STd中使用之製程模組、即灰化裝置。
以下，對為了評價方法MT而進行之各種實驗進行說明。以下說明之實驗並不限定本發明。
(第1實驗及第1比較實驗)
於第1實驗及第1比較實驗中，準備樣品基板SW。樣品基板SW具有第1區域R1及第2區域R2，由第1區域R1及第2區域R2劃分形成凹部RC(參照圖8(b)及圖8(d))。第1區域R1由氮化矽形成，第2區域R2由氧化矽形成。於第1實驗之樣品基板SW中，凹部RC具有12nm之寬度及13nm之深度。於第1比較實驗之樣品基板SW中，凹部RC具有12nm之寬度及25nm之深度。於第1實驗中，於電漿處理裝置1中使用CO氣體與Ar氣體之混合氣體作為第1處理氣體，於樣品基板SW上形成沈積物DP。於第1比較實驗中，於電漿處理裝置1中使用CH3F氣體與Ar氣體之混合氣體於樣品基板SW上形成沈積物DP。以下，表示第1實驗與第1比較實驗中之 沈積物DP之形成條件。
<第1實驗與第1比較實驗中之沈積物DP之形成條件>
高頻電力HF：800W
第1實驗中之高頻電力LF：0W
第1比較實驗中之高頻電力LF：0W
處理時間：第1實驗120秒鐘、第1比較實驗30秒鐘
於圖8(a)及圖8(b)中表示第1實驗之結果。圖8(a)表示第1實驗中於表面上形成有沈積物DP之樣品基板SW之穿透式電子顯微鏡(TEM)圖像。圖8(b)圖示出圖8(a)之TEM圖像中之樣品基板SW。又，於圖8(c)及圖8(d)中表示第1比較實驗之結果。圖8(c)表示第1比較實驗中於表面上形成有沈積物DP之樣品基板SW之穿透式電子顯微鏡(TEM)圖像。圖8(d)圖示出圖8(c)之TEM圖像中之樣品基板SW。如圖8(c)及圖8(d)所示，於使用CH3F氣體之第1比較實驗中，於第1區域R1及第2區域R2兩區域上形成有沈積物DP，凹部RC之開口寬度變窄。另一方面，如圖8(a)及圖8(b)所示，於使用CO氣體之第1實驗中，選擇性地或優先於第1區域R1上形成沈積物DP，凹部RC之開口寬度之縮小得到抑制。
(第2實驗及第2比較實驗)
於第2實驗及第2比較實驗中，準備樣品基板SW。所準備之樣品基板SW具有第1區域R1及第2區域R2，由第1區域R1及第2區域R2劃分形成凹部RC。第1區域R1由氮化矽形成，第2區域R2由氧化矽形成。所準備之樣品基板具有較第1實驗及第1比較實驗中使用之樣品基板之凹部RC之縱橫比小的縱橫比。具體而言，於第2實驗之樣品基板SW中，凹部RC具有12nm之寬度及7nm之深度，其縱橫比為約0.6。於第2比較實驗 之樣品基板中，凹部RC具有12nm之寬度及9nm之深度，其縱橫比為0.8。於第2實驗中，以與第1實驗之條件相同之條件於樣品基板SW上形成沈積物DP。於第2比較實驗中，以與第1比較實驗之條件相同之條件於樣品基板SW上形成沈積物DP。
於圖9(a)及圖9(b)中表示第2實驗之結果。圖9(a)表示第2實驗中於表面上形成有沈積物DP之樣品基板SW之穿透式電子顯微鏡(TEM)圖像。圖9(b)圖示出圖9(a)之TEM圖像中之樣品基板SW。又，於圖9(c)及圖9(d)中表示第2比較實驗之結果。圖9(c)表示第2比較實驗中於表面上形成有沈積物DP之樣品基板SW之穿透式電子顯微鏡(TEM)圖像。圖9(d)圖示出圖9(c)之TEM圖像中之樣品基板SW。如圖9(c)及圖9(d)所示，於使用CH3F氣體之第2比較實驗中，於第1區域R1及第2區域R2兩區域上形成沈積物DP，凹部RC之開口寬度變窄。另一方面，如圖9(a)及圖9(b)所示，於使用CO氣體之第2實驗中，選擇性地於第1區域R1上形成沈積物DP，凹部RC之開口寬度之縮小得到抑制。第2實驗之結果為，確認到藉由使用CO氣體，即便凹部RC之縱橫比較小，亦選擇性地於第1區域R1上形成沈積物DP。
(第3實驗)
於第3實驗中，準備具有與第1實驗之樣品基板之構造相同之構造的複數個樣品基板SW。於第3實驗中，於電漿處理裝置1中使用CO氣體與Ar氣體之混合氣體作為第1處理氣體，於複數個樣品基板SW上形成沈積物DP。於第3實驗中，於形成沈積物DP時供給至複數個樣品基板SW之離子之能量(即離子能量)互不相同。於第3實驗中，藉由變更高頻電力LF之電力位準來調整離子能量。第3實驗之其他條件與第1實驗之對應 條件相同。於第3實驗中，求出形成沈積物DP後之複數個樣品基板SW之凹部RC之開口寬度。並且，求出離子能量與開口寬度之關係。將其結果示於圖10之曲線圖中。於圖10之曲線圖中，橫軸表示離子能量，縱軸表示開口寬度。如圖10所示，若形成沈積物DP時對於基板W之離子能量為70eV以下，則凹部RC之開口寬度之縮小得到極大程度地抑制。
(第4~第6實驗)
於第4~第6實驗之各實驗中，準備具有與第1實驗之樣品基板之構造相同之構造的樣品基板。並且，使用電漿處理裝置1，於樣品基板之表面上形成沈積物DP，繼而，對第2區域R2進行蝕刻。於第4實驗中，使用CO氣體與Ar氣體之混合氣體作為用以形成沈積物DP之第1處理氣體。於第5實驗中，使用CO氣體與CH4氣體之混合氣體作為用以形成沈積物DP之第1處理氣體。於第6實驗中，使用CO氣體與H2氣體之混合氣體作為用以形成沈積物DP之第1處理氣體。第4~第6實驗之各實驗中之沈積物DP之其他形成條件與第1實驗中之沈積物DP之形成條件相同。以下，表示第4~第6實驗之各實驗中之第2區域R2之蝕刻條件。
<第2區域R2之蝕刻條件>
高頻電力HF：100W
高頻電力LF：100W
蝕刻氣體：NF3氣體與Ar氣體之混合氣體
處理時間：6秒鐘
圖11係對第4~第6實驗中測定出之尺寸進行說明之圖。於第4~第6實驗之各實驗中，求出第2區域R2之蝕刻前之沈積物DP之膜厚TB、第2區域R2之基於蝕刻之凹部之深度Ds之增加量、及第2區域R2之基 於蝕刻之沈積物DP之膜厚TT之減少量。再者，膜厚TB係凹部底部之沈積物DP之膜厚。膜厚TT係第1區域R1上之沈積物DP之膜厚。
第4~第6實驗中測定出之膜厚TB分別為1.8nm、3.0nm、1.6nm。因此，於第1處理氣體為CO氣體與Ar氣體之混合氣體或CO氣體與H2氣體之混合氣體的情形時，與第1處理氣體包含CH4氣體之情形相比，凹部底部之沈積物DP之膜厚較小。又，第4~第6實驗中測定出之凹部之深度Ds之增加量分別為1.0nm、0.5nm、0.9nm。因此，於第1處理氣體為CO氣體與Ar氣體之混合氣體或CO氣體與H2氣體之混合氣體的情形時，與第1處理氣體包含CH4氣體之情形相比，於凹部底部第2區域R2被蝕刻得更多。又，第4~第6實驗中測定出之膜厚TT之減少量分別為3.5nm、1.7nm、1.2nm。因此，於用以形成沈積物DP之第1處理氣體為CO氣體與H2氣體之混合氣體的情形時，與使用其他處理氣體之情形相比，膜厚TT之減少量明顯得到抑制。據此確認到，藉由使用CO氣體與H2氣體之混合氣體作為第1處理氣體，可選擇性地或優先於第1區域R1上形成對第2區域R2之蝕刻具有較高之耐受性之保護膜。
(第7~第12實驗)
於第7~第12實驗之各實驗中，準備具有與第1實驗之樣品基板之構造相同之構造的樣品基板。並且，使用電漿處理裝置1，於樣品基板之表面上形成沈積物DP。於第7~第12實驗中，用以形成沈積物DP之處理氣體包含CO氣體與Ar氣體。於第8~第12實驗中，用以形成沈積物DP之第1處理氣體進而包含H2氣體。第7~第12實驗中之第1處理氣體中之H2氣體之流量相對於CO氣體與H2氣體之總流量的比率分別為0、1/19、4/49、2/17、1/4、5/14。第7~第12實驗之各實驗中之沈積物DP之其他形 成條件與第1實驗中之沈積物DP之形成條件相同。
圖12(a)~(f)分別表示第7~第12實驗中之形成沈積物DP後之樣品基板之穿透式電子顯微鏡(TEM)圖像。第8~第10實驗中形成於第1區域R1上之沈積物DP之側面(參照圖12(b)~圖12(d))與其他實驗中形成於第1區域R1上之沈積物DP之側面(參照圖12(e)~圖12(f))相比，具有更高之垂直性。因此，確認到於第1處理氣體中之H2氣體之流量相對於CO氣體與H2氣體之總流量的比率為1/19以上2/17以下的情形時，形成於第1區域R1上之沈積物DP之側面之垂直性變高。
以下，參照圖1與圖13及圖14(a)~圖14(e)。圖13係圖1所示之蝕刻方法中可採用之例示性實施方式之步驟STc之流程圖。圖14(a)~圖14(e)分別係應用圖1所示之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。以下，對包含圖13所示之步驟STc之方法MT，以對圖2所示之基板W應用該方法MT之情形為例進行說明。
圖13所示之步驟STc包含步驟STc1及步驟STc2。於步驟STc1中，如圖14(a)所示，於基板W上形成沈積物DPC。沈積物DPC包含氟碳。於步驟STc1中，為了於基板W上形成沈積物DPC而於蝕刻裝置之腔室內由第2處理氣體生成電漿。步驟STc1中使用之第2處理氣體包含C4F6氣體之類的氟碳氣體。步驟STc1中使用之第2處理氣體所包含之氟碳氣體亦可為C4F6氣體以外之氟碳氣體。於步驟STc1中，從由第2處理氣體生成之電漿將氟碳供給至基板W，該氟碳於基板W上形成沈積物DPC。
於步驟STc2中，藉由將稀有氣體之離子供給至基板W而對第2區域R2進行蝕刻。於步驟STc2中，於蝕刻裝置之腔室內形成稀有氣體之電漿。步驟STc2中使用之稀有氣體例如係Ar氣體。步驟STc2中使用之 稀有氣體亦可為Ar氣體以外之稀有氣體。於步驟STc2中，自電漿將稀有氣體之離子供給至基板W。供給至基板W之稀有氣體之離子使沈積物DPC中包含之氟碳與第2區域R2之材料發生反應。其結果，於步驟STc2中，如圖14(b)所示，對第2區域R2進行蝕刻。步驟STc2進行至第2區域R2上之沈積物DPC實際上消失為止。另一方面，於第1區域R1之上方，沈積物DPC由於形成於沈積物DP上，故即便供給稀有氣體之離子，亦不被去除。
於圖13所示之步驟STc中，亦可交替地重複步驟STc1與步驟STc2，而如圖14(c)所示，第2區域R2進一步被蝕刻。於該情形時，步驟STc包含步驟STc3。於步驟STc3中，判定是否滿足停止條件。於步驟STc3中，於步驟STc1與步驟STc2之交替重複次數達到特定次數時滿足停止條件。於步驟STc3中判定為不滿足停止條件之情形時，再次依序執行步驟STc1與步驟STc2。另一方面，於步驟STc3中判定為已滿足停止條件之情形時，步驟STc結束。
亦可於步驟STc結束後進行步驟STd。或者，亦可於步驟STc結束後，不進行步驟STd而於步驟STJ中判定是否滿足停止條件。於步驟STJ中判定為不滿足停止條件時，再次進行步驟STb。於步驟STb中，如圖14(d)所示，於第1區域R1上在沈積物DPC上形成沈積物DP。並且，藉由再次執行圖13所示之步驟STc，而如圖14(e)所示，第2區域R2進一步被蝕刻。
根據圖13所示之步驟STc，形成於第2區域R2上之沈積物DPC使用於第2區域R2之蝕刻，於步驟STc2中實際上消失。因此，於步驟STc之後進行步驟STb時，第2區域R2露出，因此，沈積物DP選擇性地或優先形成於第1區域R1上之沈積物DPC上，而不形成於第2區域R2上。因 此，可防止於步驟STb之後進行之步驟STc中第2區域R2之蝕刻停止。又，於在第1區域R1上殘留有沈積物DPC之狀態下進行步驟STb，因此，沈積物DP亦充分形成於圖2所示之基板W之第1區域R1之肩部上。因此，根據包含圖13所示之步驟STc之方法MT，可更確實地保護第1區域R1。
圖13所示之步驟STc中使用之蝕刻裝置可為電漿處理裝置1或電漿處理裝置1B。於使用電漿處理裝置1及電漿處理裝置1B中之任一者之情形時，控制部MC均藉由實施分別包含步驟STc1及步驟STc2之複數個蝕刻循環而實施步驟STc。於圖13所示之步驟STc中使用之蝕刻裝置為電漿處理裝置1之情形時，於步驟STc1中，電漿處理裝置1之控制部MC以將第2處理氣體供給至腔室10內之方式控制氣體供給部GS。又，於步驟STc1中，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，於步驟STc1中，控制部MC以於腔室10內由第2處理氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。又，於步驟STc1中，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源64。再者，於步驟STc1中，亦可不供給電性偏壓EB。
於步驟STc2中，電漿處理裝置1之控制部MC以將稀有氣體供給至腔室10內之方式控制氣體供給部GS。又，於步驟STc2中，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，於步驟STc2中，控制部MC以於腔室10內由稀有氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。又，於步驟STc2中，控制部MC以供給電性偏壓EB之方式控制偏壓電源64。
於圖13所示之步驟STc中使用之蝕刻裝置為電漿處理裝置1B之情形時，電漿處理裝置1B之控制部MC以將包含氟碳氣體之第2處理氣體供給至腔室110內之方式控制氣體供給部GSB。又，於步驟STc1中，控制部MC以將腔室110內之氣體壓力設定為指定壓力之方式控制排氣裝置150。又，於步驟STc1中，控制部MC以於腔室110內由第2處理氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力之方式控制高頻電源170a及高頻電源170b。又，於步驟STc1中，控制部MC亦可以供給電性偏壓EB之方式控制偏壓電源164。
於步驟STc2中，電漿處理裝置1B之控制部MC以將稀有氣體供給至腔室110內之方式控制氣體供給部GSB。又，於步驟STc2中，控制部MC以將腔室110內之氣體壓力設定為指定壓力之方式控制排氣裝置150。又，於步驟STc2中，控制部MC以於腔室110內由稀有氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力之方式控制高頻電源170a及高頻電源170b。又，於步驟STc2中，控制部MC以供給電性偏壓EB之方式控制偏壓電源164。
以下，參照圖15，對另一例示性實施方式之蝕刻方法進行說明。圖15係另一例示性實施方式之蝕刻方法之流程圖。圖15所示之蝕刻方法(以下，稱為「方法MTB」)包含步驟STa、步驟STe、及步驟STc。於方法MTB中，亦可依序執行分別包含步驟STe及步驟STc之複數個循環。方法MTB亦可進而包含步驟STf。複數個循環各自亦可進而包含步驟STf。方法MTB亦可進而包含步驟STd。複數個循環各自亦可進而包含步驟STd。
於方法MTB中，可使用電漿處理裝置1或電漿處理裝置 1B。於方法MTB中，亦可使用另一電漿處理裝置。圖16係概略性地表示另一例示性實施方式之電漿處理裝置之圖。以下，從圖16所示之電漿處理裝置1C與電漿處理裝置1之不同點之觀點出發，對電漿處理裝置1C進行說明。
電漿處理裝置1C具備至少一個直流電源。至少一個直流電源構成為對上部電極30施加負直流電壓。於腔室10內生成電漿時，若對上部電極30施加負直流電壓，則電漿中之正離子與頂板34發生碰撞。其結果，自頂板34釋放二次電子，並供給至基板。又，自頂板34釋放矽，並供給至基板。
於一實施方式中，上部電極30亦可包含內側部分301與外側部分302。內側部分301與外側部分302彼此電性分離。外側部分302相對於內側部分301設置於徑向外側，且以包圍內側部分301之方式於圓周方向上延伸。內側部分301包含頂板34之內側區域341，外側部分302包含頂板34之外側區域342。內側區域341亦可具有大致圓盤形狀，外側區域342亦可具有環形狀。內側區域341及外側區域342分別與電漿處理裝置1之頂板34同樣地，由含矽材料形成。
於電漿處理裝置1C中，高頻電源62對內側部分301與外側部分302兩者供給高頻電力HF。電漿處理裝置1亦可具備直流電源71及直流電源72作為至少一個直流電源。直流電源71及直流電源72之各者亦可為可變直流電源。直流電源71係以對內側部分301施加負直流電壓之方式電性連接於內側部分301。直流電源72係以對外側部分302施加負直流電壓之方式電性連接於外側部分302。再者，電漿處理裝置1C之其他構成可與電漿處理裝置1之對應構成相同。
再次參照圖15。以下，以對圖2所示之基板W應用方法MTB之情形為例，對方法MTB進行說明。於以下之說明中，進而參照圖17(a)~圖17(d)。圖17(a)~圖17(d)分別係應用圖15所示之蝕刻方法之對應步驟後之狀態之一例的基板之局部放大剖視圖。
方法MTB以步驟STa開始。方法MTB之步驟STa係與方法MT之步驟STa相同之步驟。
步驟STe係於步驟STa之後進行。於步驟STe中，如圖17(a)所示，選擇性地或優先於第1區域R1上形成第1沈積物DP1。
於一實施方式中，步驟STe亦可為與步驟STb相同之步驟。於該情形時，步驟STe中形成之第1沈積物DP1與沈積物DP相同。於該情形時，步驟STe中使用之電漿處理裝置亦可為電漿處理裝置1、電漿處理裝置1B或電漿處理裝置1C。
於另一實施方式中，步驟STe亦可包含於進行與步驟STb相同之步驟時對上部電極30施加負直流電壓的步驟。於該情形時，於步驟STe中使用電漿處理裝置1C。於該情形時，第1沈積物DP1係由來自電漿之化學物種(例如碳)與自頂板34釋放之矽形成而成為細密之膜，上述電漿係由第1處理氣體生成。於該情形時，電漿處理裝置1C之控制部MC進而實施於進行步驟STb時對上部電極30施加負直流電壓的步驟。
於步驟STe中，控制部MC以對上部電極30施加負直流電壓之方式控制至少一個直流電源。具體而言，控制部MC以對上部電極30施加負直流電壓之方式控制直流電源71及直流電源72。自直流電源71施加至上部電極30之內側部分301之負直流電壓之絕對值亦可較自直流電源72施加至上部電極30之外側部分302之負直流電壓之絕對值大。於步驟STe 中，直流電源72亦可不對上部電極30之外側部分302施加電壓。
如上所述，方法MTB亦可進而包含步驟STf。步驟STf係於步驟STe之後且步驟STc之前進行。於步驟STf中，如圖17(b)所示，於基板W上形成第2沈積物DP2。第2沈積物DP2包含矽。步驟STf中使用之電漿處理裝置之控制部MC構成為實施步驟STf。
於步驟STf中，第2沈積物DP2亦可藉由電漿輔助化學氣相沈積(即PECVD(Plasma-Enhanced Chemical Vapor Deposition))而形成。藉由PECVD形成第2沈積物DP2之情形時，步驟STf中使用之電漿處理裝置亦可為電漿處理裝置1、電漿處理裝置1B或電漿處理裝置1C。
於步驟STf中使用電漿處理裝置1或1C進行PECVD之情形時，控制部MC以將處理氣體供給至腔室10內之方式控制氣體供給部GS。處理氣體包含SiCl4氣體之類的含矽氣體。處理氣體亦可進而包含H2氣體。又，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，控制部MC以於腔室10內由處理氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。
於步驟STf中使用電漿處理裝置1B進行PECVD之情形時，控制部MC以將處理氣體供給至腔室110內之方式控制氣體供給部GSB。處理氣體包含SiCl4氣體之類的含矽氣體。處理氣體亦可進而包含H2氣體。又，控制部MC以將腔室110內之氣體壓力設定為指定壓力之方式控制排氣裝置150。又，控制部MC以於腔室110內由處理氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力之方式控制高頻電源170a及高頻電源170b。
或者，步驟STf亦可包含於腔室10內生成電漿時對上部電極30施加負直流電壓的步驟。於腔室10內生成電漿時，若對上部電極30施加負直流電壓，則電漿中之正離子與頂板34發生碰撞。其結果，自頂板34釋放二次電子，並供給至基板W。又，自頂板34釋放矽，並供給至基板W。供給至基板W之矽於基板W上形成第2沈積物DP2。於該情形時之步驟STf中，使用電漿處理裝置1C。
於該情形時，電漿處理裝置1C之控制部MC構成為實施步驟STf。於步驟STf中，控制部MC以將氣體供給至腔室10內之方式控制氣體供給部GS。於步驟STf中供給至腔室10內之氣體包含Ar氣體之類的稀有氣體。於步驟STf中供給至腔室10內之氣體亦可進而包含氫氣(H2氣體)。又，控制部MC以將腔室10內之氣體壓力設定為指定壓力之方式控制排氣裝置50。又，控制部MC以於腔室10內由氣體生成電漿之方式控制電漿生成部。具體而言，控制部MC以供給高頻電力HF之方式控制高頻電源62。
又，於步驟STf中，控制部MC以對上部電極30施加負直流電壓之方式控制至少一個直流電源。具體而言，控制部MC以對上部電極30施加負直流電壓之方式控制直流電源71及直流電源72。自直流電源71施加至上部電極30之內側部分301之負直流電壓之絕對值亦可較自直流電源72施加至上部電極30之外側部分302之負直流電壓之絕對值大。
繼而，於方法MTB中，進行步驟STc，如圖17(c)所示，對第2區域R2進行蝕刻。方法MTB之步驟STc係與方法MT之步驟STc相同之步驟。步驟STc中使用之電漿處理裝置亦可為電漿處理裝置1、電漿處理裝置1B或電漿處理裝置1C。
於方法MTB中，亦可於對第2區域R2進行蝕刻之後，執行 步驟STd，而如圖17(d)所示，將第1沈積物DP1及第2沈積物DP2去除。方法MTB之步驟STd係與方法MT之步驟STd相同之步驟。步驟STd中使用之電漿處理裝置亦可為電漿處理裝置1、電漿處理裝置1B或電漿處理裝置1C。
根據方法MTB，於第1沈積物DP1上形成第2沈積物DP2，因此，基板W之第1區域R1之肩部之蝕刻得到進一步抑制，從而可抑制第1區域R1提供之凹部之開口擴大。
再者，如上所述，於方法MT中，亦可執行分別包含步驟STe、步驟STf、步驟STc及步驟STd之複數個循環。於複數個循環中之若干個中，亦可省略步驟STe、步驟STf、及步驟STd中之至少一個。又，包含步驟STe之循環之數量亦可較包含步驟STf之循環之數量少。於該情形時，藉由在第1沈積物DP1消耗之前，進行步驟STf而形成第2沈積物DP2，可削減步驟STe之次數。
以下，參照圖18。圖18係可應用各種例示性實施方式之蝕刻方法之又一例的基板之局部放大剖視圖。方法MT亦可應用於圖18所示之基板WC。
基板WC包含第1區域R1及第2區域R2。基板WC亦可進而包含第3區域R3及基底區域UR。第3區域R3設置於基底區域UR上。第3區域R3由有機材料形成。第2區域R2形成於第3區域R3上。第2區域R2包含氧化矽。第2區域R2亦可包含氧化矽膜及設置於該氧化矽膜上之碳化矽膜。第1區域R1係設置於第2區域R2上之遮罩，且進行了圖案化。第2區域R2亦可為光阻遮罩。第2區域R2亦可為極紫外線(EUV)遮罩。
圖19(a)及圖19(b)分別係應用例示性實施方式之蝕刻方法 之對應步驟後之狀態之一例的基板之局部放大剖視圖。於對基板WC應用方法MT之情形時，於步驟STb中，如圖19(a)所示，選擇性地或優先於第1區域R1上形成沈積物DP。並且，於步驟STc中，如圖19(b)所示對第2區域R2進行蝕刻。再者，亦可對圖18所示之基板WC應用方法MTB。
以上，對各種例示性實施方式進行了說明，但並不限定於上述之例示性實施方式，亦可進行各種追加、省略、置換及變更。又，可將不同實施方式中之要素組合而形成其他實施方式。
方法MT及方法MTB中使用之電漿處理裝置亦可為與電漿處理裝置1不同之電容耦合型之電漿處理裝置。又，方法MT及方法MTB中使用之電漿處理裝置亦可為與電漿處理裝置1B不同之感應耦合型之電漿處理裝置。方法MT及方法MTB中使用之電漿處理裝置還可為其他類型之電漿處理裝置。此種電漿處理裝置亦可為電子回旋(ECR(Electron Cyclotron Resonanc，電子回旋共振))電漿處理裝置或藉由微波等表面波而生成電漿之電漿處理裝置。
根據以上說明，本發明之各種實施方式係為了說明而於本說明書中予以說明，應理解可於不脫離本發明之範圍及主旨之情況下進行各種變更。因此，本說明書中揭示之各種實施方式並非意欲限定，真正之範圍與主旨係由隨附之申請專利範圍表示。
MT:方法
STa:步驟
STb:步驟
STc:步驟
STd:步驟
STJ:步驟

Claims (21)

  1. 一種蝕刻方法，其包含：步驟(a)，其係提供基板，該基板具有第1區域及第2區域，上述第2區域包含矽及氧，上述第1區域由與上述第2區域不同之材料形成；步驟(b)，其係利用由包含一氧化碳氣體或羰基硫氣體之第1處理氣體生成之第1電漿而優先於上述第1區域上形成沈積物；及步驟(c)，其係對上述第2區域進行蝕刻。
  2. 如請求項1之蝕刻方法，其中上述第2區域由氮化矽形成，且上述(c)包含：步驟(c1)，其係藉由自包含氟碳氣體之第2處理氣體生成電漿，而於上述基板上形成包含氟碳之其他沈積物；及步驟(c2)，其係藉由對其上形成有上述其他沈積物之上述基板供給來自由稀有氣體生成之電漿的離子而對上述第2區域進行蝕刻。
  3. 如請求項2之蝕刻方法，其中交替地重複上述(b)與上述(c)。
  4. 如請求項2或3之蝕刻方法，其中上述第2區域被上述第1區域包圍，且於上述(c)中自行對準地進行蝕刻。
  5. 如請求項1之蝕刻方法，其中上述第1區域係形成於上述第2區域上之光阻遮罩。
  6. 如請求項1至3中任一項之蝕刻方法，其中上述(b)及上述(c)係於同一腔室內執行。
  7. 如請求項1至3中任一項之蝕刻方法，其中上述(b)係於第1腔室內執行，且上述(c)係於第2腔室內執行。
  8. 如請求項7之蝕刻方法，其中於上述(b)與上述(c)之間進而包含在真空環境下將上述基板自上述第1腔室搬送至上述第2腔室之步驟。
  9. 一種電漿處理裝置，其包括：腔室；基板支持器，其設置於上述腔室內；電漿生成部，其構成為於上述腔室內生成電漿；及控制部；且上述控制部構成為實施：步驟(a)，其係利用由包含一氧化碳氣體或羰基硫氣體之第1處理氣體生成之第1電漿而優先於基板之第1區域上形成沈積物；及步驟(b)，其係對上述基板之第2區域進行蝕刻。
  10. 如請求項9之電漿處理裝置，其中上述控制部係 構成為進而實施交替地重複上述(a)與上述(b)之步驟(c)。
  11. 如請求項9或10之電漿處理裝置，其中上述(b)係藉由複數個循環而執行，上述複數個循環分別包含：步驟(b1)，其係藉由自包含氟碳氣體之第2處理氣體生成電漿而於上述基板上形成包含氟碳之其他沈積物；及步驟(b2)，其係藉由對其上形成有上述其他沈積物之上述基板供給來自由稀有氣體生成之電漿的離子而對上述第2區域進行蝕刻。
  12. 如請求項9或10之電漿處理裝置，其中上述第1處理氣體包含一氧化碳氣體及氫氣。
  13. 如請求項9或10之電漿處理裝置，其中上述第1處理氣體包含一氧化碳氣體及氮氣。
  14. 如請求項9或10之電漿處理裝置，其中上述(a)係至少於上述第1區域及上述第2區域所劃分形成之凹部之縱橫比為4以下時執行。
  15. 如請求項9或10之電漿處理裝置，其中上述第1處理氣體包含含碳但不含氟之第1成分、及含有碳與氟或氫之第2成分，且上述第1成分之流量大於上述第2成分之流量。
  16. 如請求項9或10之電漿處理裝置，其中上述電漿處理裝置進而具備設置於上述基板支持器之上方之上部電極，上述上部電極包含與上述腔室之內部空間相接之頂板，上述頂板由含矽材料形成，且上述控制部構成為進而實施於進行上述(a)時對上述上部電極施加負直流電壓之步驟。
  17. 如請求項16之電漿處理裝置，其中上述控制部構成為於上述(a)之後且上述(b)之前進而實施於上述基板上形成含矽沈積物之步驟。
  18. 如請求項9或10之電漿處理裝置，其中上述電漿處理裝置進而具備設置於上述基板支持器之上方之上部電極，上述上部電極包含與上述腔室之內部空間相接之頂板，上述頂板由含矽材料形成，且上述控制部構成為於上述(a)之後且上述(b)之前進而實施於上述基板上形成含矽沈積物之步驟。
  19. 如請求項17之電漿處理裝置，其中於上述基板上形成含矽沈積物之上述步驟包含於腔室內生成電漿時對上述上部電極施加負直流電壓之操作。
  20. 一種基板處理系統，其對基板進行處理，該基板具有第1區域及第2區域，上述第2區域包含矽及氧，上述第1區域不含氧而由與上述第2區域之材料不同之材料形成，且該基板處理系統包括：沈積裝置，其構成為利用由包含一氧化碳氣體或羰基硫氣體之第1處理氣體生成之第1電漿而優先於上述第1區域上形成沈積物；蝕刻裝置，其構成為對上述第2區域進行蝕刻；及搬送模組，其構成為於上述沈積裝置與上述蝕刻裝置之間，在真空環境下搬送上述基板。
  21. 一種程式，其使電漿處理裝置執行如請求項1至3中任一項之蝕刻方法。
TW110132749A 2020-09-18 2021-09-03 蝕刻方法、電漿處理裝置及基板處理系統 TWI797739B (zh)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP2020157290 2020-09-18
JP2020-157290 2020-09-18
JP2020185206 2020-11-05
JP2020-185206 2020-11-05
JP2021029988 2021-02-26
JP2021-029988 2021-02-26
US202163162739P 2021-03-18 2021-03-18
US63/162,739 2021-03-18

Publications (2)

Publication Number Publication Date
TW202215530A TW202215530A (zh) 2022-04-16
TWI797739B true TWI797739B (zh) 2023-04-01

Family

ID=80776814

Family Applications (3)

Application Number Title Priority Date Filing Date
TW110132749A TWI797739B (zh) 2020-09-18 2021-09-03 蝕刻方法、電漿處理裝置及基板處理系統
TW112105825A TWI824939B (zh) 2020-09-18 2021-09-03 蝕刻方法、電漿處理裝置及基板處理系統
TW112141177A TWI846629B (zh) 2020-09-18 2021-09-03 蝕刻方法、電漿處理裝置及基板處理系統

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW112105825A TWI824939B (zh) 2020-09-18 2021-09-03 蝕刻方法、電漿處理裝置及基板處理系統
TW112141177A TWI846629B (zh) 2020-09-18 2021-09-03 蝕刻方法、電漿處理裝置及基板處理系統

Country Status (6)

Country Link
US (1) US20220351981A1 (zh)
JP (2) JP7123287B1 (zh)
KR (2) KR20230124754A (zh)
CN (2) CN114762091B (zh)
TW (3) TWI797739B (zh)
WO (1) WO2022059440A1 (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202027161A (zh) * 2018-08-24 2020-07-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349788A (ja) * 1993-06-08 1994-12-22 Mitsubishi Electric Corp エッチング方法
JP2000164571A (ja) * 1998-11-27 2000-06-16 Sony Corp コンタクトホール形成方法およびプラズマエッチング方法
JP2001291661A (ja) * 2000-04-07 2001-10-19 Fujitsu Ltd 反射型マスク製造方法
TW502300B (en) * 2001-09-28 2002-09-11 Macronix Int Co Ltd Method of reducing pattern spacing or opening dimension
US7169695B2 (en) * 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
CN100505176C (zh) * 2002-10-24 2009-06-24 朗姆研究公司 在薄膜的等离子体蚀刻过程中探测终止点的方法和装置
AU2003297861A1 (en) * 2002-12-23 2004-07-29 Tokyo Electron Limited Method and apparatus for bilayer photoresist dry development
KR100621562B1 (ko) * 2004-07-30 2006-09-14 삼성전자주식회사 Ｃｏ 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
KR20090038151A (ko) * 2007-10-15 2009-04-20 주식회사 하이닉스반도체 반도체 소자의 콘택홀 제조방법
KR101662702B1 (ko) * 2009-12-31 2016-10-06 삼성전자 주식회사 반도체 소자의 제조 방법
JP5471630B2 (ja) * 2010-03-10 2014-04-16 凸版印刷株式会社 極端紫外線露光用マスクの製造方法
JP2012028431A (ja) * 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
JP5674375B2 (ja) * 2010-08-03 2015-02-25 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5694022B2 (ja) * 2011-03-22 2015-04-01 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP5981106B2 (ja) * 2011-07-12 2016-08-31 東京エレクトロン株式会社 プラズマエッチング方法
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6396699B2 (ja) 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
KR101675219B1 (ko) 2015-03-16 2016-11-10 김성직 모터용 페라이트 마그네틱 길이 가공장치
JP2017092376A (ja) * 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法
JP7071884B2 (ja) * 2018-06-15 2022-05-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP7198609B2 (ja) * 2018-08-21 2023-01-04 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2020088174A (ja) * 2018-11-26 2020-06-04 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP7229750B2 (ja) * 2018-12-14 2023-02-28 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
JP7308110B2 (ja) * 2019-09-17 2023-07-13 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法及びプラズマ処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202027161A (zh) * 2018-08-24 2020-07-16 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置

Also Published As

Publication number Publication date
KR102568003B1 (ko) 2023-08-16
KR20230124754A (ko) 2023-08-25
TW202215530A (zh) 2022-04-16
KR20220103120A (ko) 2022-07-21
JPWO2022059440A1 (zh) 2022-03-24
CN114762091A (zh) 2022-07-15
TWI846629B (zh) 2024-06-21
TW202407804A (zh) 2024-02-16
US20220351981A1 (en) 2022-11-03
CN117577524A (zh) 2024-02-20
JP7123287B1 (ja) 2022-08-22
WO2022059440A1 (ja) 2022-03-24
CN114762091B (zh) 2023-12-15
JP2022161940A (ja) 2022-10-21
TWI824939B (zh) 2023-12-01
TW202324534A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
TWI760555B (zh) 蝕刻方法
JP7174634B2 (ja) 膜をエッチングする方法
TWI823889B (zh) 電漿處理裝置之零件之清潔方法
JP2023118883A (ja) プラズマ処理装置
JP2019186501A (ja) エッチングする方法及びプラズマ処理装置
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
TWI830129B (zh) 蝕刻裝置及蝕刻方法
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
KR20230167429A (ko) 기판 처리 방법
JP7412257B2 (ja) エッチング方法、基板処理装置、及び基板処理システム
TW202133252A (zh) 蝕刻方法、基板處理裝置及基板處理系統
TW202133251A (zh) 蝕刻方法、基板處理裝置及基板處理系統
JP2021048390A (ja) エッチング方法、プラズマ処理装置、及び基板処理システム
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
US20220246440A1 (en) Substrate processing method and substrate processing apparatus
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
TW202213517A (zh) 基板處理方法及電漿處理裝置
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置
CN112786442A (zh) 等离子体处理方法及等离子体处理装置
JP2022074000A5 (zh)