JP2020088174A - エッチング方法及び基板処理装置 - Google Patents

エッチング方法及び基板処理装置 Download PDF

Info

Publication number
JP2020088174A
JP2020088174A JP2018220603A JP2018220603A JP2020088174A JP 2020088174 A JP2020088174 A JP 2020088174A JP 2018220603 A JP2018220603 A JP 2018220603A JP 2018220603 A JP2018220603 A JP 2018220603A JP 2020088174 A JP2020088174 A JP 2020088174A
Authority
JP
Japan
Prior art keywords
gas
film
etching
etching method
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018220603A
Other languages
English (en)
Inventor
孝幸 石井
Takayuki Ishii
孝幸 石井
太一 岡野
Taichi Okano
太一 岡野
翔 及川
Sho Oikawa
翔 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018220603A priority Critical patent/JP2020088174A/ja
Priority to KR1020190143997A priority patent/KR20200062031A/ko
Priority to CN201911106210.8A priority patent/CN111223775A/zh
Priority to TW108141148A priority patent/TW202029284A/zh
Priority to US16/693,609 priority patent/US20200168468A1/en
Publication of JP2020088174A publication Critical patent/JP2020088174A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】対象膜の開口幅の制御可能なレンジを広げる。【解決手段】エッチング対象膜、シリコンを含有するハードマスク及びパターン化されたレジストを有する基板を提供する工程と、前記ハードマスクをエッチングする前に炭素とフッ素とを含むガスと希釈ガスとを含む第１のガス、又は炭素と水素とを含むガスと希釈ガスとを含む第１のガスからプラズマを生成し、前記基板の表面に保護膜を形成する第１の工程と、前記第１の工程を実行した後に第２のガスからプラズマを生成し、前記ハードマスクをエッチングする第２の工程と、を有する、エッチング方法が提供される。【選択図】図４

Description

本開示は、エッチング方法及び基板処理装置に関する。
特許文献１は、シリコン基材上にアモルファスカーボン膜、ＳｉＯＮ膜、反射防止膜及びフォトレジスト層が順に積層され、フォトレジスト層が、反射防止膜の一部を露出させる開口部を有するウェハの処理方法を開示する。特許文献１は、フォトレジスト膜の開口部の側壁面にデポを堆積させて開口部の開口幅を所定幅に縮小させることを提案する。
特許文献２は、マスク層の側壁にプラズマ反応生成物を堆積させてマスク層のパターン幅を広げた後、下層膜をエッチングし、エッチングした下層膜にマスク材を埋め込み、該マスク材を残してこれをマスクとしてエッチングし、微細パターンを形成する。
特開２０１０−４１０２８号公報 特開２００６−２５３２４５号公報
本開示は、対象膜の開口幅の制御可能なレンジを広げることができる技術を提供する。
本開示の一の態様によれば、エッチング対象膜、シリコンを含有するハードマスク及びパターン化されたレジストを有する基板を提供する工程と、前記ハードマスクをエッチングする前に炭素とフッ素とを含むガスと希釈ガスとを含む第１のガス、又は炭素と水素とを含むガスと希釈ガスとを含む第１のガスからプラズマを生成し、前記基板の表面に保護膜を形成する第１の工程と、前記第１の工程を実行した後に第２のガスからプラズマを生成し、前記ハードマスクをエッチングする第２の工程と、を有する、エッチング方法が提供される。
一の側面によれば、対象膜の開口幅の制御可能なレンジを広げることができる。
一実施形態に係る基板処理装置の一例を示す図。 従来の三層構造のエッチング工程の一例を示す図。 一実施形態にかかる三層構造のエッチング方法の一例を示すフローチャート。 一実施形態にかかる三層構造のエッチング工程の一例を示す図。 一実施形態にかかるエッチング方法の効果の一例を説明するための図。 一実施形態の変形例１にかかるエッチング方法の一例を示すフローチャート。 一実施形態の変形例２にかかるエッチング方法の一例を示すフローチャート。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［基板処理装置の全体構成］
図１は、一実施形態に係る基板処理装置１の一例を示す図である。本実施形態にかかる基板処理装置１は、平行平板の容量結合型プラズマ処理装置であり、例えば表面が陽極酸化処理されたアルミニウムからなる円筒状の処理容器１０を有している。処理容器１０は接地されている。
処理容器１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状の支持台１４が配置され、この支持台１４の上に例えばアルミニウムからなる載置台１６が設けられている。載置台１６は下部電極を構成し、その上の静電チャック２０にウェハＷが載置される。
静電チャック２０は、ウェハＷを静電力で吸着保持する。静電チャック２０は、導電膜からなる電極２０ａを絶縁層２０ｂで挟んだ構造を有する。電極２０ａには直流電源２２が接続され、直流電源２２からの直流電圧により生じたクーロン力等の静電力によってウェハＷが静電チャック２０に吸着保持される。
載置台１６上であってウェハＷの周縁には、例えばシリコンからなる導電性のエッジリング２４が配置されている。載置台１６および支持台１４の外周側面には、石英等からなる円筒状の内壁部材２６が設けられている。エッジリング２４の外周側面には石英等からなるリング状のインシュレータリング２５が設けられている。
支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。冷媒室２８には、外部に設けられたチラーユニットから配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によって載置台１６上のウェハＷの処理温度が制御される。さらに、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック２０の上面とウェハＷの裏面との間に供給される。
載置台１６の上方には、載置台１６と対向して上部電極３４が設けられている。上部電極３４と下部電極の間はプラズマ処理空間となる。上部電極３４は、載置台１６上のウェハＷと対向してプラズマ処理空間と接する面、つまり対向面を形成する。
上部電極３４は、絶縁性の遮蔽部材４２を介して、処理容器１０の天井部に支持されている。上部電極３４は、載置台１６との対向面を構成しかつ多数のガス吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えば表面が陽極酸化処理されたアルミニウムからなる電極支持体３８とを有する。電極板３６は、シリコンやＳｉＣで構成されるのが好ましい。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８には、ガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理ガス供給源６６が接続されている。ガス供給管６４には、処理ガス供給源６６が配置された上流側から順にマスフローコントローラ（ＭＦＣ）６８および開閉バルブ７０が設けられている。そして、処理ガス供給源６６から、処理ガスがガス供給管６４を介してガス拡散室４０に至り、ガス通流孔４１、ガス吐出孔３７からシャワー状にプラズマ処理空間に吐出される。このようにして上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。なお、処理ガス供給源６６は、エッチングガスやその他のガスを供給するガス供給部の一例である。
載置台１６には、給電棒４７及び整合器４６を介して第１の高周波電源４８が接続されている。第１の高周波電源４８は、載置台１６にプラズマ生成用の高周波電力であるＨＦ電力を印加する。ＨＦの周波数は、４０ＭＨｚ〜６０ＭＨｚであってもよい。整合器４６は、第１の高周波電源４８の内部インピーダンスと負荷インピーダンスとを整合させる。載置台１６には、所定の高周波をグランドに通すためのフィルタが接続されてもよい。なお、第１の高周波電源４８から供給されるＨＦ電力は、上部電極３４に印加してもよい。
載置台１６には、給電棒８９及び整合器８８を介して第２の高周波電源９０が接続されている。第２の高周波電源９０は、載置台１６にイオンを引き込むための高周波電力であるＬＦ電力を印加する。これにより、載置台１６上のウェハＷにイオンが引き込まれる。第２の高周波電源９０は、２ＭＨｚ〜１３．５６ＭＨｚの範囲内の周波数の高周波電力を出力する。整合器８８は第２の高周波電源９０の内部インピーダンスと負荷インピーダンスとを整合させる。
処理容器１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１０内を所望の真空度まで減圧することが可能である。また、処理容器１０の側壁にはウェハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能である。また、処理容器１０の内壁に沿って処理容器１０にエッチング時等に生成される副生成物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１が処理容器の壁部を構成している。また、デポシールド１１は、内壁部材２６の外周や天井部の一部にも設けられている。処理容器１０の底部の処理容器１０の壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間にはバッフル板８３が設けられている。デポシールド１１およびバッフル板８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを用いることができる。
かかる構成の基板処理装置においてエッチング処理を行う際には、まず、ゲートバルブ８６を開状態とし、搬入出口８５を介してウェハＷを処理容器１０内に搬入し、載置台１６上に載置する。そして、処理ガス供給源６６からエッチング等のプラズマ処理のためのガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介して処理容器１０内へ供給する。また、排気装置８４により処理容器１０内を排気し、プロセス条件の圧力に設定する。
このように処理容器１０内にガスを導入した状態で、第１の高周波電源４８からＨＦ電力を載置台１６に印加する。また、第２の高周波電源９０からＬＦ電力を載置台１６に印加する。また、直流電源２２から直流電圧を電極２０ａに印加し、ウェハＷを載置台１６に保持する。
上部電極３４のガス吐出孔３７から吐出された処理ガスは、主にＨＦ電力により解離及び電離しプラズマが生成される。また、載置台１６にＬＦ電力を印加することで、主にプラズマ中のイオンが制御される。プラズマ中のラジカルやイオンによってウェハＷの被処理面がエッチング等される。
基板処理装置１には、装置全体の動作を制御する制御部２００が設けられている。制御部２００は、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）等のメモリに格納されたレシピに従って、エッチング等のプラズマ処理を実行する。レシピには、プロセス条件に対する装置の制御情報であるプロセス時間、圧力（ガスの排気）、高周波電力や電圧、各種ガス流量が設定されてもよい。また、レシピには、処理容器内温度（上部電極温度、処理容器の側壁温度、ウェハＷ温度、静電チャック温度等）、チラーから出力される冷媒の温度などが設定されてもよい。なお、これらのプロセスの手順や条件を示すレシピは、ハードディスクや半導体メモリに記憶されてもよい。また、レシピは、ＣＤ−ＲＯＭ、ＤＶＤ等の可搬性のコンピュータにより読み取り可能な記憶媒体に収容された状態で所定位置にセットされ、読み出されるようにしてもよい。
［従来の三層構造のエッチング工程］
被エッチング対象膜、中間膜、ハードマスクが順に積層された三層構造の積層膜について、ハードマスクの上のフォトレジスト膜のパターンにエッチングする工程がある。図２（ａ）の例では、ウエハ上に被エッチング対象膜の一例であるＳｉＯ２膜（シリコン酸化膜）１０４が形成され、その上に中間層の一例である有機膜１０３が形成されている。そして、その上にハードマスクの一例としてＤＡＲＣ（Dielectric Anti-Reflective Coating）膜１０２が形成され、その上にフォトレジスト膜１０１のパターンが形成されている。
フォトレジスト膜１０１のパターンに対して、被エッチング対象膜をエッチングした後の開口幅を数ｎｍ〜数十ｎｍ縮小させることが要求されることがある。従来のエッチング方法では、ＣＦ４ガスとＣＨＦ３ガス、又はＣＦ４ガスとＣＨＦ３ガスとＯ２ガスを用いてＤＡＲＣ膜１０２をエッチングする間にＣＦ４ガスとＣＨＦ３ガスの流量比を制御することで、ＤＡＲＣ膜１０２に堆積する堆積物の量を制御していた。ただし、ＣＨ２Ｆ２、Ｃ４Ｆ８、ＣＨ４、Ｃ４Ｆ６を使用することも可能である。例えば、ＣＦ４ガスに対してＣＨＦ３ガスを多くすると、側壁等に堆積する堆積量が増える。これにより、図２（ｂ）に示すようにＤＡＲＣ膜１０２の開口幅（「ＣＤ」（critical dimension）ともいう。）を縮小させる等の制御していた。その後、図２（ｃ）に示すようにＤＡＲＣ膜１０２をマスクとして有機膜１０３をエッチングし、有機膜１０３をマスクとして被エッチング対象膜であるＳｉＯ２膜１０４をエッチングすることで、ＳｉＯ２膜１０４のＣＤを縮小する手法を用いていた。
しかし、従来のエッチング方法ではＣＨＦ３ガスの流量を多くし過ぎると、エッチング不良が発生する。つまり、ＤＡＲＣ膜１０２のエッチングされたホールの底部に堆積する堆積物が増え、エッチストップが生じてエッチングができなくなる。よって、ＣＨＦ３ガスの流量制御によるＣＤの縮小には限界があり、ＣＤを要求される値まで縮小できない場合がある。
［一実施形態にかかる三層構造のエッチング工程］
そこで、一実施形態では、対象膜のＣＤの制御可能なレンジを広げることができるエッチング方法を提案する。特にこのエッチング方法では、対象膜のＣＤを縮小させるように制御可能な方向にもレンジを広げることができる。以下、一実施形態にかかるエッチング方法について、図３〜図５を参照しながら説明する。図３は、一実施形態にかかる三層構造のエッチング方法の一例を示すフローチャートである。図４は、一実施形態にかかる三層構造のエッチング工程の一例を示す図である。図５は、一実施形態にかかるエッチング方法の効果の一例を説明するための図である。
図４（ａ）は、一実施形態にかかるエッチング方法によりエッチングされる積層膜の一例を示す。積層膜の構造は、図２（ａ）に示した三層構造の積層膜と同じである。ハードマスクは、シリコン含有膜であり、一例としてはＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＣＮが挙げられる。フォトレジスト膜１０１の一例としては有機膜が挙げられる。
以上の一例の積層膜が形成されたウェハＷを基板処理装置１に搬入し、制御部２００は、本実施形態に係るエッチング方法の手順を示すプログラムを実行することにより一実施形態にかかるエッチング方法を制御する。プログラムは、制御部２００のメモリに読み込まれ、前記制御に使用される。
（堆積工程）
本実施形態に係るエッチング方法では、図３のフローチャートに一例を示すように、まず、ステップＳ１０において、図４（ａ）の三層構造の積層膜に対して保護膜１０５を形成する。図４（ｂ）は、三層構造の積層膜に対して保護膜１０５が形成された状態を示す。これにより、フォトレジスト膜１０１のパターンの開口幅が縮小される。本工程のプロセス条件は以下である。
＜プロセス条件＞
圧力 ５０ｍＴ〜１００ｍＴ
ＨＦ電力 ３００Ｗ
ＬＦ電力 ０Ｗ
ガス種 Ｈ２、Ｃ４Ｆ６、Ａｒ
本工程では、堆積性ガスのＣ４Ｆ６ガスがプラズマ中でＣＦ系の堆積物となりフォトレジスト膜１０１のパターンの上面、側壁及び底面（ＤＡＲＣ膜１０２上）に堆積し、これにより、保護膜１０５が形成される。
本工程は、ハードマスクをエッチングする前にＣとＦと希釈ガスとを含むガス、又はＣとＨと希釈ガスとを含むガスを第１のガスとして導入し、保護膜を形成する第１の工程の一例である。
本工程で導入される第１のガスは、Ｈ２ガス、Ｃ４Ｆ６ガス及びＡｒガスに限られず、ＣとＦと希釈ガスとを含むガスであってもよいし、ＣとＨと希釈ガスとを含むガスであってもよい。つまり、第１のガスは、Ｈ２ガスを含んでもよいし、含まなくてもよい。また、第１のガスに含まれるＣとＦのガス又はＣとＨのガスは、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＨ４ガス及びＣＨ２Ｆ２ガスの少なくともいずれかを含んでもよい。
また、第１のガスに含まれる希釈ガスは、Ａｒに限られず、Ａｒガス、Ｈｅガス及びＣＯガスの少なくともいずれかであってもよい。
（ＤＡＲＣ膜エッチング工程）
次に、図３のステップＳ１２においてＤＡＲＣ膜１０２をフォトレジスト膜１０１上の保護膜１０５のパターンにエッチングする。図４（ｃ）は、ＤＡＲＣ膜１０２がエッチングされた状態を示す。保護膜１０５により、ＤＡＲＣ膜１０２のパターンのＣＤを縮小することができている。本工程のエッチング条件は以下である。
＜エッチング条件＞
直流電圧（上部電極印加） ４５０Ｖ
ガス種 ＣＦ４、ＣＨＦ３、Ｏ２
本工程では、ＤＡＲＣ膜１０２をエッチングし、有機膜１０３を露出させる。このとき、上記エッチング条件では、フォトレジスト膜１０１のパターンの底部に形成された保護膜１０５をＤＡＲＣ膜１０２とともにエッチングすることができる。
本工程は、第１の工程を実行した後に第２のガスを導入し、ハードマスクをエッチングする第２の工程の一例である。第２のガスは、ＣとＦとを含むガスであってもよいし、ＣとＨとを含むガスであってもよい。第２のガスは、Ｏ２ガスを含んでもよいし、含まなくてもよい。例えば、第２のガスは、ＣＦ４ガス、ＣＨＦ３ガス及びＯ２ガスであってもよいし、ＣＦ４ガス及びＣＨＦ３ガスであってもよい。第２のガスは、ＣＨＦ３ガスの替わりにＣＨ２Ｆ２ガスを使用してもよい。
図３に戻り、次に、ステップＳ１４において、有機膜１０３をエッチングし、ステップＳ１６においてＳｉＯ２膜１０４をエッチングし、本処理を終了する。
有機膜１０３のエッチングでは、Ｏ２ガスを使用してもよいが、これに限らない。ＳｉＯ２膜１０４のエッチングでは、ＣＦ４ガス、Ｃ４Ｆ８ガス、Ａｒガスを使用してもよいが、これに限らない。
以上に説明したように、一実施形態にかかるエッチング方法では、ＤＡＲＣ膜１０２のエッチングの前に、フォトレジスト膜１０１に堆積物を堆積させて形成した保護膜１０５によりＣＤを縮小させる工程を実行する。その後、ＤＡＲＣ膜１０２と保護膜１０５とをエッチング可能なエッチング条件下においてＤＡＲＣ膜１０２と保護膜１０５とをエッチングする。これにより、図４（ｄ）に示すように、従来よりもＣＤを縮小させたＤＡＲＣ膜１０２をマスクとして有機膜１０３をエッチングする。そして、ＣＤを縮小させた有機膜１０３をマスクとしてＳｉＯ２膜１０４をエッチングする。
本実施形態に係るエッチング方法によれば、ＤＡＲＣ膜１０２のエッチングの前に、フォトレジスト膜１０１に堆積物を堆積させる第１の工程を追加する。これにより、従来の方法と比べて、エッチングする対象膜のＣＤを制御可能なレンジを広げることができる。これにより、最終的な被エッチング対象膜であるＳｉＯ２膜１０４のＣＤを縮小させることができる。
図５を参照して、第１の工程を追加することでエッチングする対象膜のＣＤを制御可能なレンジを、ＣＤを縮小する側も含めて広げることができる理由について説明する。図５の横軸はＯ２ガスの流量を示し、縦軸は対象膜のＣＤの値を示す。
線Ａは、本実施形態の第１の工程（保護膜１０５の堆積工程：depo step）を行った後にＣＦ４ガス、ＣＨＦ３ガス及びＯ２ガスを用いて第２の工程（ＤＡＲＣ膜１０２のエッチング工程）を行った場合に、Ｏ２ガスの流量を可変に制御したときのＣＤ値の一例を示す。
線Ｂは、上述した従来の方法であり、本実施形態の第１の工程（depo step）を行わずに同じガスを用いてＤＡＲＣ膜１０２のエッチング工程を行った場合に、Ｏ２ガスの流量を可変に制御してＣＤを制御する一例を示す。ここでは、ＤＡＲＣ膜１０２のエッチング工程においてＯ２ガスの流量を可変に制御した結果のＣＤ値を示すが、これは一例であり、ＣＦ４ガス又はＣＨＦ３ガスの流量を可変に制御しても同じようにＣＤを制御でき、同様な結果になる。
例えば、仮にＤＡＲＣ膜１０２に形成する開口のターゲットとなるＣＤを１６００［Å］とすると、本実施形態の第１の工程を行うことで、本実施形態の線Ａでは、従来の方法の線ＢよりもターゲットのＣＤに対応するＯ２ガスの流量を多くすることができた。
つまり、本実施形態のエッチング方法では、従来の方法よりもＤＡＲＣ膜１０２のエッチング工程においてＯ２ガスの流量を下げる側にも広いマージンをとることができた。この結果、ＤＡＲＣ膜１０２のＣＤを制御可能なレンジをＣＤを小さくする側にも広げることができた。
図５のグラフを用いると、従来の方法を示す線Ｂでは、ＤＡＲＣ膜１０２のエッチング工程において使用するＯ２ガスの制御可能範囲における中心となる流量は、２２ｓｃｃｍであった。ガス流量コントローラの仕様によりＯ２ガスの流量の最小制御値は５ｓｃｃｍであるから、従来の方法を示す線Ｂでは、Ｏ２ガスの制御可能な流量の範囲は、２２ｓｃｃｍ±１７ｓｃｃｍとなった。これに対応して従来の方法においてＣＤを制御可能な範囲は、１５３ｎｍ−２１５ｎｍであった。
一方、本実施形態の線Ａでは、ＤＡＲＣ膜１０２のエッチング工程において使用するＯ２ガスの制御可能範囲における中心となる流量は、４７ｓｃｃｍであった。Ｏ２ガスの流量の最小制御値は５ｓｃｃｍであるから、本実施形態を示す線Ａでは、Ｏ２ガスの制御可能な流量の範囲は、４７ｓｃｃｍ±４２ｓｃｃｍとなった。これに対応して本実施形態においてＣＤを制御可能な範囲は、１３５ｎｍ−１９０ｎｍであった。
従って、本実施形態では、従来の方法と比べてＣＤを制御可能な範囲の下限値を１５３ｎｍから１３５ｎｍに小さくすることができた。これは、ＣＤの値を従来よりも２０ｎｍ程度小さくできるという顕著な効果を有する。本効果は、要求されるＣＤ値がより小さくなっている近年において、ＣＤを２０ｎｍ程を縮小することで更なる微細加工を可能とするという意義がある。
以上から、本実施形態に係るエッチング方法によれば、ＤＡＲＣ膜１０２のエッチング前に、保護膜１０５を形成する第１の工程を実行する。これにより、ＤＡＲＣ膜１０２のエッチング工程において使用するガスの制御可能範囲における中心となる流量をより大きな値にシフトさせ、当該ガスの制御可能な流量の範囲を広げることができる。これにより、ＤＡＲＣ膜１０２をエッチングする際のガスの流量をより大きなレンジで制御でき、フォトレジスト膜１０５のパターンの開口幅であるＣＤを、要求される幅に縮小することができる。
この結果、ＤＡＲＣ膜１０２をマスクとして有機膜１０３をエッチングし、その後、最終的に有機膜１０３をマスクとしてＳｉＯ２膜１Ｏ３をエッチングしたときに、ＳｉＯ２膜１Ｏ３のＣＤを目標の値にまで縮小することができる。
このようにして、目標とするターゲット（例えば、１６００ű１００〜２００Å）のＣＤに、対象膜であるＤＡＲＣ膜１０２の開口幅を縮小することができる。これにより、中間膜である有機膜１０３、最終の被エッチング対象膜であるＳｉＯ２膜１０４のＣＤをターゲットの幅に縮小することができる。
［変形例］
（変形例１）
本実施形態にかかるエッチング方法では、ＤＡＲＣ膜１０２をエッチングする前に保護膜１０５を形成する第１の工程を実行した。これに対して、以下に説明する本実施形態の変形例１にかかるエッチング方法では、ハードマスクをエッチングする間に保護膜１０５を形成する第１の工程を実行する。
変形例１にかかるエッチング方法について、図６を参照して説明する。ステップＳ１０〜Ｓ１６の処理は本実施形態にかかるエッチング方法と同じである。本実施形態にかかるエッチング方法と異なる点は、ステップＳ１０の前にステップＳ２０を実行する点である。つまり、変形例１にかかるエッチング方法のように、ＤＡＲＣ膜１０２をエッチングした後、保護膜１０５を形成してもよい。ＤＡＲＣ膜１０２をエッチングする量は、ＤＡＲＣ膜１０２が少し凹む程度であってもよいし、それ以上であってもよい。ＤＡＲＣ膜１０２を約半分エッチングする前であってもよい。
（変形例２）
また、保護膜１０５を形成する第１の工程と、ＤＡＲＣ膜１０２をエッチングする第２の工程とを繰り返し行ってもよい。変形例２にかかるエッチング方法について、図７を参照して説明する。ステップＳ１０〜Ｓ１６の処理は本実施形態にかかるエッチング方法と同じである。本実施形態にかかるエッチング方法と異なる点は、ステップＳ１０、Ｓ１２に示す第１の工程及び第２の工程を所定回数繰り返す点である。変形例２では、第１の工程及び第２の工程を、１回以上又は複数回の予め定められた所定回数繰り返したと判定すると（ステップＳ１８）、有機膜１０３及びＳｉＯ２膜１０４をエッチングする（ステップＳ１４、Ｓ１６）。
変形例２にかかるエッチング方法では、第１の工程と第２の工程とを繰り返すことで、保護膜１０５を形成する第１の工程が複数回実行される。これにより、ＤＡＲＣ膜１０２の側壁をより保護しながらＤＡＲＣ膜１０２をエッチングすることができ、ＳｉＯ２膜１０４のＣＤ値をより精度良く制御することができる。
以上に説明したように、本実施形態及び変形例１，２のエッチング方法によれば、対象膜の開口幅の制御可能なレンジを広げることができる。
今回開示された一実施形態に係るエッチング方法は、すべての点において例示であって制限的なものではないと考えられるべきである。上記の実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
本開示の処理装置は、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna(RLSA)、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のどのタイプでも適用可能である。
本明細書では、基板の一例としてウェハＷを挙げて説明した。しかし、基板は、これに限らず、LCD(Liquid Crystal Display)、FPD(Flat Panel Display)に用いられる各種基板、ＣＤ基板、プリント基板等であっても良い。
１ 基板処理装置
１０ 処理容器
１６ 載置台
２０ 静電チャック
２２ 直流電源
３４ 上部電極
４８ 第１の高周波電源
９０ 第２の高周波電源
１０１ フォトレジスト膜
１０２ ＤＡＲＣ膜
１０３ 有機膜
１０４ ＳｉＯ２膜
１０５ 保護膜
２００ 制御部

Claims (9)

  1. エッチング対象膜、シリコンを含有するハードマスク及びパターン化されたレジストを有する基板を提供する工程と、
    前記ハードマスクをエッチングする前に炭素とフッ素とを含むガスと希釈ガスとを含む第１のガス、又は炭素と水素とを含むガスと希釈ガスとを含む第１のガスからプラズマを生成し、前記基板の表面に保護膜を形成する第１の工程と、
    前記第１の工程を実行した後に第２のガスからプラズマを生成し、前記ハードマスクをエッチングする第２の工程と、を有する、エッチング方法。
  2. エッチング対象膜、シリコンを含有するハードマスク及びパターン化されたレジストを有する基板を提供する工程と、
    前記ハードマスクをエッチングする間に炭素とフッ素とを含むガスと希釈ガスとを含む第１のガス、又は炭素と水素とを含むガスと希釈ガスとを含む第１のガスからプラズマを生成し、前記基板の表面に保護膜を形成する第１の工程と、
    前記第１の工程を実行した後に第２のガスからプラズマを生成し、前記ハードマスクをエッチングする第２の工程と、を有する、エッチング方法。
  3. 前記第１のガスに含まれる希釈ガスは、Ａｒ、Ｈｅ及びＣＯの少なくともいずれかである、
    請求項１又は２に記載のエッチング方法。
  4. 前記第１のガスは、Ｃ４Ｆ６、Ｃ４Ｆ８、ＣＨ４及びＣＨ２Ｆ２の少なくともいずれかを含む、
    請求項１〜３のいずれか一項に記載のエッチング方法。
  5. 前記第２のガスは、炭素とフッ素とを含むガス又は炭素と水素とを含むガスである、
    請求項１〜４のいずれか一項に記載のエッチング方法。
  6. 前記第１の工程において印加するプラズマ生成用の高周波電力は、４０ＭＨｚ〜６０ＭＨｚの周波数である、
    請求項１〜５のいずれか一項に記載のエッチング方法。
  7. 前記第１の工程と前記第２の工程とを２回以上繰り返し行い、前記ハードマスクをエッチングする、
    請求項１〜６のいずれか一項に記載のエッチング方法。
  8. 前記基板が前記エッチング対象膜と前記ハードマスクとの間に中間層を更に含む、
    請求項１〜７のいずれか一項に記載のエッチング方法。
  9. 処理容器と、前記処理容器内にて基板を載置する載置台と、ガスを供給するガス供給部と、制御部と、を有する基板処理装置であって、
    前記制御部は、
    請求項１〜８のいずれか一項に記載のエッチング方法の手順を示すプログラムを実行することで、前記基板の処理を制御する基板処理装置。
JP2018220603A 2018-11-26 2018-11-26 エッチング方法及び基板処理装置 Pending JP2020088174A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018220603A JP2020088174A (ja) 2018-11-26 2018-11-26 エッチング方法及び基板処理装置
KR1020190143997A KR20200062031A (ko) 2018-11-26 2019-11-12 에칭 방법 및 기판 처리 장치
CN201911106210.8A CN111223775A (zh) 2018-11-26 2019-11-13 蚀刻方法和基板处理装置
TW108141148A TW202029284A (zh) 2018-11-26 2019-11-13 蝕刻方法及基板處理裝置
US16/693,609 US20200168468A1 (en) 2018-11-26 2019-11-25 Etching method and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018220603A JP2020088174A (ja) 2018-11-26 2018-11-26 エッチング方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2020088174A true JP2020088174A (ja) 2020-06-04

Family

ID=70771743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018220603A Pending JP2020088174A (ja) 2018-11-26 2018-11-26 エッチング方法及び基板処理装置

Country Status (5)

Country Link
US (1) US20200168468A1 (ja)
JP (1) JP2020088174A (ja)
KR (1) KR20200062031A (ja)
CN (1) CN111223775A (ja)
TW (1) TW202029284A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11002063B2 (en) * 2018-10-26 2021-05-11 Graffiti Shield, Inc. Anti-graffiti laminate with visual indicia
US12119226B2 (en) * 2021-03-29 2024-10-15 Changxin Memory Technologies, Inc. Method for manufacturing mask structure, semiconductor structure and manufacturing method thereof
CN113097066B (zh) * 2021-03-30 2024-03-29 上海华力微电子有限公司 半导体器件的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102140A1 (ja) * 2010-02-19 2011-08-25 東京エレクトロン株式会社 半導体装置の製造方法
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
US9128384B2 (en) * 2012-11-09 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a pattern

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4522892B2 (ja) 2005-03-09 2010-08-11 東京エレクトロン株式会社 微細パターン形成方法
US7981812B2 (en) * 2007-07-08 2011-07-19 Applied Materials, Inc. Methods for forming ultra thin structures on a substrate
JP2010041028A (ja) 2008-07-11 2010-02-18 Tokyo Electron Ltd 基板処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011102140A1 (ja) * 2010-02-19 2011-08-25 東京エレクトロン株式会社 半導体装置の製造方法
JP2012204668A (ja) * 2011-03-25 2012-10-22 Tokyo Electron Ltd プラズマエッチング方法および記憶媒体
US9128384B2 (en) * 2012-11-09 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a pattern

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022161940A (ja) * 2020-09-18 2022-10-21 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Also Published As

Publication number Publication date
KR20200062031A (ko) 2020-06-03
US20200168468A1 (en) 2020-05-28
TW202029284A (zh) 2020-08-01
CN111223775A (zh) 2020-06-02

Similar Documents

Publication Publication Date Title
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP6185305B2 (ja) プラズマエッチング方法およびプラズマエッチング装置
JP6438831B2 (ja) 有機膜をエッチングする方法
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
US8129282B2 (en) Plasma etching method and computer-readable storage medium
US20090203218A1 (en) Plasma etching method and computer-readable storage medium
JP2020088174A (ja) エッチング方法及び基板処理装置
US9330935B2 (en) Plasma etching method and plasma etching apparatus
US8642482B2 (en) Plasma etching method, control program and computer storage medium
KR20170057146A (ko) 에칭 방법
KR20200052844A (ko) 처리 방법 및 기판 처리 장치
US20070049013A1 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
TW201840893A (zh) 電漿處理方法及電漿處理裝置
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
TWI822918B (zh) 電漿處理方法及電漿處理裝置
JP5089871B2 (ja) 半導体装置の製造方法
US20090206053A1 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
US11328934B2 (en) Etching method and substrate processing apparatus
JP7123287B1 (ja) エッチング方法、プラズマ処理装置、基板処理システム、及びプログラム
US10720328B2 (en) Etching method and etching apparatus
JP2024017869A (ja) エッチング方法及び基板処理装置
KR20210055015A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220712

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230124