JP2012204668A - プラズマエッチング方法および記憶媒体 - Google Patents

プラズマエッチング方法および記憶媒体 Download PDF

Info

Publication number
JP2012204668A
JP2012204668A JP2011068694A JP2011068694A JP2012204668A JP 2012204668 A JP2012204668 A JP 2012204668A JP 2011068694 A JP2011068694 A JP 2011068694A JP 2011068694 A JP2011068694 A JP 2011068694A JP 2012204668 A JP2012204668 A JP 2012204668A
Authority
JP
Japan
Prior art keywords
etching
plasma
gas
plasma etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011068694A
Other languages
English (en)
Other versions
JP5642001B2 (ja
JP2012204668A5 (ja
Inventor
Yoshiki Igarashi
義樹 五十嵐
Kazuki Narushige
和樹 成重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011068694A priority Critical patent/JP5642001B2/ja
Priority to KR1020120029140A priority patent/KR101916459B1/ko
Priority to US13/428,223 priority patent/US8518830B2/en
Publication of JP2012204668A publication Critical patent/JP2012204668A/ja
Publication of JP2012204668A5 publication Critical patent/JP2012204668A5/ja
Application granted granted Critical
Publication of JP5642001B2 publication Critical patent/JP5642001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】無機膜をマスクとして有機膜をエッチングする場合に、ボーイング等のエッチング形状不良を生じさせずにエッチングすることができるプラズマエッチング方法を提供すること。
【解決手段】処理容器内に、その表面がシリコン含有物からなる上部電極と、被処理基板が載置される下部電極とが配置され、上部電極と下部電極との間にプラズマを形成して被処理基板に対してプラズマエッチングを行うプラズマエッチング装置を用い、無機膜をマスクとして被処理基板の有機膜をプラズマエッチングするにあたり、有機膜を途中までプラズマエッチングし、その後、プラズマを形成しつつ上部電極に負の直流電圧を印加して、エッチング部位の側壁に上部電極のシリコン含有物を含む保護膜を形成し、その後、プラズマエッチングを継続する。
【選択図】図３

Description

本発明は、有機膜をプラズマエッチングするプラズマエッチング方法および記憶媒体に関する。
半導体デバイスの製造プロセスにおいては、デザインルールの微細化にともない、ホールパターンやラインパターンのエッチングにおいて高アスペクト比のエッチングが要求されており、そのための技術として、フォトレジスト膜の下に無機膜とアモルファスカーボン等の有機膜とが積層された構造のマスク（多層レジスト）を用いた方法が提案されている。
無機膜をマスクとしてアモルファスカーボン膜等の有機膜をエッチングする際には、エッチングガスとしてＯ２ガスやＮ２ガスを用いることが一般的に行われている（例えば特許文献１、２）。また、有機膜のエッチングにはＨ２ガスも用いられている。
特開２００４−２１４４６５号公報 特開２００６−３５１８６２号公報
しかしながら、無機膜をマスクとしてアモルファスカーボン膜等の有機膜のエッチングを行う場合に、有機膜のエッチングが高アスペクト比になると、サイドエッチやボーイング等のエッチング形状不良が発生し、垂直加工および微細加工が困難となる。
本発明はかかる事情に鑑みてなされたものであって、無機膜をマスクとして有機膜をエッチングする場合に、ボーイング等のエッチング形状不良を生じさせずにエッチングすることができるプラズマエッチング方法およびその方法を実施するためのプログラムを記憶した記憶媒体を提供することを課題とする。
上記課題を解決するため、本発明は、処理容器内に、その表面がシリコン含有物からなる上部電極と、被処理基板が載置される下部電極とが配置され、前記上部電極と前記下部電極との間にプラズマを形成して被処理基板に対してプラズマエッチングを行うプラズマエッチング装置を用い、無機膜をマスクとして被処理基板の有機膜をプラズマエッチングするプラズマエッチング方法であって、有機膜を途中までプラズマエッチングする第１エッチング工程と、前記第１エッチング工程の後、プラズマを形成しつつ前記上部電極に負の直流電圧を印加して、前記第１エッチング工程によるエッチング部位の側壁に前記上部電極の前記シリコン含有物を含む保護膜を形成する工程と、前記保護膜を形成する工程の後、プラズマエッチングを継続する第２エッチング工程とを有することを特徴とするプラズマエッチング方法を提供する。
本発明において、前記第１エッチング工程と前記第２エッチング工程は、プラズマ生成ガスとしてＯ２ガスを含有するガスを用いて行うことができる。また、前記保護膜を形成する工程と、前記第２エッチング工程とを複数回繰り返すこともできる。さらに、エッチングの形状不良が生じる深さ位置を予め把握しておき、その位置に対応するタイミングで前記保護膜を形成する工程を行うことができる。
前記保護膜を形成する工程は、Ｈ２ガスを含有するガスのプラズマを用いて行うことができる。この場合に、前記保護膜を形成する工程に用いるプラズマは、さらにフッ素含有ガスを含んでもよい。
前記保護膜を形成する工程の後に、フッ素含有ガスを含むプラズマによる処理を行ってもよい。
また、本発明は、コンピュータ上で動作し、プラズマエッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記プラズマエッチング方法が行われるように、コンピュータに前記プラズマエッチング装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、無機膜を用いて被処理基板の有機膜をエッチングする際に、エッチングの途中で上部電極に負の直流電圧を印加して上部電極のシリコン含有物からなる保護膜をエッチング部位の側壁に形成するので、ボーイング等のエッチング形状不良を生じさせずにエッチングすることができる。
本発明のプラズマエッチング方法を実施することが可能なプラズマエッチング装置を示す概略断面図である。 本発明の実施形態に係るプラズマエッチング方法に適用される半導体ウエハの構造例を模式的に示す図である。 本発明の実施形態に係るプラズマエッチング方法を説明するためのフローチャートである。 本発明の原理を説明するための図である。 実験例におけるエッチング形状を従来方法と対比して示す図である。 他の実験例におけるエッチング形状を従来方法と対比して示す図である。 さらに他の実験例に用いた半導体ウエハの構造を模式的に示す図である。 さらに他の実験例におけるエッチング形状を従来方法と対比して示す走査型電子顕微鏡（ＳＥＭ）写真である。
以下、添付図面を参照して本発明の実施の形態について具体的に説明する。
＜プラズマエッチング装置＞
図１は、本発明の一実施形態に係るプラズマエッチング方法を実施するためのプラズマエッチング装置の一例を示す概略断面図である。
このプラズマエッチング装置は、容量結合型平行平板プラズマエッチング装置として構成されており、例えば表面が陽極酸化処理されたアルミニウムからなる略円筒状のチャンバ（処理容器）１０を有している。このチャンバ１０は保安接地されている。
チャンバ１０の底部には、セラミックス等からなる絶縁板１２を介して円柱状のサセプタ支持台１４が配置され、このサセプタ支持台１４の上に例えばアルミニウムからなるサセプタ１６が設けられている。サセプタ１６は下部電極を構成し、その上に被処理基板である半導体ウエハＷが載置される。この半導体ウエハＷには本発明のエッチング対象である有機膜が形成されている。
サセプタ１６の上面には、半導体ウエハＷを静電力で吸着保持する静電チャック１８が設けられている。この静電チャック１８は、導電膜からなる電極２０を一対の絶縁層または絶縁シートで挟んだ構造を有するものであり、電極２０には直流電源２２が電気的に接続されている。そして、直流電源２２からの直流電圧により生じたクーロン力等の静電力により半導体ウエハＷが静電チャック１８に吸着保持される。
静電チャック１８（半導体ウエハＷ）の周囲でサセプタ１６の上面には、エッチングの均一性を向上させるための、例えばシリコンからなる導電性のフォーカスリング（補正リング）２４が配置されている。サセプタ１６およびサセプタ支持台１４の側面には、例えば石英からなる円筒状の内壁部材２６が設けられている。
サセプタ支持台１４の内部には、例えば円周上に冷媒室２８が設けられている。この冷媒室には、外部に設けられた図示しないチラーユニットより配管３０ａ，３０ｂを介して所定温度の冷媒、例えば冷却水が循環供給され、冷媒の温度によってサセプタ上の半導体ウエハＷの処理温度を制御することができる。
さらに、図示しない伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスがガス供給ライン３２を介して静電チャック１８の上面と半導体ウエハＷの裏面との間に供給される。
下部電極であるサセプタ１６の上方には、サセプタ１６と対向するように平行に上部電極３４が設けられている。そして、上部および下部電極３４，１６間の空間がプラズマ生成空間となる。上部電極３４は、下部電極であるサセプタ１６上の半導体ウエハＷと対向してプラズマ生成空間と接する面、つまり対向面を形成する。
この上部電極３４は、絶縁性遮蔽部材４２を介して、チャンバ１０の上部に支持されており、サセプタ１６との対向面を構成しかつ多数のガス吐出孔３７を有する電極板３６と、この電極板３６を着脱自在に支持し、導電性材料、例えばアルミニウムからなる水冷構造の電極支持体３８とによって構成されている。電極板３６はシリコン含有物質、例えばＳｉやＳｉＣで構成されている。電極支持体３８の内部には、ガス拡散室４０が設けられ、このガス拡散室４０からはガス吐出孔３７に連通する多数のガス通流孔４１が下方に延びている。
電極支持体３８にはガス拡散室４０へ処理ガスを導くガス導入口６２が形成されており、このガス導入口６２にはガス供給管６４が接続され、ガス供給管６４には処理に必要なガスを供給するガス供給源６６が接続されている。ガス供給管６４には、複数のガス配管が接続されており、これらガス配管には流量制御器および開閉バルブ（いずれも図示せず）が設けられている。そして、処理に必要なガスは、ガス供給源６６からガス供給管６４を介してガス拡散室４０に至り、ガス通流孔４１およびガス吐出孔３７を介してシャワー状にプラズマ生成空間に吐出される。すなわち、上部電極３４は処理ガスを供給するためのシャワーヘッドとして機能する。
上部電極３４には、ローパスフィルタ（ＬＰＦ）５１を介して可変直流電源５０が電気的に接続されている。可変直流電源５０は、負極が上部電極３４側となるように接続されており、上部電極３４にマイナスの電圧を印加するようになっている。可変直流電源５０からの給電はオン・オフスイッチ５２によりオン・オフが可能となっている。ローパスフィルタ（ＬＰＦ）５１は後述する第１および第２の高周波電源からの高周波をトラップするものであり、好適にはＬＲフィルタまたはＬＣフィルタで構成される。
チャンバ１０の側壁から上部電極３４の高さ位置よりも上方に延びるように円筒状の接地導体１０ａが設けられている。
下部電極であるサセプタ１６には、第１の整合器４６を介して、第１の高周波電源４８が電気的に接続されている。第１の高周波電源４８は、２７〜１００ＭＨｚの周波数、例えば４０ＭＨｚの高周波電力を出力する。第１の整合器４６は、第１の高周波電源４８の内部（または出力）インピーダンスに負荷インピーダンスを整合させるもので、チャンバ１０内にプラズマが生成されている時に第１の高周波電源４８の出力インピーダンスと負荷インピーダンスが見かけ上一致するように機能する。
また、下部電極であるサセプタ１６には、第２の整合器８８を介して第２の高周波電源９０も電気的に接続されている。この第２の高周波電源９０から下部電極であるサセプタ１６に高周波電力が供給されることにより、半導体ウエハＷに高周波バイアスが印加され半導体ウエハＷにイオンが引き込まれる。第２の高周波電源９０は、４００ｋＨｚ〜２０ＭＨｚの範囲内の周波数、例えば１３ＭＨｚの高周波電力を出力する。第２の整合器８８は第２の高周波電源９０の内部（または出力）インピーダンスに負荷インピーダンスを整合させるためのもので、チャンバ１０内にプラズマが生成されている時に第２の高周波電源９０の内部インピーダンスとチャンバ１０内のプラズマを含めた負荷インピーダンスが見かけ上一致するように機能する。
チャンバ１０の底部には排気口８０が設けられ、この排気口８０に排気管８２を介して排気装置８４が接続されている。排気装置８４は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内を所望の真空度まで減圧可能となっている。また、チャンバ１０の側壁には半導体ウエハＷの搬入出口８５が設けられており、この搬入出口８５はゲートバルブ８６により開閉可能となっている。また、チャンバ１０の内壁に沿ってチャンバ１０にエッチング副生物（デポ）が付着することを防止するためのデポシールド１１が着脱自在に設けられている。すなわち、デポシールド１１がチャンバ壁を構成している。また、デポシールド１１は、内壁部材２６の外周にも設けられている。チャンバ１０の底部のチャンバ壁側のデポシールド１１と内壁部材２６側のデポシールド１１との間には排気プレート８３が設けられている。デポシールド１１および排気プレート８３としては、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆したものを好適に用いることができる。
デポシールド１１のチャンバ内壁を構成する部分の半導体ウエハＷとほぼ同じ高さの部分には、グランドにＤＣ的に接続された導電性部材（ＧＮＤブロック）９１が設けられており、これにより異常放電防止効果を発揮する。なお、この導電性部材９１は、プラズマ生成領域に設けられていれば、その位置は図１の位置に限定されず、例えばサセプタ１６の周囲に設ける等、サセプタ１６側に設けてもよく、また上部電極３４の外側にリング状に設ける等、上部電極近傍に設けてもよい。
プラズマエッチング装置の各構成部、例えば電源系やガス供給系、駆動系、さらには、第１の高周波電源４８、第２の高周波電源９０、整合器４６，８８等は、マイクロプロセッサ（コンピュータ）を含む制御部（全体制御装置）１００に接続されて制御される構成となっている。また、制御部１００には、オペレータがプラズマエッチング装置を管理するためにコマンドの入力操作等を行うキーボードや、プラズマエッチング装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース１０１が接続されている。
さらに、制御部１００には、プラズマエッチング装置で実行される各種処理を制御部１００の制御にて実現するための制御プログラムや、処理条件に応じてプラズマエッチング装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部１０２が接続されている。処理レシピは記憶部１０２の中の記憶媒体に記憶されている。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース１０１からの指示等にて任意の処理レシピを記憶部１０２から呼び出して制御部１００に実行させることで、制御部１００の制御下で、プラズマエッチング装置での所望の処理が行われる。
＜プラズマエッチング方法の実施形態＞
次に、このように構成されるプラズマエッチング装置により実施される、本発明の一実施形態に係るプラズマエッチング方法について説明する。
本実施形態では、一例として図２に示すような構造の半導体ウエハＷを用い、その有機膜をプラズマエッチングする場合について図３のフローチャートを参照して説明する。
ここで用いる半導体ウエハは、図示しない基板上に最終的なエッチング対象となる下層膜２０１、本実施形態でのエッチングが行われる有機膜２０２、有機膜２０２のエッチングマスクとなるハードマスク層（無機膜）２０３、有機系の反射防止膜（ＢＡＲＣ）２０４、フォトレジスト膜２０５を順次形成した後、フォトレジスト膜２０５にフォトリソグラフィにより所定パターンを形成した構造を有している。このような構造は、上層の多層レジスト構造（２０２〜２０５）を用いてエッチング対象である下層膜２０１をエッチングするためのものであり、本実施形態では、最終的なエッチング対象膜である下層膜２０１をエッチングするためのマスクとなる有機膜２０２のエッチングを対象とする。
本実施形態におけるエッチング対象膜である有機膜２０２としては、通常この分野で用いられる有機膜であれば制限はなく、アモルファスカーボン（ａ−Ｃ）やＳＯＣ（スピンオンカーボン）を好適に用いることができる。有機膜２０２の厚さは１００〜１０００ｎｍ程度である。
ハードマスク層２０３としては、無機膜であれば特に制限はないが、ＳｉＯＮ膜、ＳｉＣ膜、ＳｉＮ膜、ＳｉＯ２膜、ＳＯＧ膜等、Ｓｉ含有膜を好適に用いることができ、その厚さは１０〜１００ｎｍ程度である。反射防止膜（ＢＡＲＣ）２０４としてはＳｉＯＮ膜や有機系のものを用いることができ、その厚さは２０〜１００ｎｍ程度である。フォトレジスト膜２０５は、典型的にはＡｒＦレジストであり、その厚さは２０〜２００ｎｍ程度である。
本実施形態では、説明を簡略化するために、図２の状態から、フォトレジスト膜２０５をマスクとして反射防止膜（ＢＡＲＣ）２０４およびハードマスク層２０３をエッチングした後の半導体ウエハについて、チャンバ１０内に搬入し、サセプタ１６上に載置してエッチングする場合について説明する。
半導体ウエハＷをサセプタ１６上に載置（ステップ１）した後、排気装置８４によりチャンバ１０内を排気しながら、ガス供給源６６からエッチングガスを所定の流量でガス拡散室４０へ供給し、ガス通流孔４１およびガス吐出孔３７を介してチャンバ１０内へ供給しつつ、その中の圧力を例えば５〜８００ｍＴｏｒｒの範囲とし、下部電極であるサセプタ１６に第１の高周波電源４８から２７〜１００ＭＨｚ、例えば４０ＭＨｚの比較的高い周波数のプラズマ生成用の高周波電力を１００〜２０００Ｗのパワーで印加し、かつ第２の高周波電源９０から４００ｋＨｚ〜２０ＭＨｚ、例えば１３ＭＨｚのイオン引き込み用の高周波電力を０〜２０００Ｗのパワーで印加して、ハードマスク層２０３をマスクとして有機膜２０２に対してプラズマエッチングを行う（ステップ２）。このとき、エッチングガスとしては、Ｏ２ガス、Ｏ２ガス＋ＣＯＳガス、Ｎ２ガス、Ｈ２ガス等を好適に用いることができる。
次に、エッチングガスを停止し、保護膜形成用の処理ガスに切り替え、チャンバ１０内の圧力を例えば５〜８００ｍＴｏｒｒの範囲とし、プラズマ生成用の第１の高周波電源４８からの高周波電力のパワーを低下させて１００〜２０００Ｗにし、第２の高周波電源９０からの高周波電力のパワーを０〜２０００Ｗにするとともに、可変直流電源５０から電極板３６に負の直流電圧を例えば１００〜２０００Ｖ印加し、エッチング部位の側壁に保護膜を形成する（ステップ３）。
この際の処理ガスとしては、Ｈ２ガスまたはＨ２ガス＋ＡｒガスのようなＨ２含有ガスを好適に用いることができる。Ｈ２ガスはエッチングの荒れを低減する機能を有するため好ましいが、Ｈ２ガス単独ではプラズマが立ち難く、Ｓｉ含有物のスパッタ量も少ない傾向がある。したがって、このような点が問題となる場合には、Ａｒガスを添加することが好ましい。Ａｒガスを添加することによりプラズマが立ちやすくなり、かつＳｉ含有物のスパッタ量を多くすることができる。
この際の保護層形成のメカニズムについて図４を参照して説明する。
図４の（ａ）に示すように、第１の高周波電源４８により形成されたプラズマ中には例えばＡｒイオン（Ａｒ＋）、Ｈイオン（Ｈ＋）、Ｈラジカル（Ｈ＊）が存在するが、Ｓｉを含む電極板３６に可変直流電源５０から負の電圧を印加すると、Ａｒ＋やＨ＋が電極板３６に引き寄せられて電極板３６に衝突し、電極板３６を構成するＳｉ含有物がたたき出され、Ｓｉ含有物は半導体ウエハＷに向けて降り注ぐ。このＳｉ含有物は、図４の（ｂ）に示すように、有機膜２０２に途中まで形成されたトレンチやホール等のエッチング部位２１０の側壁に付着し、これが保護層となって、ボーイング等のエッチング形状不良が抑制される。
この場合に、溝幅が広いパターンのエッチングでは、溝底にＳｉ含有物が付着してそのままでは正常なエッチングが行えないおそれがある。そのような場合には、Ｈ２ガスまたはＨ２ガスとＡｒガスのプラズマ中に、さらに、例えばＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＳＦ６、ＮＦ３等のＦ含有ガスを添加して溝底の余分なＳｉ含有物を除去することが好ましい。また、直流電圧印加による保護層の形成の後にこのような溝底の余分なＳｉ含有物をＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、ＣＨ３Ｆ、ＳＦ６、ＮＦ３等のＦ含有ガスのプラズマ処理により除去するようにしてもよい。なお、溝底が狭いパターンでは、垂直に入射してくるＳｉ含有物は少ないため、このような溝底のＳｉ含有物が少なくＳｉ含有物質の除去は必ずしも必要はない。
保護層を形成した後は、保護膜形成用の処理ガスを停止し、再びエッチングガスに切替え、第１および第２の高周波電源４８、９０のパワーおよびチャンバ１０内の圧力を例えばステップ２と同様のエッチング条件に戻して有機膜２０２のエッチングを再開する（ステップ４）。
このように、有機膜２０２のエッチングの途中で、上部電極３４の電極板３６に直流電圧を印加することにより、電極板３６からＳｉ含有物をたたき出してエッチング部位の側壁に付着させ、保護膜を形成し、その後にエッチングを再開するので、ボーイング等のエッチング形状不良を抑制することができる。
ステップ３の保護膜形成工程とステップ４のエッチングとは複数回繰り返してもよい。ボーイング等が発生しやすい箇所が複数あるような場合には、このようにステップ３とステップ４とを複数回繰り返すことによりボーイング等のエッチング形状不良を抑制する効果をより高めることができる。
また、１ステップエッチングで予めボーイングが大きい深さ位置を把握しおき、その位置に対応するタイミングで１回または複数回の保護膜形成工程を行うことが好ましい。これによりボーイング等のエッチング形状不良をより確実に抑制することができる。
ステップ４のエッチングを所定のオーバーエッチング時間まで行った後、半導体ウエハＷをチャンバ１０から搬出する（ステップ５）。
＜実験結果＞
次に、本発明の効果を実験によって確認した結果について以下に説明する。
ここでは、上記図２に示す構造を有し、有機膜２０２として厚さ２００〜３００ｎｍのアモルファスカーボン、ハードマスク層２０３として厚さ２０ｎｍのＳｉＯＮを用い、その上に厚さ２４ｎｍのＢＡＲＣ（有機系）２０４、厚さ９０ｎｍのフォトレジスト膜２０５が順次形成し、フォトレジスト膜２０５にフォトリソグラフィにより、Ｌｉｎｅ
＆ Ｓｐａｃｅパターンを形成した構造のものを用いた。
このサンプルを図１の装置に搬入した後、従来のレシピである以下の１ステップのレシピＡと、本発明のレシピである上記ステップ２〜４を以下の条件で行ったレシピＢとでアモルファスカーボン膜のエッチングを行った。なお、第２の高周波電源からの高周波バイアスは、全て１３Ｈｚ、０Ｗとした。
１．レシピＡ（１ステップ：従来）
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：７５ｓｅｃ
２．レシピＢ（本発明）
・ステップ２
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：１５ｓｅｃ
・ステップ３
チャンバ圧力：５０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、３００Ｗ
処理ガス：Ｈ２／Ａｒ＝１００／８００ｓｃｃｍ
直流電圧：−９００Ｖ
時間：１０ｓｅｃ
・ステップ４
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：６０ｓｅｃ
これらエッチング処理を行った結果を図５に示す。
図５（ａ）に示すように、従来のレシピＡで一度にエッチングを行った場合には、アモルファスカーボン膜の上部にサイドエッチが入り、ボーイング形状（ＣＤ＝３０ｎｍ）が発生し、微細加工が困難であることが確認された。
これに対して、本発明のレシピＢでは、従来と同様の条件でエッチングを行い、ＣＤ＝２０ｎｍの状態で、途中でエッチングを停止し（ステップ２、図５（ｂ））、直流電圧印加プラズマにより保護膜を形成し（ステップ３）、その後残部のエッチングを行う（ステップ４）。このため、ステップ４の残部のエッチングにおいても、図５（ｂ）のＣＤが維持され、図５（ｃ）に示すように垂直加工が可能であり、微細加工が可能であることが確認された。
次に、上記実験と同様の有機膜について、ステップ２の第１段階のエッチングの時間を１０ｓｅｃ、１５ｓｅｃ、２０ｓｅｃと変化させた後にステップ３の保護膜形成およびステップ４の残部のエッチング（オーバーエッチングを含む）を行った。また、比較のため、従来条件のエッチングも行った。その結果を図６に示す。ここでは、一番幅広の部分のＣＤをボーイングＣＤと定義する。
図６（ｄ）は従来のエッチングの状態であるが、ボーイングＣＤ＝２７ｎｍとなってボーイングが発生していた。
これに対して、図６（ａ）はステップ２のエッチングを１０ｓｅｃ（深さ５６ｎｍ）まで行い、ボーイングＣＤ＝２０ｎｍの状態であったのが、その後、ステップ３を２０ｓｅｃおよびステップ４を６５ｓｅｃ行った結果、ボーイングＣＤが２３ｎｍとなってわずかにボーイング形状が発生したが、従来と比較するとボーイングの程度は小さかった。図６（ｂ）はステップ２のエッチングを１５ｓｅｃ（深さ７９ｎｍ）まで行い、ボーイングＣＤ＝２１ｎｍの状態であったのが、その後、ステップ３を２０ｓｅｃおよびステップ４を６０ｓｅｃ行った結果、ボーイングＣＤが１９ｎｍとなってボーイング形状が発生しなかった。図６（ｃ）はステップ２のエッチングを２０ｓｅｃ（深さ１１７ｎｍ）まで行い、ボーイングＣＤ＝２４ｎｍの状態ですでにボーイング形状が発生していたのが、その後、ステップ３を２０ｓｅｃおよびステップ４を５５ｓｅｃ行った結果、ボーイングＣＤが２３ｎｍとなってボーイング形状がむしろ改善され、従来と比較するとボーイングの程度は小さかった。
次に、他の実験結果について説明する。
ここでは、図７に示すように、Ｓｉウエハ上の下層膜２０１としてのＳｉＮ膜３０１の上に有機膜３０２としてＳＯＣ膜を２００ｎｍの厚さで形成し、その上にハードマスク層となるＳｉ−ＡＲＣ３０３を３５ｎｍの厚さで形成し、その上にＡｒＦフォトレジスト膜３０４を１００ｎｍの厚さで形成した後、フォトレジスト膜３０４にフォトリソグラフィにより所定パターンを形成した構造の半導体ウエハを用いた。
このサンプルを図１の装置に搬入した後、従来のレシピである以下の１ステップのレシピＣと、本発明のレシピである上記ステップ２〜４を以下の条件としたレシピＤとでＳＯＣ膜のエッチングを行った。なお、第２の高周波電源からの高周波バイアスは、全て１３Ｈｚ、０Ｗとした。
１．レシピＣ（１ステップ：従来）
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：３５ｓｅｃ
２．レシピＤ（本発明）
・ステップ２
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：１５ｓｅｃ
・ステップ３
チャンバ圧力：５０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、３００Ｗ
処理ガス：Ｈ２／ＣＦ４／Ａｒ＝１００／４０／８００ｓｃｃｍ
直流電圧：−９００Ｖ
時間：２０ｓｅｃ
・ステップ４
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：２２ｓｅｃ
これらエッチング処理を行った結果を図８の電子顕微鏡（ＳＥＭ）写真に示す。図８（ａ）に示すように、従来のレシピＣで一度にエッチングを行った場合には、ボーイングＣＤ（Ｂｏｗ）＝４８．２ｎｍ、ボトムＣＤ（Ｂｔｍ）＝３９．３ｎｍ、ΔＣＤ（Ｂｏｗ−Ｂｔｍ）＝８．９ｎｍであったのに対し、図８（ｂ）に示すように、本発明のレシピＤの場合には、ボーイングＣＤ（Ｂｏｗ）＝３６．７ｎｍ、ボトムＣＤ（Ｂｔｍ）＝３３．０ｎｍ、ΔＣＤ（Ｂｏｗ−Ｂｔｍ）＝３．７ｎｍとなり、本発明によってボーイング形状が抑制されていることが確認された。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、本発明の方法を実施する装置として下部電極に周波数の異なる２つの高周波電力を印加する装置を示したが、これに限らず、下部電極にプラズマ生成用の一つの高周波電力を印加するようにしてもよいし、高周波電力を上部電極に印加するようにしてもよいし、上部電極にプラズマ生成用の高周波電力を印加し、下部電極にバイアス用の高周波電力を印加するようにしてもよい。また、上記実施形態では、ステップ３の保護膜を形成する工程のみに直流電圧を印加した例を示したが、ステップ２、ステップ４のエッチング工程において直流電圧を印加してもよい。さらに、上記実施形態においては、多層レジストの下層の有機膜のエッチングを行う場合について説明したが、シリンダー等のそれ自体が実用部位として用いる用途にも適用可能である。さらにまた、被処理基板は半導体ウエハに限らず、ＦＰＤ（フラットパネルディスプレイ）等の他の基板にも適用可能である。
１０…チャンバ（処理容器）
１６…サセプタ（下部電極）
３４…上部電極
４８…第１の高周波電源
５０…可変直流電源
６６…ガス供給源
９０…第２の高周波電源
１００…制御部
１０２…記憶部
Ｗ…半導体ウエハ（被処理基板）
このサンプルを図１の装置に搬入した後、従来のレシピである以下の１ステップのレシピＡと、本発明のレシピである上記ステップ２〜４を以下の条件で行ったレシピＢとでアモルファスカーボン膜のエッチングを行った。なお、第２の高周波電源からの高周波バイアスは、全て１３ＭＨｚ、０Ｗとした。
１．レシピＡ（１ステップ：従来）
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：７５ｓｅｃ
２．レシピＢ（本発明）
・ステップ２
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：１５ｓｅｃ
・ステップ３
チャンバ圧力：５０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、３００Ｗ
処理ガス：Ｈ２／Ａｒ＝１００／８００ｓｃｃｍ
直流電圧：−９００Ｖ
時間：１０ｓｅｃ
・ステップ４
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：６０ｓｅｃ
このサンプルを図１の装置に搬入した後、従来のレシピである以下の１ステップのレシピＣと、本発明のレシピである上記ステップ２〜４を以下の条件としたレシピＤとでＳＯＣ膜のエッチングを行った。なお、第２の高周波電源からの高周波バイアスは、全て１３ＭＨｚ、０Ｗとした。
１．レシピＣ（１ステップ：従来）
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：３５ｓｅｃ
２．レシピＤ（本発明）
・ステップ２
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：１５ｓｅｃ
・ステップ３
チャンバ圧力：５０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、３００Ｗ
処理ガス：Ｈ２／ＣＦ４／Ａｒ＝１００／４０／８００ｓｃｃｍ
直流電圧：−９００Ｖ
時間：２０ｓｅｃ
・ステップ４
チャンバ圧力：１０ｍＴｏｒｒ
第１の高周波電源：４０ＭＨｚ、６００Ｗ
エッチングガス：Ｏ２／ＣＯＳ＝３００／６０ｓｃｃｍ
時間：２２ｓｅｃ

Claims (8)

  1. 処理容器内に、その表面がシリコン含有物からなる上部電極と、被処理基板が載置される下部電極とが配置され、前記上部電極と前記下部電極との間にプラズマを形成して被処理基板に対してプラズマエッチングを行うプラズマエッチング装置を用い、無機膜をマスクとして被処理基板の有機膜をプラズマエッチングするプラズマエッチング方法であって、
    有機膜を途中までプラズマエッチングする第１エッチング工程と、
    前記第１エッチング工程の後、プラズマを形成しつつ前記上部電極に負の直流電圧を印加して、前記第１エッチング工程によるエッチング部位の側壁に前記上部電極の前記シリコン含有物を含む保護膜を形成する工程と、
    前記保護膜を形成する工程の後、プラズマエッチングを継続する第２エッチング工程と
    を有することを特徴とするプラズマエッチング方法。
  2. 前記第１エッチング工程と前記第２エッチング工程は、プラズマ生成ガスとしてＯ２ガスを含有するガスを用いて行うことを特徴とする請求項１に記載のプラズマエッチング方法。
  3. 前記保護膜を形成する工程と、前記第２エッチング工程とを複数回繰り返すことを特徴とする請求項１または請求項２に記載のプラズマエッチング方法。
  4. エッチングの形状不良が生じる深さ位置を予め把握しておき、その位置に対応するタイミングで前記保護膜を形成する工程を行うことを特徴とする請求項１から請求項３のいずれか１項に記載のプラズマエッチング方法。
  5. 前記保護膜を形成する工程は、Ｈ２ガスを含有するガスのプラズマを用いて行うことを特徴とする請求項１から請求項４のいずれか１項に記載のプラズマエッチング方法。
  6. 前記保護膜を形成する工程に用いるプラズマは、さらにフッ素含有ガスを含むことを特徴とする請求項５に記載のプラズマエッチング方法。
  7. 前記保護膜を形成する工程の後に、フッ素含有ガスを含むプラズマによる処理を行うことを特徴とする請求項１から請求項５のいずれか１項に記載のプラズマエッチング方法。
  8. コンピュータ上で動作し、プラズマエッチング装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項７のいずれかのプラズマエッチング方法が行われるように、コンピュータに前記プラズマエッチング装置を制御させることを特徴とする記憶媒体。
JP2011068694A 2011-03-25 2011-03-25 プラズマエッチング方法 Expired - Fee Related JP5642001B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011068694A JP5642001B2 (ja) 2011-03-25 2011-03-25 プラズマエッチング方法
KR1020120029140A KR101916459B1 (ko) 2011-03-25 2012-03-22 플라즈마 에칭 방법 및 기억 매체
US13/428,223 US8518830B2 (en) 2011-03-25 2012-03-23 Plasma etching method and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011068694A JP5642001B2 (ja) 2011-03-25 2011-03-25 プラズマエッチング方法

Publications (3)

Publication Number Publication Date
JP2012204668A true JP2012204668A (ja) 2012-10-22
JP2012204668A5 JP2012204668A5 (ja) 2014-05-08
JP5642001B2 JP5642001B2 (ja) 2014-12-17

Family

ID=46877698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011068694A Expired - Fee Related JP5642001B2 (ja) 2011-03-25 2011-03-25 プラズマエッチング方法

Country Status (3)

Country Link
US (1) US8518830B2 (ja)
JP (1) JP5642001B2 (ja)
KR (1) KR101916459B1 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096499A (ja) * 2012-11-09 2014-05-22 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
WO2014185351A1 (ja) * 2013-05-15 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
EP2819151A1 (en) 2013-06-28 2014-12-31 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
WO2017090484A1 (ja) * 2015-11-26 2017-06-01 東京エレクトロン株式会社 エッチング方法
JP2017098457A (ja) * 2015-11-26 2017-06-01 東京エレクトロン株式会社 エッチング方法
JP2017195381A (ja) * 2017-05-25 2017-10-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2017212357A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理方法
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2019207911A (ja) * 2018-05-28 2019-12-05 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
CN111223775A (zh) * 2018-11-26 2020-06-02 东京毅力科创株式会社 蚀刻方法和基板处理装置
JP2021009899A (ja) * 2019-06-28 2021-01-28 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP2021512502A (ja) * 2018-02-05 2021-05-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ アモルファスカーボン層の開孔プロセス
KR20210061937A (ko) 2019-11-19 2021-05-28 도쿄엘렉트론가부시키가이샤 막을 에칭하는 방법 및 플라즈마 처리 장치
KR20210097044A (ko) 2020-01-29 2021-08-06 도쿄엘렉트론가부시키가이샤 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
US11443954B2 (en) 2019-12-10 2022-09-13 Tokyo Electron Limited Method and apparatus for controlling a shape of a pattern over a substrate
WO2023100850A1 (ja) * 2021-12-03 2023-06-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2024019122A1 (ja) * 2022-07-22 2024-01-25 住友精化株式会社 炭素原子含有膜のドライエッチング方法
WO2024019123A1 (ja) * 2022-07-22 2024-01-25 住友精化株式会社 炭素原子含有膜のドライエッチング方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6207947B2 (ja) * 2013-09-24 2017-10-04 東京エレクトロン株式会社 被処理体をプラズマ処理する方法
JP2020009840A (ja) * 2018-07-04 2020-01-16 東京エレクトロン株式会社 エッチング方法及び基板処理装置
JP2021192414A (ja) 2020-06-05 2021-12-16 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109904A (ja) * 2001-06-28 2003-04-11 Sharp Corp 微量不純物を含むシリコン膜を形成する方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2009049141A (ja) * 2007-08-17 2009-03-05 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214465A (ja) 2003-01-07 2004-07-29 Renesas Technology Corp 半導体装置の製造方法
JP2006351862A (ja) 2005-06-16 2006-12-28 Toshiba Corp 半導体装置の製造方法
US7883632B2 (en) * 2006-03-22 2011-02-08 Tokyo Electron Limited Plasma processing method
JP5213496B2 (ja) * 2008-03-31 2013-06-19 東京エレクトロン株式会社 プラズマエッチング方法及びコンピュータ読み取り可能な記憶媒体
US8383001B2 (en) * 2009-02-20 2013-02-26 Tokyo Electron Limited Plasma etching method, plasma etching apparatus and storage medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109904A (ja) * 2001-06-28 2003-04-11 Sharp Corp 微量不純物を含むシリコン膜を形成する方法
WO2004003988A1 (ja) * 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2009049141A (ja) * 2007-08-17 2009-03-05 Tokyo Electron Ltd 半導体装置の製造方法及び記憶媒体

Cited By (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014096499A (ja) * 2012-11-09 2014-05-22 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
US10707091B2 (en) 2013-05-15 2020-07-07 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
WO2014185351A1 (ja) * 2013-05-15 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP2014225501A (ja) * 2013-05-15 2014-12-04 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN110729187A (zh) * 2013-05-15 2020-01-24 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
US10163653B2 (en) 2013-05-15 2018-12-25 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
CN105210178A (zh) * 2013-05-15 2015-12-30 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
KR20160008499A (ko) * 2013-05-15 2016-01-22 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
CN111326413A (zh) * 2013-05-15 2020-06-23 东京毅力科创株式会社 等离子体蚀刻方法和等离子体蚀刻装置
US12062522B2 (en) 2013-05-15 2024-08-13 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
US11355352B2 (en) 2013-05-15 2022-06-07 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
KR102166970B1 (ko) 2013-05-15 2020-10-16 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20150002525A (ko) 2013-06-28 2015-01-07 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US9324569B2 (en) 2013-06-28 2016-04-26 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
JP2015012178A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 プラズマエッチング方法およびプラズマエッチング装置
EP2819151A1 (en) 2013-06-28 2014-12-31 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
US10607835B2 (en) 2015-11-26 2020-03-31 Tokyo Electron Limited Etching method
JP2017098457A (ja) * 2015-11-26 2017-06-01 東京エレクトロン株式会社 エッチング方法
WO2017090484A1 (ja) * 2015-11-26 2017-06-01 東京エレクトロン株式会社 エッチング方法
US10424491B2 (en) 2015-11-26 2019-09-24 Tokyo Electron Limited Etching method
KR20180096576A (ko) * 2015-11-26 2018-08-29 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2017098455A (ja) * 2015-11-26 2017-06-01 東京エレクトロン株式会社 エッチング方法
KR102130229B1 (ko) 2015-11-26 2020-07-03 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2017212357A (ja) * 2016-05-26 2017-11-30 東京エレクトロン株式会社 プラズマ処理方法
JP2018200925A (ja) * 2017-05-25 2018-12-20 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP2017195381A (ja) * 2017-05-25 2017-10-26 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
JP7399863B2 (ja) 2018-02-05 2023-12-18 ラム リサーチ コーポレーション アモルファスカーボン層の開孔プロセス
JP2021512502A (ja) * 2018-02-05 2021-05-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ アモルファスカーボン層の開孔プロセス
US11664236B2 (en) 2018-05-28 2023-05-30 Tokyo Electron Limited Method of etching film and plasma processing apparatus
US10923360B2 (en) 2018-05-28 2021-02-16 Tokyo Electron Limited Method of etching film and plasma processing apparatus
JP2019207911A (ja) * 2018-05-28 2019-12-05 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
JP7022651B2 (ja) 2018-05-28 2022-02-18 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
CN110544628A (zh) * 2018-05-28 2019-12-06 东京毅力科创株式会社 对膜进行蚀刻的方法和等离子体处理装置
KR20190135413A (ko) 2018-05-28 2019-12-06 도쿄엘렉트론가부시키가이샤 막을 에칭하는 방법 및 플라즈마 처리장치
JP2020088174A (ja) * 2018-11-26 2020-06-04 東京エレクトロン株式会社 エッチング方法及び基板処理装置
CN111223775A (zh) * 2018-11-26 2020-06-02 东京毅力科创株式会社 蚀刻方法和基板处理装置
JP7339032B2 (ja) 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
US12074009B2 (en) 2019-06-28 2024-08-27 Tokyo Electron Limited Apparatus for processing a substrate
JP2021009899A (ja) * 2019-06-28 2021-01-28 東京エレクトロン株式会社 基板処理方法および基板処理装置
US11637003B2 (en) 2019-11-19 2023-04-25 Tokyo Electron Limited Method for etching film and plasma processing apparatus
KR20210061937A (ko) 2019-11-19 2021-05-28 도쿄엘렉트론가부시키가이샤 막을 에칭하는 방법 및 플라즈마 처리 장치
US11443954B2 (en) 2019-12-10 2022-09-13 Tokyo Electron Limited Method and apparatus for controlling a shape of a pattern over a substrate
KR20210097044A (ko) 2020-01-29 2021-08-06 도쿄엘렉트론가부시키가이샤 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
WO2023100850A1 (ja) * 2021-12-03 2023-06-08 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
WO2024019122A1 (ja) * 2022-07-22 2024-01-25 住友精化株式会社 炭素原子含有膜のドライエッチング方法
WO2024019123A1 (ja) * 2022-07-22 2024-01-25 住友精化株式会社 炭素原子含有膜のドライエッチング方法

Also Published As

Publication number Publication date
JP5642001B2 (ja) 2014-12-17
KR101916459B1 (ko) 2018-11-07
KR20120109343A (ko) 2012-10-08
US8518830B2 (en) 2013-08-27
US20120244709A1 (en) 2012-09-27

Similar Documents

Publication Publication Date Title
JP5642001B2 (ja) プラズマエッチング方法
US9177823B2 (en) Plasma etching method and plasma etching apparatus
JP4652140B2 (ja) プラズマエッチング方法、制御プログラム、コンピュータ記憶媒体
JP4827081B2 (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
JP5674375B2 (ja) プラズマ処理方法及びプラズマ処理装置
JP5128421B2 (ja) プラズマ処理方法およびレジストパターンの改質方法
TWI492296B (zh) Substrate handling method
JP4912907B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI525700B (zh) Plasma etching method, a plasma etching apparatus and a computer storage medium
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2009206401A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2008028022A (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2008078515A (ja) プラズマ処理方法
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP2011108782A (ja) 基板処理方法，基板処理装置，プログラムを記録した記録媒体
JP2007234770A (ja) プラズマエッチング方法およびコンピュータ読み取り可能な記憶媒体
TWI527113B (zh) A plasma etch method, a plasma etch apparatus, and a memory medium
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2020088174A (ja) エッチング方法及び基板処理装置
JP5089871B2 (ja) 半導体装置の製造方法
JP6226668B2 (ja) プラズマ処理方法
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2015201583A (ja) プラズマエッチング方法およびプラズマエッチング装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140319

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140319

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141028

R150 Certificate of patent or registration of utility model

Ref document number: 5642001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees