KR20210055015A - 플라즈마 처리 방법 및 플라즈마 처리 장치 - Google Patents

플라즈마 처리 방법 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20210055015A
KR20210055015A KR1020200146921A KR20200146921A KR20210055015A KR 20210055015 A KR20210055015 A KR 20210055015A KR 1020200146921 A KR1020200146921 A KR 1020200146921A KR 20200146921 A KR20200146921 A KR 20200146921A KR 20210055015 A KR20210055015 A KR 20210055015A
Authority
KR
South Korea
Prior art keywords
mask
gas
plasma
etching
film
Prior art date
Application number
KR1020200146921A
Other languages
English (en)
Inventor
료 데라시마
유즈루 사카이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20210055015A publication Critical patent/KR20210055015A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

본 개시 내용은, 유기막의 에칭 형상 불량을 억제하는 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공하는데, 플라즈마 처리 방법은, 유기막 상에서 실리콘 함유막으로 형성되며 개구부를 갖는 마스크를 통해 상기 유기막을 에칭하는 플라즈마 처리 방법으로서, 상기 마스크의 형상을 복구하는 공정을 포함하며, 상기 마스크의 형상을 복구하는 공정이, 상기 마스크의 개구부의 측벽을 개질시키는 공정과, 상기 마스크의 상면을 에칭하는 공정을 포함한다.

Description

플라즈마 처리 방법 및 플라즈마 처리 장치{PLASMA PROCESSING METHOD AND PLASMA PROCESSING APPARATUS}
본 개시 내용은 플라즈마 처리 방법 및 플라즈마 처리 장치에 관한 것이다.
예를 들어, 3D NAND의 에칭 공정에서 SiO2막과 SiN막의 적층막을 에칭하는 마스크로서, 비정질 카본막 등과 같은 유기막이 사용되고 있다. 이러한 유기막 마스크는, SiON막 등과 같은 무기막을 마스크로 하여 유기막을 에칭함으로써, 패턴이 형성된다.
특허문헌 1에는, 레지스트 마스크, 중간 마스크층, 기능성 유기질 마스크층, 에칭층에 의해 형성되는 적층체에 있어, 기능성 유기질 마스크층의 개구에 COS를 포함하는 개구 가스의 플라즈마를 발생시킴으로써, 에칭층 내 에칭 구성의 한계 칫수(CD)를 제어하기 위한 방법이 개시되어 있다.
일본국 공개특허공보 특개2010-109373호
일 측면에서, 본 개시 내용은, 유기막의 에칭 형상 불량을 억제하는 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공한다.
상기 과제를 해결하기 위해, 일 양태에 의하면, 유기막 상에서 실리콘 함유막으로 형성되며 개구부를 갖는 마스크를 통해 상기 유기막을 에칭하는 플라즈마 처리 방법으로서, 상기 마스크의 형상을 복구하는 공정을 포함하며, 상기 마스크의 형상을 복구하는 공정이, 상기 마스크의 개구부의 측벽을 개질시키는 공정과, 상기 마스크의 상면을 에칭하는 공정을 포함하는 것인 플라즈마 처리 방법이 제공된다.
일 측면에 의하면, 유기막의 에칭 형상 불량을 억제하는 플라즈마 처리 방법 및 플라즈마 처리 장치를 제공할 수 있다
도 1은 일 실시형태에 따른 플라즈마 처리 장치의 일 예를 나타내는 단면 모식도이다.
도 2는 무기막을 마스크로 이용하여 유기막을 에칭하는 처리의 일 예를 설명하는 플로우 챠트이다.
도 3은 마스크의 사각형화 공정에서의 처리를 설명하는 플로우 챠트이다.
도 4는 기판의 구조를 모식적으로 나타내는 도면이다.
도 5a 및 도 5b는 산소 이온의 거동을 설명하는 모식도이다.
도 6은 제1 및 제2 처리 가스의 유량비와 실리콘 함유막 형상과의 관계를 나타내는 도면이다.
이하에서는, 도면을 참조하여 본 개시 내용을 실시하기 위한 형태에 대해 설명한다. 각 도면에 있어, 동일한 구성 부분에는 동일한 부호를 붙이며 중복되는 설명을 생략하는 경우가 있다.
본 실시형태에 따른 기판 처리 장치(1)(플라즈마 처리 장치)에 대해, 도 1을 이용하여 설명한다. 도 1은 본 실시형태에 따른 기판 처리 장치(1)의 일 예를 나타내는 단면 모식도이다.
기판 처리 장치(1)는 챔버(10)를 구비한다. 챔버(10)는 그 안에 내부 공간(10s)이 형성된다. 챔버(10)는 챔버 본체(12)를 포함한다. 챔버 본체(12)는 대략 원통 형상을 갖는다. 챔버 본체(12)는, 예를 들어, 알루미늄으로 형성된다. 챔버 본체(12)의 내벽면 상에는 내부식성을 갖는 막이 형성되어 있다. 당해 막은 산화알루미늄, 산화이트륨 등과 같은 세라믹일 수 있다.
챔버 본체(12)의 측벽에는 통로(12p)가 형성되어 있다. 기판(W)은 통로(12p)를 통해 내부 공간(10s)과 챔버(10) 외부 사이에서 반송된다. 통로(12p)은 챔버 본체(12)의 측벽에 형성되는 게이트 밸브(12g)에 의해 개폐된다.
챔버 본체(12)의 바닥부 상에는 지지부(13)가 구비되어 있다. 지지부(13)는 절연 재료로 형성된다. 지지부(13)는 대략 원통 형상을 갖는다. 지지부(13)는 내부 공간(10s) 내에서 챔버 본체(12)의 바닥부로부터 상방으로 연장되어 있다. 지지부(13)는 상부에 지지 테이블(14)을 구비한다. 지지 테이블(14)(거치대)은 내부 공간(10s) 내에서 기판(W)을 지지하도록 구성되어 있다.
지지 테이블(14)은 하부 전극(18) 및 정전 척(20)을 구비한다. 지지 테이블(14)은 전극 플레이트(16)를 더 구비할 수 있다. 전극 플레이트(16)는 알루미늄 등과 같은 도체로 형성되며 대략 원반 형상으로 되어 있다. 하부 전극(18)은 전극 플레이트(16) 상에 구비되어 있다. 하부 전극(18)은 알루미늄 등과 같은 도체로 형성되며 대략 원반 형상으로 되어 있다. 하부 전극(18)은 전극 플레이트(16)에 전기적으로 접속되어 있다.
정전 척(20)은 하부 전극(18) 상에 구비되어 있다. 정전 척(20)의 상면에 기판(W)이 거치된다. 정전 척(20)은 본체 및 전극을 갖는다. 정전 척(20)의 본체는, 대략 원반 형상으로 되어 있으며, 유전체로 형성된다. 정전 척(20)의 전극은, 막 형상의 전극이며, 정전 척(20) 본체 내에 구비되어 있다. 정전 척(20)의 전극은 스위치(20s)를 통해 직류 전원(20p)에 접속되어 있다. 직류 전원(20p)으로부터의 전압이 정전 척(20)의 전극에 인가되면, 정전 척(20)과 기판(W) 사이에 정전 인력이 발생한다. 이 정전 인력에 의해 기판(W)이 정전 척(20)에 홀딩된다.
하부 전극(18)의 둘레 가장자리부 상에는, 기판(W)의 에지를 둘러싸도록 에지 링(25)이 배치된다. 에지 링(25)은 기판(W)에 대한 플라즈마 처리의 면내 균일성을 향상시킨다. 에지 링(25)은 실리콘, 탄화실리콘 또는 석영 등으로 형성될 수 있다.
하부 전극(18)의 내부에는 유로(18f)가 구비되어 있다. 챔버(10) 외부에 구비되어 있는 칠러 유닛(미도시)으로부터 배관(22a)을 통해 유로(18f)로 열교환 매체(예를 들어, 냉매)가 공급된다. 유로(18f)에 공급된 열교환 매체는 배관(22b)을 통해 칠러 유닛으로 돌아온다. 기판 처리 장치(1)에서는, 정전 척(20) 상에 거치된 기판(W)의 온도가 열교환 매체와 하부 전극(18)의 열교환에 의해 조정된다.
기판 처리 장치(1)에는 가스 공급 라인(24)이 구비되어 있다. 가스 공급 라인(24)은 전열 가스 공급 기구로부터의 전열 가스(예를 들어, He 가스)를 정전 척(20) 상면과 기판(W) 뒷면 사이로 공급한다.
기판 처리 장치(1)는 또한 상부 전극(30)을 구비한다. 상부 전극(30)은 지지 테이블(14) 상방에 구비되어 있다. 상부 전극(30)은 부재(32)를 사이에 두고 챔버 본체(12) 상부에 지지되고 있다. 부재(32)는 절연성을 갖는 재료로 형성된다. 상부 전극(30)과 부재(32)가 챔버 본체(12)의 상부 개구를 막고 있다.
상부 전극(30)은 천정판(34) 및 지지체(36)를 포함할 수 있다. 천정판(34)의 하면은 내부 공간(10s) 쪽의 하면으로서 내부 공간(10s)을 구획한다. 천정판(34)은 발생하는 주울열이 적은 저(低)저항 도전체 또는 반도체로 형성될 수 있다. 천정판(34)은, 천정판(34)을 두께 방향으로 관통하는 복수 개의 가스 토출 구멍(34a)을 갖는다.
지지체(36)는 천정판(34)을 착탈 가능하게 지지한다. 지지체(36)는 알루미늄 등과 같은 도전성 재료로 형성된다. 지지체(36)의 내부에는 가스 확산실(36a)이 구비되어 있다. 지지체(36)는 가스 확산실(36a)로부터 하방으로 연장되는 복수 개의 가스 구멍(36b)을 갖는다. 복수 개의 가스 구멍(36b)은 복수 개의 가스 토출 구멍(34a)에 각각 연통되어 있다. 지지체(36)에는 가스 도입구(36c)가 형성되어 있다. 가스 도입구(36c)는 가스 확산실(36a)에 접속되어 있다. 가스 도입구(36c)에는 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는 밸브군(42), 유량 제어기군(44) 및 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(42) 및 유량 제어기군(44)은 가스 공급부를 구성하고 있다. 가스 소스군(40)은 복수 개의 가스 소스를 포함한다. 밸브군(42)은 복수 개의 개폐 밸브를 포함한다. 유량 제어기군(44)은 복수 개의 유량 제어기를 포함한다. 유량 제어기군(44)의 복수 개의 유량 제어기 각각은, 매스 플로우 컨트롤러 또는 압력 제어식의 유량 제어기이다. 가스 소스군(40)의 복수 개의 가스 소스 각각은, 밸브군(42)의 대응 개폐 밸브 및 유량 제어기군(44)의 대응 유량 제어기를 통해 가스 공급관(38)에 접속되어 있다.
기판 처리 장치(1)에서는, 실드(46, shield)가 챔버 본체(12) 내벽면과 지지부(13) 외주를 따라 착탈 가능하게 구비되어 있다. 실드(46)는 챔버 본체(12)에 반응 부생성물이 부착되는 것을 방지한다. 실드(46)는, 예를 들어, 알루미늄으로 형성된 모재(母材) 표면에 내부식성을 갖는 막을 형성함으로써 구성된다. 내부식성을 갖는 막은, 산화이트륨 등과 같은 세라믹으로 형성될 수 있다.
지지부(17)와 챔버 본체(12)의 측벽 사이에는 배플 플레이트(48)가 구비되어 있다. 배플 플레이트(48)는, 예를 들어, 알루미늄으로 형성된 모재의 표면에 내부식성을 갖는 막(산화이트륨 등의 막)을 형성함으로써 구성된다. 배플 플레이트(48)에는 복수 개의 관통 구멍이 형성되어 있다. 배플 플레이트(48)의 하방이면서 챔버 본체(12)의 바닥부에는 배기구(12e)가 구비되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 압력 조정 밸브와, 터보 분자 펌프 등과 같은 진공 펌프를 포함한다.
플라즈마 처리 장치(1)는 제1 고주파 전원(62) 및 제2 고주파 전원(64)를 구비하고 있다. 제1 고주파 전원(62)은 제1 고주파 전력을 발생시키는 전원이다. 제1 고주파 전력은 플라즈마 생성에 적합한 주파수를 갖는다. 제1 고주파 전력의 주파수는, 예를 들어, 27MHz~100MHz 범위 내의 주파수이다. 제1 고주파 전원(62)은 정합기(66) 및 전극 플레이트(16)를 사이에 두고 하부 전극(18)에 접속되어 있다. 정합기(66)는 제1 고주파 전원(62)의 출력 임피던스와 부하측(하부 전극(18)쪽) 임피던스를 정합시키기 위한 회로를 갖는다. 한편, 제1 고주파 전원(62)은 정합기(66)를 사이에 두고 상부 전극(30)에 접속될 수도 있다. 제1 고주파 전원(62)은, 일 예의 플라즈마 생성부를 구성하고 있다.
제2 고주파 전원(64)은 제2 고주파 전력을 발생시키는 전원이다. 제2 고주파 전력은 제1 고주파 전력의 주파수보다 낮은 주파수를 가진다. 제1 고주파 전력과 함께 제2 고주파 전력이 사용되는 경우에는, 제2 고주파 전력은 이온을 기판(W)으로 끌어당기기 위한 바이어스용 고주파 전력으로서 사용된다. 제2 고주파 전력의 주파수는, 예를 들어, 400kHz~13.56MHz 범위 내의 주파수이다. 제2 고주파 전원(64)은 정합기(68) 및 전극 플레이트(16)를 사이에 두고 하부 전극(18)에 접속되어 있다. 정합기(68)는 제2 고주파 전원(64)의 출력 임피던스와 부하측(하부 전극(18)쪽) 임피던스를 정합시키기 위한 회로를 갖는다.
한편, 제1 고주파 전력을 사용하지 않고 제2 고주파 전력을 사용하여, 즉, 단일의 고주파 전력만을 사용하여 플라즈마를 생성할 수도 있다. 이 경우에는, 제2 고주파 전력의 주파수는, 13.56MHz보다 큰 주파수, 예를 들어, 40MHz일 수 있다. 기판 처리 장치(1)는 제1 고주파 전원(62) 및 정합기(66)를 구비하지 않을 수도 있다. 제2 고주파 전원(64)은 일 예의 플라즈마 생성부를 구성한다.
기판 처리 장치(1)에서, 가스가 가스 공급부로부터 내부 공간(10s)으로 공급되어 플라즈마를 생성한다. 또한, 제1 고주파 전력 및/또는 제2 고주파 전력이 공급됨으로써 상부 전극(30)과 하부 전극(18) 사이에 고주파 전계가 생성된다. 생성된 고주파 전계가 플라즈마를 생성한다.
기판 처리 장치(1)는 전원(70)을 구비한다. 전원(70)은 상부 전극(30)에 접속되어 있다. 전극(70)은 내부 공간(10s) 내에 존재하는 양이온을 천정판(34)으로 끌어당기기 위한 전압을 상부 전극(30)에 인가한다.
기판 처리 장치(1)는 추가로 제어부(80)를 구비할 수 있다. 제어부(80)는 프로세서, 메모리 등의 기억부, 입력 장치, 표시 장치, 신호의 입출력 인터페이스 등을 구비하는 컴퓨터일 수 있다. 제어부(80)는 기판 처리 장치(1)의 각부를 제어한다. 제어부(80)에서는, 오퍼레이터가 입력 장치를 이용하여 기판 처리 장치(1)를 관리하기 위해 커맨드의 입력 조작 등을 행할 수 있다. 또한, 제어부(80)에서는, 표시 장치에 의해 기판 처리 장치(1)의 가동 상황을 가시화시켜 표시할 수 있다. 또한, 기억부에는 제어 프로그램 및 레시피 데이터가 저장되어 있다. 제어 프로그램은, 기판 처리 장치(1)에서 각종 처리를 실행하기 위해 프로세서에 의해 실행된다. 프로세서가 제어 프로그램을 실행하여 레시피 데이터에 따라 기판 처리 장치(1)의 각부를 제어한다.
이어서, 기판 처리 장치(1)에 의해 실시되는 기판 처리 방법(플라즈마 처리 방법)에 대해, 도 2 내지 도 4를 이용하여 설명한다. 도 2 및 도 3은, 실리콘 함유막(120)을 마스크로서 사용하여 유기막(110)을 에칭하는 처리의 일 예를 설명하는 플로우 챠트이다. 도 4는 기판(W)의 구조를 모식적으로 나타내는 도면이다.
도 4의 (a)는 에칭 처리 개시 전의 기판(W) 구조를 나타낸다. 기판(W)은 하층막(100), 유기막(110), 실리콘 함유막(120)을 구비한다.
실리콘 함유막(120)은, 홀, 트렌치 등과 같은 개구부(121)의 패턴이 형성되어 있으며, 유기막(110)을 에칭할 때에 마스크로서 사용되는 막이다. 이하의 설명에서, 실리콘 함유막(120)은 적어도 산화실리콘(Si-O)을 갖는 실리콘 함유막이다. 이하의 설명에서 실리콘 함유막(120)은 SiON막인 것으로서 설명한다. 한편, 실리콘 함유막(120)이 SiON막에 한정되는 것은 아니며, SiO2막, Si-ARC막 등일 수도 있다.
유기막(110)은 실리콘 함유막(120)의 아래에 구비되어 있다. 유기막(110)은, 개구부(121) 패턴이 형성된 실리콘 함유막(120)을 마스크로 하여, 후술하는 도 2에 나타내는 에칭 처리에 의해 에칭되어 개구부(111)의 패턴이 형성되는 막이다. 개구부(111)(후술하는 도 4의 (e) 참조) 패턴이 형성된 유기막(110)은, 하층막(100)을 에칭할 때의 마스크로 사용된다. 이하의 설명에서, 유기막(110)은 비정질 카본막인 것으로 하여 설명한다. 한편, 유기막(110)이 비정질 카본막에 한정되지는 않아, 탄소(C) 원자가 주성분으로 되는 SOC(스핀 온 카본)막, 도핑된 카본, CF막(불소 첨가 카본막), 저유전율 유기막 등일 수도 있으며, 몇 종류의 유기막이 적층된 적층막일 수도 있다.
하층막(100)은 유기막(110)의 아래에 구비되어 있다. 하층막(100)은, 도 2에 나타내는 유기막(110)의 에칭 처리에 의해 개구부(111) 패턴이 형성된 유기막(110)을 마스크로 하여 에칭되는 막이다. 하층막(100)은, 예를 들어, SiOx막과 SiN막의 적층막일 수 있다. 그러나, 하층막(100)이 이에 한정되는 것은 아니다.
도 2에 나타내는 에칭 처리 개시 전에, 기판(W)이 통로(12p)를 통해 챔버(10)의 내부 공간(10s)으로 반송되어 지지 테이블(14)에 거치된다. 제어부(80)가 스위치(20s)를 제어하여 기판(W)을 정전 척(20)에 흡착시킨다. 또한, 제어부(80)가 게이트 밸브(12g)를 닫는다. 또한, 제어부(80)는 배기 장치(50)를 제어하여 내부 공간(10s)을 원하는 압력으로 한다. 또한, 가스 공급 라인(24)으로부터 전열(傳熱) 가스가 공급되어, 칠러 유닛(미도시)으로부터 유로(18f) 안으로 열교환 매체가 공급됨으로써, 기판(W)의 온도가 원하는 온도로 조정된다.
단계 S1에서 실리콘 함유막(120)을 마스크로 하여 유기막(110)을 에칭한다(유기막 에칭). 구체적으로는, 제어부(80)가 가스 소스군(40), 밸브군(42), 유량 제어기군(44)을 제어하여 가스 구멍(36b)으로부터 내부 공간(10s)으로 에칭 가스(제4 처리 가스)를 공급한다. 한편, 에칭 가스로는 O2 가스를 사용할 수 있다. 한편, 에칭 가스가 O2 가스에 한정되지는 않으며, CO 가스, CO2 가스, O3 가스일 수도 있고 혼합 가스일 수도 있다. 또한, COS 가스, Cl2 가스, HBr 가스 등의 중에서 적어도 하나의 가스를 첨가할 수도 있다. 또한, 제어부(80)는 제1 고주파 전원(62)을 제어하여 플라즈마를 생성하기 위한 제1 고주파 전력을 하부 전극(18)에 인가한다. 또한, 제어부(80)는 제2 고주파 전원(64)을 제어하여 기판(W)으로 이온을 끌어당기기 위한 제2 고주파 전력을 하부 전극(18)에 인가한다.
한편, 단계 S1에서 필요에 따라 적절하게 사용할 수 있는 파라미터의 일 예를 이하에 나타낸다.
- 압력: 10~50mTorr
- 제1 고주파 전력: 1000~5000W
- 제2 고주파 전력: 50~500W
- 기판 온도: -10~20℃
이로써, 도 4의 (b)에 나타내는 바와 같이, 플라즈마에 의해 생성된 산소 이온(O+), 산소 라디칼(O*)에 의해 실리콘 함유막(120)을 마스크로 하여 유기막(110)이 플라즈마 에칭되어 유기막(110)에 개구부(111)가 형성된다. 한편, 유기막(110)이 플라즈마 에칭되었을 때의 반응 생성물인 CO는, 배기 장치(50)에 의해 내부 공간(10s)으로부터 배출된다.
또한, 플라즈마에 의해 생성된 산소 이온(O+), 산소 라디칼(O*)에 의해 실리콘 함유막(120)도 에칭되어 소모된다. 여기에서 실리콘 함유막(120)의 에칭 일드(etching yield)는, 이온의 입사각에 대해 각도 의존성이 있어서, 소정 각도 부근(막 종류, 인가 전압 등에 따라 다르나, 예를 들어, 60°~75° 부근)의 입사각에서 가장 크다는 것이 알려져 있다. 그리하여, 요철 패턴이 형성된 실리콘 함유막(120)에서는, 어깨부(볼록부의 모서리부, 개구부(121)의 가장자리)와 평탄부(볼록부의 상면)에서 에칭율에 차이가 발생한다. 그러므로, 도 4의 (b)에 나타내는 바와 같이, 실리콘 함유막(120)의 어깨부가 먼저 소모되어 경사부(122)가 형성된다. 또한, 경사부(122)와 평탄부의 에칭율 차에 의해 경사부(122)가 확대된다.
또한, SiON막인 실리콘 함유막(120)의 표면은 산소 이온(O+), 산소 라디칼(O*)에 의해 산화된다. 이로써 실리콘 함유막(120)의 표면에 SiO2막인 산화막(123)이 형성된다.
단계 S2에서 마스크로 되는 실리콘 함유막(120)의 형상을 복구한다. 즉, 어깨부가 소모되어 경사부(122)가 형성된 실리콘 함유막(120)을 사각형화한다(마스크 사각형화 공정). 구체적으로는, 제어부(80)가 가스 소스군(40), 밸브군(42), 유량 제어기군(44)을 제어하여 가스 구멍(36b)으로부터 내부 공간(10s)으로 제1 처리 가스 및 제2 처리 가스를 공급한다. 또한, 제어부(80)는 제1 고주파 전원(62)을 제어하여 플라즈마를 생성하기 위한 제1 고주파 전력을 하부 전극(18)에 인가한다. 또한, 제어부(80)는 제2 고주파 전원(64)을 제어하여 기판(W)으로 이온을 끌어당기기 위한 제2 고주파 전력을 하부 전극(18)에 인가한다.
제1 처리 가스는 적어도 수소(H)를 포함하는 수소 함유 가스이다. 이하의 설명에서 제1 처리 가스는 H2 가스인 것으로 하여 설명한다. 한편, 제1 처리 가스가 H2에 한정되지는 않으며, CH4, CH3F, CH2F2, H2O 등일 수도 있고, 혼합 가스일 수도 있다.
제2 처리 가스는 적어도 할로겐을 포함하는 할로겐 함유 가스이다. 또한, 제2 처리 가스는 적어도 할로겐 및 수소를 포함하는 할로겐 함유 가스일 수도 있다. 이하의 설명에서 제2 처리 가스는 CF4인 것으로 하여 설명한다. 한편, 제2 처리 가스가 CF4에 한정되지는 않으며, CHF3, C4F8, C4F6, NF3, HBr, Cl2 등일 수도 있고, 혼합 가스일 수도 있다.
한편, 단계 S2에서 필요에 따라 적절하게 사용할 수 있는 파라미터의 일 예를 이하에 나타낸다.
- 압력: 10~50mTorr
- 제1 고주파 전력: 1000~2000W
- 제2 고주파 전력: 50~500W
- 가스 유량비(제2 처리 가스/제1 처리 가스): 0.11~2
- 기판 온도: -10~20℃
단계 S2의 마스크 사각형화 공정에 대해, 도 3을 이용하여 추가로 설명한다. 도 3은 마스크 사각형화 공정에서의 처리를 설명하는 플로우 챠트이다.
단계 S21에서, 제1 처리 가스를 이용하여 마스크(실리콘 함유막(120))의 개구부(121) 측벽을 개질시킨다. 도 4의 (c)에 나타내는 바와 같이, 플라즈마에 의해 제1 처리 가스로부터 생성된 수소 이온(H+), 수소 라디칼(H*)에 의해, 실리콘 함유막(120)을 마스크로 하여 유기막(110)의 개구부(111) 바닥면이 플라즈마 에칭된다. 이 때, 유기막(110)이 수소에 의해 플라즈마 에칭되었을 때의 반응 생성물(CH4, 미결합손을 갖는 중간체 CHx)은, 유기막(110)의 개구부(111) 내에 생성되어 실리콘 함유막(120)의 개구부(121) 측벽에 흡착된다.
그리고, 개구부(121)의 측벽에서, 내부 공간(10s)에 생성된 플라즈마로부터 환원 반응을 촉진하는 수소 및 플라즈마로부터의 이온, UV의 조사(照射) 등에 의해 에너지가 공급되어, 흡착된 반응 생성물(CH4, CHx)과 실리콘 함유막(120) 표면의 산화막(123)인 SiO2가 반응한다. 또는, 실리콘 함유막(120) 표면의 산화막(123) 상에 흡착된 반응 생성물(CH4, CHx)이 열분해된 후에 SiO2와 반응한다. 이로써, 이하의 화학식 (1)에 나타내는, SiO2에서 SiC로의 환원 탄화 속도가 증가하며, SiO2인 실리콘 함유막(120)(산화막(123))의 측벽이 개질되어 SiC인 개질막(124)이 형성된다. 한편, SiC로의 개질에 있어 반응 생성물인 CO 및 H2O는, 배기 장치(50)에 의해 내부 공간(10s)으로부터 배출된다.
SiO2+3C→SiC+2CO ···· (1)
이 때, 반응 생성물(CH4, CHx)은 유기막(110)의 개구부(111) 안쪽에서부터 실리콘 함유막(120)의 개구부(121) 측벽으로 공급된다. 그리하여, SiO2로부터 SiC로의 개질은, 주로 실리콘 함유막(120)의 개구부(121) 측벽이 주로 개질되며, 실리콘 함유막(120)의 경사부(122)나 상면에서는 개질이 억제되어 있다.
단계 S22에서, 제2 처리 가스를 이용하여 마스크(실리콘 함유막(120))의 상면을 플라즈마 에칭한다. 도 4의 (d)에 나타내는 바와 같이, 플라즈마에 의해 제2 처리 가스로부터 생성된 이온(CFx + 등), 라디칼(CFx * 등)에 의해, 실리콘 함유막(120)을 마스크로 하여 유기막(110)의 개구부(111) 바닥면이 플라즈마 에칭된다. 또한, 이온(CFx + 등), 라디칼(CFx * 등)에 의해 실리콘 함유막(120)의 상면이 플라즈마 에칭된다. 이 때, 단계 S22에서 개질막(124, SiC)의 에칭율이 실리콘 함유막(120)(SiON 및 상면의 산화막(123)인 SiO2)의 에칭율보다 낮도록 레시피가 설정되어 있다. 즉, SiC에 대한 SiON 및 SiO2의 에칭율 선택비를 높게 한다. 즉, 실리콘 함유막(120)의 어깨부 및 측벽을 개질막(124, SiC)으로 보호한 상태에서, 제2 처리 가스를 이용하여 실리콘 함유막(120)을 플라즈마 에칭함으로써, 실리콘 함유막(120)의 상면이 에칭되어 실리콘 함유막(120)의 어깨부를 사각형화한다.
한편, 단계 S2에서, 제1 처리 가스 및 제2 처리 가스를 동시에 공급하여, 마스크(실리콘 함유막(120))의 개구부(121) 측벽을 개질시키는 처리(S21)와 마스크(실리콘 함유막(120))의 상면을 플라즈마 에칭하는 처리(단계 S22)를 동시에 실행하는 것으로서 설명하였으나, 이에 한정되는 것은 아니다. 제1 처리 가스를 공급하여 마스크(실리콘 함유막(120))의 개구부(121) 측벽을 개질시키는 처리(단계 S21)를 한 후에, 제2 처리 가스를 공급하여 마스크(실리콘 함유막(120))의 상면을 플라즈마 에칭하는 처리(단계 S22)를 할 수도 있다.
도 2로 돌아가서, 단계 S3에서 어깨부가 사각형화된 실리콘 함유막(120)을 마스크로 하여 유기막(110)을 에칭한다(유기막 에칭). 구체적으로, 제어부(80)는 가스 소스군(40), 밸브군(42), 유량 제어기군(44)을 제어하여 가스 구멍(36b)으로부터 내부 공간(10s)으로 에칭 가스(제3 처리 가스)를 공급한다. 한편, 에칭 가스로는, O2 가스를 사용할 수 있다. 한편, 에칭 가스가 O2 가스에 한정되지는 않으며, CO 가스, CO2 가스, O3 가스일 수도 있고, 혼합 가스일 수도 있다. 또한, COS 가스, Cl2 가스, HBr 가스 등 중에서 적어도 하나의 가스를 첨가할 수도 있다. 또한, 제어부(80)는 제1 고주파 전원(62)을 제어하여 플라즈마를 생성하기 위한 제1 고주파 전력을 하부 전극(18)에 인가한다. 또한, 제어부(80)는 제2 고주파 전원(64)을 제어하여 이온을 기판(W)으로 끌어당기기 위한 제2 고주파 전력을 하부 전극(18)에 인가한다.
한편, 단계 S3에서 필요에 따라 적절하게 사용할 수 있는 파라미터의 일 예를, 이하에 나타낸다.
- 압력: 10~50mTorr
- 제1 고주파 전력: 1000~5000W
- 제2 고주파 전력: 50~500W
- 기판 온도: -10~20℃
한편, 단계 S3에서의 유기막 에칭은, 단계 S1에서의 유기막 에칭과 같은 조건에서 실행할 수도 있으며 다른 조건에서 실행할 수도 있다. 또한, 단계 S1에서의 에칭 가스(제4 처리 가스)와 단계 S3에서의 에칭 가스(제3 처리 가스)는, 같은 가스일 수도 있으며 다른 가스일 수도 있다.
이로써, 도 4의 (e)에 나타내는 바와 같이, 실리콘 함유막(120)을 마스크로 해서 유기막(110)이 플라즈마 에칭되어, 유기막(110)에 형성되는 개구부(111)의 깊이가 늘어난다. 또한, 실리콘 함유막(120)도 에칭되는데, 실리콘 함유막(120)의 어깨부가 먼저 소모됨으로써 경사부(125)가 형성된다. 또한, 실리콘 함유막(120)의 표면에 SiO2막인 산화막(126)이 형성된다.
단계 S4에서, 유기막 에칭이 규정 횟수 실행되었는지 여부를 판정한다. 여기에서 규정 횟수란, 예를 들어, 유기막(110)의 개구부(111)가 목표로 하는 에칭 깊이에 도달했다(예를 들어, 하층막(100)까지 도달했다)고 볼 수 있는 횟수로 할 수도 있다. 유기막 에칭이 규정 횟수 실행되지 않은 경우(S4, No)에, 제어부(80)의 처리는, 단계 S2로 돌아가서, 규정 횟수에 도달할 때까지 마스크인 실리콘 함유막(120)의 사각형화(S2)와 유기막(110)의 에칭(S3)을 반복한다. 규정 횟수에 도달하면(S4, Yes), 제어부(80)는 처리를 종료한다.
이상의 처리에 의해, 유기막(110)에 개구부(111) 패턴을 형성한다. 그 후, 이 유기막(110)을 마스크로 하여 하층막(100)이 에칭된다.
이어서, 본 실시형태에서의 유기막(110)을 에칭하는 처리에 대해, 도 5a 및 도 5b를 이용하여 추가로 설명한다.
도 5a는 실리콘 함유막(120)의 어깨부에 경사부(122)가 형성되어 있는 경우의 산소 이온 거동을 설명하는 모식도이다. 제2 고주파 전력을 하부 전극(18)에 인가함으로써, 산소 이온이 기판(W)에 대해 수직으로 입사한다. 이 때, 경사부(122)로 입사한 산소 이온의 일부는 경사부(122)에서 튀어 개구부(121,111)를 지나 유기막(110)의 측벽에 충돌하여 유기막(110)의 측벽을 에칭한다. 그리하여, 유기막(110)에 보잉(bowing) 형상의 개구부(111)가 형성된다.
도 5b는 실리콘 함유막(120)의 어깨부를 사각형화한 경우의 산소 이온 거동을 설명하는 모식도이다. 제2 고주파 전력을 하부 전극(18)에 인가함으로써, 산소 이온이 기판(W)으로 끌어당겨진다. 이 때, 실리콘 함유막(120)이 사각형화되어 있음으로써, 실리콘 함유막(120)에서 튄 산소 이온이 유기막(110)의 측벽에 충돌하는 것을 억제할 수 있다. 이로써, 유기막(110)의 보잉 형상을 억제할 수 있다.
이상의 본 실시예에서 유기막(110)을 에칭하는 처리에 의하면, 실리콘 함유막(120)의 어깨부를 사각형화한 다음에, 유기막(110)을 에칭함으로써, 튄 이온이 유기막(110)의 측벽에 충돌하는 것을 억제하여, 유기막(110) 개구부(111)의 보잉 형상을 억제할 수 있다. 이로써, 유기막(110)의 에칭 형상 불량을 억제할 수 있다.
또한, 유기막(110) 개구부(111)의 에칭 형상 불량을 억제할 수 있으므로, 유기막(110)을 마스크로 하여 하층막(100)을 에칭했을 때에 하층막(100)의 에칭 형상 불량을 억제할 수 있다.
도 6은 제1 및 제2 처리 가스의 유량비와 실리콘 함유막(120)의 형상과의 관계를 나타내는 도면이다. 한편, 도 6의 예에서, (a)는 사각형화 처리 전의 형상(Initial)을 나타내고, (b)는 제1 참고예로서 CF4 가스만을 공급한 경우를 나타내며, (c)는 CF4 가스와 H2 가스의 유량비를 2:1로 하여 공급한 경우를 나타낸다. 또한, (d)는 CF4 가스와 H2 가스의 유량비를 0.5:1로 하여 공급한 경우를 나타내고, (e)는 CF4 가스와 H2 가스의 유량비를 0.11:1로 하여 공급한 경우를 나타내며, (f)는 제2 참고예로서 H2 가스만을 공급한 경우를 나타낸다.
도 6의 (a)에 나타내는 바와 같이, 사각형화 처리 전의 형상(Initial)에서는, 실리콘 함유막(120)의 어깨부에 경사가 형성되어 있다.
도 6의 (b)에 나타내는 바와 같이, CF4 가스만을 공급한 경우에, 플라즈마 에칭됨으로써 실리콘 함유막(120)의 두께가 감소되어 있다. 또한, 실리콘 함유막(120)의 상면은 평탄화되어 있지 않아, 바꾸어 말하면, 실리콘 함유막(120)은 사각형화되어 있지 않으며, 즉, 실리콘 함유막(120)의 어깨부에 경사가 형성되어 있다.
한편, 도 6의 (f)에 나타내는 바와 같이, H2 가스만을 공급한 경우에, 실리콘 함유막(120)의 형상에 변화가 있지는 않았고, 실리콘 함유막(120)의 상면은 평탄화되지 않아, 바꾸어 말하면, 실리콘 함유막(120)은 사각형화되어 있지 않으며, 즉, 실리콘 함유막(120)의 어깨부에 경사가 형성되어 있다.
도 6의 (c)~(e)에 나타내는 바와 같이, H2 가스에 대한 CF4 가스의 유량비를 0.11~2의 범위로 공급함으로써, 실리콘 함유막(120)의 어깨부를 필요에 따라 적절하게 사각형화할 수 있음이 확인되었다.
이상에서 기판 처리 장치(1)의 실시형태 등에 대해 설명하였으나, 본 개시 내용은 상기 실시형태 등에 한정되는 것이 아니며, 청구범위에 기재된 본 개시 내용의 요지의 범위 내에서 다양한 변형, 개량이 가능하다.
본원은 일본 특허청에 2019년 11월 6일에 출원된 특허출원 2019-201668호에 기초하는 우선권을 주장하는 것이며, 그 전체 내용을 참조로써 여기에 원용한다.

Claims (18)

  1. 유기막 상에서 실리콘 함유막으로 형성되며 개구부를 갖는 마스크를 통해 상기 유기막을 에칭하는 플라즈마 처리 방법으로서,
    상기 마스크의 형상을 복구하는 공정을 포함하며,
    상기 마스크의 형상을 복구하는 공정은,
    상기 마스크의 개구부의 측벽을 개질시키는 공정과,
    상기 마스크의 상면을 에칭하는 공정을 포함하는 것인 플라즈마 처리 방법.
  2. 제1항에 있어서,
    상기 마스크의 개구부의 측벽을 개질시키는 공정은, 상기 마스크의 개구부의 측벽을 SiC로 개질시키는 것인 플라즈마 처리 방법.
  3. 제2항에 있어서,
    상기 마스크의 개구부의 측벽을 개질시키는 공정은, 수소 함유 가스를 포함하는 제1 처리 가스로 플라즈마 처리하는 것인 플라즈마 처리 방법.
  4. 제3항에 있어서,
    상기 마스크의 개구부의 측벽을 개질시키는 공정은, 상기 제1 처리 가스의 플라즈마로 상기 유기막을 에칭하고, 당해 에칭의 반응 생성물을 이용하여 상기 측벽을 개질시키는 것인 플라즈마 처리 방법.
  5. 제2항 내지 제4항 중 어느 한 항에 있어서,
    상기 마스크의 상면을 에칭하는 공정에서, 상기 마스크의 개구부의 측벽을 개질시키는 공정에 의해 생성되는 SiC의 에칭율이 상기 실리콘 함유막의 에칭율보다 낮은 것인 플라즈마 처리 방법.
  6. 제5항에 있어서,
    상기 마스크의 상면을 에칭하는 공정은, 할로겐 함유 가스를 포함하는 제2 처리 가스로 플라즈마 처리하는 것인 플라즈마 처리 방법.
  7. 제6항에 있어서,
    상기 제2 처리 가스는 수소 함유 가스를 포함하는 것인 플라즈마 처리 방법.
  8. 제1항에 있어서,
    상기 마스크의 상면을 에칭하는 공정은, 할로겐 함유 가스를 포함하는 제2 처리 가스로 플라즈마 처리하는 것인 플라즈마 처리 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 마스크의 개구부의 측벽을 개질시키는 공정과 상기 마스크의 상면을 에칭하는 공정이 동시에 실행되는 것인 플라즈마 처리 방법.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 마스크의 상면을 에칭하는 공정은 상기 마스크의 개구부의 측벽을 개질시키는 공정보다 나중에 실행되는 것인 플라즈마 처리 방법.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 마스크의 형상을 복구하는 공정보다 나중에, 산소를 포함하는 제3 처리 가스의 플라즈마에 의해 상기 유기막을 에칭하는 공정을 포함하는 플라즈마 처리 방법.
  12. 제11항에 있어서,
    상기 마스크의 형상을 복구하는 공정과 상기 제3 처리 가스의 플라즈마에 의해 상기 유기막을 에칭하는 공정이 적어도 1회 이상 반복되는 것인 플라즈마 처리 방법.
  13. 제11항 또는 제12항에 있어서,
    상기 마스크의 형상을 복구하는 공정보다 전에, 산소를 포함하는 제4 처리 가스의 플라즈마에 의해 상기 마스크의 표면을 산화시키는 공정을 포함하는 플라즈마 처리 방법.
  14. 제13항에 있어서,
    상기 제3 처리 가스와 상기 제4 처리 가스로서 같은 가스를 사용하는 것인 플라즈마 처리 방법.
  15. 제13항에 있어서,
    상기 제3 처리 가스와 상기 제4 처리 가스로서 서로 다른 가스를 사용하는 것인 플라즈마 처리 방법.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서,
    상기 마스크의 표면을 산화시키는 공정에서, 상기 제4 처리 가스의 플라즈마에 의해 상기 유기막이 에칭되는 것인 플라즈마 처리 방법.
  17. 제16항에 있어서,
    상기 마스크의 표면을 산화시키는 공정에서, 상기 제4 처리 가스의 플라즈마에 의해 상기 유기막이 에칭되며 상기 마스크의 개구부의 어깨부가 소모되는 것인 플라즈마 처리 방법.
  18. 유기막 상에서 실리콘 함유막으로 형성되며 개구부를 갖는 마스크가 구비된 기판을 거치하는 거치대와,
    상기 거치대를 수용하는 챔버와,
    상기 챔버 내로 처리 가스를 공급하는 가스 공급부와,
    상기 챔버 내에 플라즈마를 생성시키는 플라즈마 생성부와,
    제어부를 포함하며,
    상기 제어부는,
    상기 유기막을 에칭하는 공정과,
    상기 마스크의 형상을 복구하는 공정을 실행할 수 있게 구성되며,
    상기 마스크의 형상을 복구하는 공정은,
    상기 마스크의 개구부의 측벽을 개질시키는 공정과,
    상기 마스크의 상면을 에칭하는 공정을 포함하는 것인 플라즈마 처리 장치.
KR1020200146921A 2019-11-06 2020-11-05 플라즈마 처리 방법 및 플라즈마 처리 장치 KR20210055015A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-201668 2019-11-06
JP2019201668A JP7321059B2 (ja) 2019-11-06 2019-11-06 プラズマ処理方法及びプラズマ処理装置

Publications (1)

Publication Number Publication Date
KR20210055015A true KR20210055015A (ko) 2021-05-14

Family

ID=75687964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200146921A KR20210055015A (ko) 2019-11-06 2020-11-05 플라즈마 처리 방법 및 플라즈마 처리 장치

Country Status (4)

Country Link
US (1) US11380547B2 (ko)
JP (1) JP7321059B2 (ko)
KR (1) KR20210055015A (ko)
CN (1) CN112786442A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109373A (ja) 2008-11-03 2010-05-13 Lam Res Corp 二重層マスク、三重層マスクのｃｄ制御

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
JP6331452B2 (ja) * 2014-02-19 2018-05-30 愛知製鋼株式会社 有機膜のエッチング方法
JP6438831B2 (ja) * 2015-04-20 2018-12-19 東京エレクトロン株式会社 有機膜をエッチングする方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010109373A (ja) 2008-11-03 2010-05-13 Lam Res Corp 二重層マスク、三重層マスクのｃｄ制御

Also Published As

Publication number Publication date
JP7321059B2 (ja) 2023-08-04
US11380547B2 (en) 2022-07-05
TW202123334A (zh) 2021-06-16
CN112786442A (zh) 2021-05-11
JP2021077709A (ja) 2021-05-20
US20210134596A1 (en) 2021-05-06

Similar Documents

Publication Publication Date Title
CN109427576B (zh) 蚀刻方法
JP6529357B2 (ja) エッチング方法
KR102280572B1 (ko) 플라즈마 처리 방법
US20230215707A1 (en) Method for etching film and plasma processing apparatus
KR20200115273A (ko) 텅스텐 또는 다른 금속층의 원자층 에칭
JP2020119918A (ja) 膜をエッチングする方法
KR20210064066A (ko) 기판 처리 방법 및 플라즈마 처리 장치
US10811274B2 (en) Etching method and plasma processing apparatus
KR20220150845A (ko) 기판 처리 방법 및 플라즈마 처리 장치
US20200168468A1 (en) Etching method and substrate processing apparatus
JP2023118883A (ja) プラズマ処理装置
KR20190079565A (ko) 에칭 방법
KR20210055015A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
CN112530799A (zh) 蚀刻氧化硅膜的方法及等离子体处理装置
KR20210035073A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TWI843909B (zh) 電漿處理方法及電漿處理設備
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
JP2023067443A (ja) プラズマ処理方法及びプラズマ処理装置
CN112838002A (zh) 基板处理方法及等离子体处理装置
KR20240033271A (ko) 에칭 방법, 반도체 장치의 제조 방법, 에칭 프로그램 및 플라즈마 처리 장치
KR20200113170A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP2022074000A5 (ko)

Legal Events

Date Code Title Description
A201 Request for examination