JP7321059B2 - プラズマ処理方法及びプラズマ処理装置 - Google Patents

プラズマ処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP7321059B2
JP7321059B2 JP2019201668A JP2019201668A JP7321059B2 JP 7321059 B2 JP7321059 B2 JP 7321059B2 JP 2019201668 A JP2019201668 A JP 2019201668A JP 2019201668 A JP2019201668 A JP 2019201668A JP 7321059 B2 JP7321059 B2 JP 7321059B2
Authority
JP
Japan
Prior art keywords
mask
etching
gas
plasma
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019201668A
Other languages
English (en)
Other versions
JP2021077709A (ja
Inventor
亮 寺嶋
譲 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019201668A priority Critical patent/JP7321059B2/ja
Priority to TW109137527A priority patent/TW202123334A/zh
Priority to US17/084,792 priority patent/US11380547B2/en
Priority to CN202011217178.3A priority patent/CN112786442A/zh
Priority to KR1020200146921A priority patent/KR20210055015A/ko
Publication of JP2021077709A publication Critical patent/JP2021077709A/ja
Application granted granted Critical
Publication of JP7321059B2 publication Critical patent/JP7321059B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本開示は、プラズマ処理方法及びプラズマ処理装置に関する。
例えば３Ｄ ＮＡＮＤのエッチング工程において、ＳｉＯｘ膜及びＳｉＮ膜の積層膜をエッチングするマスクとして、アモルファスカーボン膜等の有機膜が用いられている。この有機膜のマスクは、ＳｉＯＮ膜等の無機膜をマスクとして有機膜をエッチングすることによりパターンが形成される。
特許文献１には、レジストマスク、中間マスク層、機能性有機質マスク層、エッチング層とによって形成されるスタックにおいて、機能性有機質マスク層の開口にＣＯＳを含む開口ガスのプラズマを発生させることにより、エッチング層内のエッチング構成の限界寸法（ＣＤ）を制御するための方法が開示されている。
特開２０１０－１０９３７３号公報
一の側面では、本開示は、有機膜のエッチング形状不良を抑制するプラズマ処理方法及びプラズマ処理装置を提供する。
上記課題を解決するために、一の態様によれば、プラズマ処理方法であって、有機膜と、前記有機膜上にシリコン含有膜で形成され開口部を有するマスクと、を有する基板を提供する工程と、前記マスクの開口部側壁の前記シリコン含有膜を改質する工程と、改質した前記マスクの上面をエッチングする工程と、前記マスクの上面をエッチングした後に、前記マスクを介して前記有機膜をエッチングする工程と、を含む、プラズマ処理方法が提供される。
一の側面によれば、有機膜のエッチング形状不良を抑制するプラズマ処理方法及びプラズマ処理装置を提供することができる。
一実施形態に係るプラズマ処理装置の一例を示す断面模式図。 無機膜をマスクとして用いて有機膜をエッチングする処理の一例を説明するフローチャート。 マスク矩形化工程における処理を説明するフローチャート。 基板の構造を模式的に示す図。 酸素イオンの動きを説明する模式図。 第１及び第２の処理ガスの流量比と、シリコン含有膜の形状との関係を示す図。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
本実施形態に係る基板処理装置１について、図１を用いて説明する。図１は、本実施形態に係る基板処理装置１の一例を示す断面模式図である。
基板処理装置１は、チャンバ１０を備える。チャンバ１０は、その中に内部空間１０ｓを提供する。チャンバ１０はチャンバ本体１２を含む。チャンバ本体１２は、略円筒形状を有する。チャンバ本体１２は、例えばアルミニウムから形成される。チャンバ本体１２の内壁面上には、耐腐食性を有する膜が設けられている。当該膜は、酸化アルミニウム、酸化イットリウムなどのセラミックであってよい。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、通路１２ｐを通して内部空間１０ｓとチャンバ１０の外部との間で搬送される。通路１２ｐは、チャンバ本体１２の側壁に沿って設けられるゲートバルブ１２ｇにより開閉される。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成される。支持部１３は、略円筒形状を有する。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、上部に支持台１４を有する。支持台１４は、内部空間１０ｓの中において、基板Ｗを支持するように構成されている。
支持台１４は、下部電極１８及び静電チャック２０を有する。支持台１４は、電極プレート１６を更に有し得る。電極プレート１６は、アルミニウムなどの導体から形成され、略円盤形状を有する。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、アルミニウムなどの導体から形成されて、略円盤形状を有する。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面に基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、略円盤形状を有し、誘電体から形成される。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間に静電引力が発生する。その静電引力により、基板Ｗが静電チャック２０に保持される。
下部電極１８の周縁部上には、基板Ｗのエッジを囲むように、エッジリング２５が配置される。エッジリング２５は、基板Ｗに対するプラズマ処理の面内均一性を向上させる。エッジリング２５は、シリコン、炭化シリコン、又は石英などから形成され得る。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チャンバ１０の外部に設けられているチラーユニット（図示しない）から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニットに戻される。基板処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
基板処理装置１には、ガス供給ライン２４が設けられている。ガス供給ライン２４は、伝熱ガス供給機構からの伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。
基板処理装置１は、上部電極３０を更に備える。上部電極３０は、支持台１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成される。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成する。天板３４は、発生するジュール熱の少ない低抵抗の導電体又は半導体から形成され得る。天板３４は、天板３４をその板厚方向に貫通する複数のガス吐出孔３４ａを有する。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムなどの導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６は、ガス拡散室３６ａから下方に延びる複数のガス孔３６ｂを有する。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４２、流量制御器群４４、及びガスソース群４０が接続されている。ガスソース群４０、バルブ群４２、及び流量制御器群４４、は、ガス供給部を構成している。ガスソース群４０は、複数のガスソースを含む。バルブ群４２は、複数の開閉バルブを含む。流量制御器群４４は、複数の流量制御器を含む。流量制御器群４４の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４２の対応の開閉バルブ、及び流量制御器群４４の対応の流量制御器を介して、ガス供給管３８に接続されている。
基板処理装置１では、チャンバ本体１２の内壁面及び支持部１３の外周に沿って、シールド４６が着脱自在に設けられている。シールド４６は、チャンバ本体１２に反応副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムなどのセラミックから形成され得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された母材の表面に耐腐食性を有する膜（酸化イットリウムなどの膜）を形成することにより構成される。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプなどの真空ポンプを含む。
基板処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して下部電極１８に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。なお、第１の高周波電源６２は、整合器６６を介して、上部電極３０に接続されていてもよい。第１の高周波電源６２は、一例のプラズマ生成部を構成している。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第１の高周波電力と共に第２の高周波電力が用いられる場合には、第２の高周波電力は基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられる。第２の高周波電力の周波数は、例えば４００ｋＨｚ～１３．５６ＭＨｚの範囲内の周波数である。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有する。
なお、第１の高周波電力を用いずに、第２の高周波電力を用いて、即ち、単一の高周波電力のみを用いてプラズマを生成してもよい。この場合には、第２の高周波電力の周波数は、１３．５６ＭＨｚよりも大きな周波数、例えば４０ＭＨｚであってもよい。基板処理装置１は、第１の高周波電源６２及び整合器６６を備えなくてもよい。第２の高周波電源６４は一例のプラズマ生成部を構成する。
基板処理装置１においてガスが、ガス供給部から内部空間１０ｓに供給されて、プラズマを生成する。また、第１の高周波電力及び／又は第２の高周波電力が供給されることにより、上部電極３０と下部電極１８との間で高周波電界が生成される。生成された高周波電界がプラズマを生成する。
基板処理装置１は、電源７０を備えている。電源７０は、上部電極３０に接続されている。電源７０は内部空間１０ｓ内に存在する正イオンを天板３４に引き込むための電圧を、上部電極３０に印加する。
基板処理装置１は、制御部８０を更に備え得る。制御部８０は、プロセッサ、メモリなどの記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部８０は、基板処理装置１の各部を制御する。制御部８０では、入力装置を用いて、オペレータが基板処理装置１を管理するためにコマンドの入力操作等を行うことができる。また、制御部８０では、表示装置により、基板処理装置１の稼働状況を可視化して表示することができる。さらに、記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、基板処理装置１で各種処理を実行するために、プロセッサによって実行される。プロセッサが、制御プログラムを実行し、レシピデータに従って基板処理装置１の各部を制御する。
次に、基板処理装置１により実施される基板処理方法について図２から図４を用いて説明する。図２及び図３は、シリコン含有膜１２０をマスクとして用いて有機膜１１０をエッチングする処理の一例を説明するフローチャートである。図４は、基板Ｗの構造を模式的に示す図である。
図４（ａ）は、エッチング処理の開始前における基板Ｗの構造を示す。基板Ｗは、下層膜１００と、有機膜１１０と、シリコン含有膜１２０と、を有している。
シリコン含有膜１２０は、ホール、トレンチ等の開口部１２１のパターンが形成されており、有機膜１１０をエッチングする際のマスクとして用いられる膜である。以下の説明において、シリコン含有膜１２０は、少なくとも酸化シリコン（Ｓｉ－Ｏ）を有するシリコン含有膜である。以下の説明において、シリコン含有膜１２０は、ＳｉＯＮ膜であるものとして説明する。なお、シリコン含有膜１２０は、ＳｉＯＮ膜に限られるものではなく、ＳｉＯ２膜、Ｓｉ－ＡＲＣ等であってもよい。
有機膜１１０は、シリコン含有膜１２０の下に設けられている。有機膜１１０は、開口部１２１のパターンが形成されたシリコン含有膜１２０をマスクとして、後述する図２に示すエッチング処理によってエッチングされ、開口部１１１のパターンが形成される膜である。開口部１１１（後述する図４（ｅ）参照）のパターンが形成された有機膜１１０は、下層膜１００をエッチングする際のマスクとして用いられる。以下の説明において、有機膜１１０は、アモルファスカーボン膜であるものとして説明する。なお、有機膜１１０は、アモルファスカーボン膜に限られるものではなく、炭素（Ｃ）原子が主成分となるＳＯＣ（スピンオンカーボン）膜、ドープドカーボン、ＣＦ膜（フッ素添加カーボン膜）、低誘電率有機膜等であってもよく、数種類の有機膜が積層された積層膜であってもよい。
下層膜１００は、有機膜１１０の下に設けられている。下層膜１００は、図２に示す有機膜１１０のエッチング処理によって開口部１１１のパターンが形成された有機膜１１０をマスクとして、エッチングされる膜である。下層膜１００は、例えば、ＳｉＯｘ膜及びＳｉＮ膜の積層膜であってもよい。なお、下層膜１００は、これに限られるものではない。
図２に示すエッチング処理の開始前において、基板Ｗは、通路１２ｐを介してチャンバ１０の内部空間１０ｓに搬送され、支持台１４に載置される。制御部８０は、スイッチ２０ｓを制御して、基板Ｗを静電チャック２０に吸着させる。また、制御部８０は、ゲートバルブ１２ｇを閉じる。また、制御部８０は、排気装置５０を制御して、内部空間１０ｓを所望の圧力とする。また、ガス供給ライン２４から伝熱ガスが供給され、チラーユニット（図示せず）から流路１８ｆ内に熱交換媒体が供給されることにより、基板Ｗの温度が所望の温度に調整される。
ステップＳ１において、シリコン含有膜１２０をマスクとして有機膜１１０をエッチングする（有機膜エッチング）。具体的には、制御部８０は、ガスソース群４０、バルブ群４２、流量制御器群４４を制御して、ガス孔３６ｂから内部空間１０ｓにエッチングガス（第４の処理ガス）を供給する。なお、エッチングガスとしては、Ｏ２ガスを用いることができる。なお、エッチングガスはＯ２ガスに限られるものではなく、ＣＯガス、ＣＯ２ガス、Ｏ３ガスであってもよく、混合ガスであってもよい。また、ＣＯＳガス、Ｃｌ２ガス、ＨＢｒガス等のうち少なくとも１つのガスを添加してもよい。また、制御部８０は、第１の高周波電源６２を制御して、プラズマを生成するための第１の高周波電力を下部電極１８に印加する。また、制御部８０は、第２の高周波電源６４を制御して、基板Ｗにイオンを引き込むための第２の高周波電力を下部電極１８に印加する。
なお、ステップＳ１における好適なパラメータの一例を以下に示す。
圧力：１０～５０ｍＴｏｒｒ
第１の高周波電力：１０００～５０００Ｗ
第２の高周波電力：５０～５００Ｗ
基板温度：－１０～２０℃
これにより、図４（ｂ）に示すように、プラズマによって生成された酸素イオン（Ｏ＋）や酸素ラジカル（Ｏ＊）によって、シリコン含有膜１２０をマスクとして有機膜１１０がプラズマエッチングされ、有機膜１１０に開口部１１１が形成される。なお、有機膜１１０がプラズマエッチングされた際の反応生成物であるＣＯは、排気装置５０によって内部空間１０ｓから排出される。
また、プラズマによって生成された酸素イオン（Ｏ＋）や酸素ラジカル（Ｏ＊）によって、シリコン含有膜１２０もエッチングされ、消耗する。ここで、シリコン含有膜１２０のエッチングイールドは、イオンの入射角に対する角度依存性があり、所定の角度付近（膜種や印加電圧によっても異なるが、例えば６０°～７５°付近）の入射角で最も大きくなることが知られている。このため、凹凸のパターンが形成されたシリコン含有膜１２０では、肩部（凸部の角部、開口部１２１の縁）と平坦部（凸部の上面）とでエッチングレートに差が発生する。このため、図４（ｂ）に示すように、シリコン含有膜１２０の肩部が先に消耗して傾斜部１２２が形成される。また、傾斜部１２２と平坦部とのエッチングレートの差によって、傾斜部１２２は拡大する。
また、ＳｉＯＮ膜であるシリコン含有膜１２０の表面は、酸素イオン（Ｏ＋）や酸素ラジカル（Ｏ＊）によって酸化される。これにより、シリコン含有膜１２０の表面にＳｉＯ２膜である酸化膜１２３が形成される。
ステップＳ２において、マスクとなるシリコン含有膜１２０の形状を修復する。即ち、肩部が消耗して傾斜部１２２が形成されたシリコン含有膜１２０を矩形化する（マスク矩形化工程）。具体的には、制御部８０は、ガスソース群４０、バルブ群４２、流量制御器群４４を制御して、ガス孔３６ｂから内部空間１０ｓに第１の処理ガス及び第２の処理ガスを供給する。また、制御部８０は、第１の高周波電源６２を制御して、プラズマを生成するための第１の高周波電力を下部電極１８に印加する。また、制御部８０は、第２の高周波電源６４を制御して、基板Ｗにイオンを引き込むための第２の高周波電力を下部電極１８に印加する。
第１の処理ガスは、少なくとも水素（Ｈ）を有する水素含有ガスである。以下の説明において、第１の処理ガスは、Ｈ２であるものとして説明する。なお、第１の処理ガスは、Ｈ２に限られるものではなく、ＣＨ４、ＣＨ３Ｆ、ＣＨ２Ｆ２、Ｈ２Ｏ等であってもよく、混合ガスであってもよい。
第２の処理ガスは、少なくともハロゲンを有するハロゲン含有ガスである。また、第２の処理ガスは、少なくともハロゲン及び水素を有するハロゲン含有ガスであってもよい。以下の説明において、第２の処理ガスは、ＣＦ４であるものとして説明する。なお、第２の処理ガスは、ＣＦ４に限られるものではなく、ＣＨＦ３、Ｃ４Ｆ８、Ｃ４Ｆ６、ＮＦ３、ＨＢｒ、Ｃｌ２等であってもよく、混合ガスであってもよい。
なお、ステップＳ２における好適なパラメータの一例を以下に示す。
圧力：１０～５０ｍＴｏｒｒ
第１の高周波電力：１０００～２０００Ｗ
第２の高周波電力：５０～５００Ｗ
ガス流量比（第２の処理ガス／第１の処理ガス）：０．１１～２
基板温度：－１０～２０℃
ステップＳ２のマスク矩形化工程について、図３を用いて更に説明する。図３は、マスク矩形化工程における処理を説明するフローチャートである。
ステップＳ２１において、第１の処理ガスを用いて、マスク（シリコン含有膜１２０）の開口部１２１の側壁を改質する。図４（ｃ）に示すように、プラズマによって第１の処理ガスから生成された水素イオン（Ｈ＋）や水素ラジカル（Ｈ＊）によって、シリコン含有膜１２０をマスクとして有機膜１１０の開口部１１１の底面がプラズマエッチングされる。この際、有機膜１１０が水素によってプラズマエッチングされた際の反応生成物（ＣＨ４、未結合手を有する中間体ＣＨｘ）は、有機膜１１０の開口部１１１内で生成され、シリコン含有膜１２０の開口部１２１の側壁に吸着される。
そして、開口部１２１の側壁において、内部空間１０ｓに生成されたプラズマから還元反応を促進する水素及びプラズマからのイオンやＵＶの照射によってエネルギが供給され、吸着された反応生成物（ＣＨ４、ＣＨｘ）とシリコン含有膜１２０の表面の酸化膜１２３であるＳｉＯ２とが反応する、または、シリコン含有膜１２０の表面の酸化膜１２３上で吸着された反応生成物（ＣＨ４、ＣＨｘ）が熱分解した後にＳｉＯ２と反応する。これにより、以下の化学式（１）に示すＳｉＯ２からＳｉＣへの還元炭化速度が増加し、ＳｉＯ２であるシリコン含有膜１２０（酸化膜１２３）の側壁が改質され、ＳｉＣである改質膜１２４が形成される。なお、ＳｉＣへの改質における反応生成物であるＣＯ及びＨ２Ｏは、排気装置５０によって内部空間１０ｓから排出される。
ＳｉＯ２＋３Ｃ→ＳｉＣ＋２ＣＯ ・・・（１）
ここで、反応生成物（ＣＨ４、ＣＨｘ）は、有機膜１１０の開口部１１１内からシリコン含有膜１２０の開口部１２１の側壁に供給される。このため、ＳｉＯ２からＳｉＣへの改質は、シリコン含有膜１２０の開口部１２１の側壁が主に改質され、シリコン含有膜１２０の傾斜部１２２や上面では、改質が抑制されている。
ステップＳ２２において、第２の処理ガスを用いて、マスク（シリコン含有膜１２０）の上面をプラズマエッチングする。図４（ｄ）に示すように、プラズマによって第２の処理ガスから生成されたイオン（ＣＦｘ ＋等）やラジカル（ＣＦｘ ＊等）によって、シリコン含有膜１２０をマスクとして有機膜１１０の開口部１１１の底面がプラズマエッチングされる。また、イオン（ＣＦｘ ＋等）やラジカル（ＣＦｘ ＊等）によって、シリコン含有膜１２０の上面がプラズマエッチングされる。ここで、ステップＳ２２において、改質膜１２４（ＳｉＣ）のエッチングレートがシリコン含有膜１２０（ＳｉＯＮ及び上面の酸化膜１２３であるＳｉＯ２）のエッチングレートよりも低くなるように、レシピが設定されている。即ち、ＳｉＣに対するＳｉＯＮ及びＳｉＯ２のエッチングレートの選択比を高くする。即ち、シリコン含有膜１２０の肩部及び側壁を改質膜１２４（ＳｉＣ）で保護した状態で、第２の処理ガスを用いてシリコン含有膜１２０をプラズマエッチングすることにより、シリコン含有膜１２０の上面がエッチングされ、シリコン含有膜１２０の肩部を矩形化する。
なお、ステップＳ２において、第１の処理ガス及び第２の処理ガスを同時に供給して、マスク（シリコン含有膜１２０）の開口部１２１の側壁を改質する処理（ステップＳ２１）と、マスク（シリコン含有膜１２０）の上面をプラズマエッチングする処理（ステップＳ２２）と、を同時に行うものとして説明したが、これに限られるものではない。第１の処理ガスを供給してマスク（シリコン含有膜１２０）の開口部１２１の側壁を改質する処理（ステップＳ２１）の後に、第２の処理ガスを供給してマスク（シリコン含有膜１２０）の上面をプラズマエッチングする処理（ステップＳ２２）を行ってもよい。
図２に戻り、ステップＳ３において、肩部が矩形化されたシリコン含有膜１２０をマスクとして有機膜１１０をエッチングする（有機膜エッチング）。具体的には、制御部８０は、ガスソース群４０、バルブ群４２、流量制御器群４４を制御して、ガス孔３６ｂから内部空間１０ｓにエッチングガス（第３の処理ガス）を供給する。なお、エッチングガスとしては、Ｏ２ガスを用いることができる。なお、エッチングガスはＯ２ガスに限られるものではなく、ＣＯガス、ＣＯ２ガス、Ｏ３ガスであってもよく、混合ガスであってもよい。また、ＣＯＳガス、Ｃｌ２ガス、ＨＢｒガス等のうち少なくとも１つのガスを添加してもよい。また、また、制御部８０は、第１の高周波電源６２を制御して、プラズマを生成するための第１の高周波電力を下部電極１８に印加する。また、制御部８０は、第２の高周波電源６４を制御して、基板Ｗにイオンを引き込むための第２の高周波電力を下部電極１８に印加する。
なお、ステップＳ３における好適なパラメータの一例を以下に示す。
圧力：１０～５０ｍＴｏｒｒ
第１の高周波電力：１０００～５０００Ｗ
第２の高周波電力：５０～５００Ｗ
基板温度：－１０～２０℃
なお、ステップＳ３における有機膜エッチングは、ステップＳ１における有機膜エッチングと同様の条件で行ってもよく、異なる条件で行ってもよい。また、ステップＳ１におけるエッチングガス（第４の処理ガス）とステップＳ３におけるエッチングガス（第３の処理ガス）とは、同じガスであってもよく、異なるガスであってもよい。
これにより、図４（ｅ）に示すように、シリコン含有膜１２０をマスクとして有機膜１１０がプラズマエッチングされ、有機膜１１０に形成される開口部１１１の深さが延伸する。また、シリコン含有膜１２０もエッチングされ、シリコン含有膜１２０の肩部が先に消耗することで傾斜部１２５が形成される。また、シリコン含有膜１２０の表面にＳｉＯ２膜である酸化膜１２６が形成される。
ステップＳ４において、有機膜エッチングが規定回数行われた否かを判定する。ここで、規定回数とは、例えば、有機膜１１０の開口部１１１が目標とするエッチング深さに到達した（例えば、下層膜１００まで到達した）とみなすことができる回数としてもよい。有機膜エッチングが規定回数行われていない場合（Ｓ４・Ｎｏ）、制御部８０の処理はステップＳ２に戻り、規定回数に到達するまで、マスクとなるシリコン含有膜１２０の矩形化（Ｓ２）と、有機膜１１０のエッチング（Ｓ３）と、を繰り返す。規定回数に到達すると（Ｓ４・Ｙｅｓ）、制御部８０は処理を終了する。
以上の処理によって、有機膜１１０に開口部１１１のパターンを形成する。その後、この有機膜１１０をマスクとして、下層膜１００がエッチングされる。
次に、本実施例における有機膜１１０をエッチングする処理について、図５を用いて更に説明する。
図５（ａ）は、シリコン含有膜１２０の肩部に傾斜部１２２が形成されている場合の酸素イオンの動きを説明する模式図である。第２の高周波電力を下部電極１８に印加することにより、酸素イオンが基板Ｗに対して垂直に入射する。この際、傾斜部１２２に入射した酸素イオンの一部は、傾斜部１２２で反跳して、開口部１２１及び開口部１１１を通って、有機膜１１０の側壁に衝突し、有機膜１１０の側壁をエッチングする。このため、有機膜１１０にボーイング形状の開口部１１１が形成される。
図５（ｂ）は、シリコン含有膜１２０の肩部を矩形化した場合の酸素イオンの動きを説明する模式図である。第２の高周波電力を下部電極１８に印加することにより、酸素イオンが基板Ｗに引き込まれる。この際、シリコン含有膜１２０が矩形化されていることにより、シリコン含有膜１２０で反跳した酸素イオンが有機膜１１０の側壁に衝突することを抑制することができる。これにより、有機膜１１０のボーイング形状を抑制することができる。
以上、本実施例における有機膜１１０をエッチングする処理によれば、シリコン含有膜１２０の肩部を矩形化した後に有機膜１１０をエッチングすることにより、反跳したイオンが有機膜１１０の側壁に衝突することを抑制し、有機膜１１０の開口部１１１のボーイング形状を抑制することができる。これにより、有機膜１１０のエッチング形状不良を抑制することができる。
また、有機膜１１０の開口部１１１のエッチング形状不良を抑制することができるので、有機膜１１０をマスクとして下層膜１００をエッチングした際、下層膜１００のエッチング形状不良を抑制することができる。
図６は、第１及び第２の処理ガスの流量比と、シリコン含有膜１２０の形状との関係を示す図である。なお、図６の例において、（ａ）は、矩形化処理前の形状（Initial）を示す。（ｂ）は、第１の参考例として、ＣＦ４ガスのみを供給した場合を示す。（ｃ）は、ＣＦ４ガスとＨ２ガスとの流量比を２：１として供給した場合を示す。（ｄ）は、ＣＦ４ガスとＨ２ガスとの流量比を０．５：１として供給した場合を示す。（ｅ）は、ＣＦ４ガスとＨ２ガスとの流量比を０．１１：１として供給した場合を示す。（ｆ）は、第２の参考例として、Ｈ２ガスのみを供給した場合を示す。
図６（ａ）に示すように、矩形化処理前の形状（Initial）において、シリコン含有膜１２０の肩部に傾斜が形成されている。
図６（ｂ）に示すように、ＣＦ４ガスのみを供給した場合、プラズマエッチングされることによりシリコン含有膜１２０の厚さが減少している。また、シリコン含有膜１２０の上面は平坦化されておらず、換言すればシリコン含有膜１２０は矩形化されておらず、シリコン含有膜１２０の肩部に傾斜が形成されている。
一方、図６（ｆ）に示すように、Ｈ２ガスのみを供給した場合、シリコン含有膜１２０の形状に変化はみられず、シリコン含有膜１２０の上面は平坦化されておらず、換言すればシリコン含有膜１２０は矩形化されておらず、シリコン含有膜１２０の肩部に傾斜が形成されている。
図６（ｃ）から図６（ｅ）に示すように、Ｈ２ガスに対するＣＦ４ガスの流量比を０．１１～２の範囲で供給することにより、シリコン含有膜１２０の肩部を好適に矩形化できることが確認できた。
以上、基板処理装置１の実施形態等について説明したが、本開示は上記実施形態等に限定されるものではなく、特許請求の範囲に記載された本開示の要旨の範囲内において、種々の変形、改良が可能である。
１ 基板処理装置
１０ チャンバ
１０ｓ 内部空間
１４ 支持台（載置台）
１８ 下部電極（プラズマ生成部）
３０ 上部電極（プラズマ生成部）
４０ ガスソース群（ガス供給部）
６２ 第１の高周波電源（プラズマ生成部）
６４ 第２の高周波電源（プラズマ生成部）
８０ 制御部
１００ 下層膜
１１０ 有機膜
１１１ 開口部
１２０ シリコン含有膜
１２１ 開口部
１２２ 傾斜部
１２３ 酸化膜
１２４ 改質膜
Ｗ 基板

Claims (18)

  1. プラズマ処理方法であって、
    有機膜と、前記有機膜上にシリコン含有膜で形成され開口部を有するマスクと、を有する基板を提供する工程と、
    前記マスクの開口部側壁の前記シリコン含有膜を改質する工程と、
    改質した前記マスクの上面をエッチングする工程と、
    前記マスクの上面をエッチングした後に、前記マスクを介して前記有機膜をエッチングする工程と、を含む、
    プラズマ処理方法。
  2. 有機膜上に、シリコン含有膜で形成され開口部を有するマスクを通じて、前記有機膜をエッチングする、プラズマ処理方法であって、
    前記マスクの形状を修復する工程を有し、
    前記マスクの形状を修復する工程は、
    前記マスクの開口部側壁を改質する工程と、
    前記マスクの上面をエッチングする工程と、を含み、
    前記マスクの前記開口部側壁を改質する工程は、
    前記マスクの前記開口部側壁をＳｉＣに改質する、
    プラズマ処理方法。
  3. 有機膜上に、シリコン含有膜で形成され開口部を有するマスクを通じて、前記有機膜をエッチングする、プラズマ処理方法であって、
    前記マスクの形状を修復する工程を有し、
    前記マスクの形状を修復する工程は、
    前記マスクの開口部側壁を改質する工程と、
    前記マスクの上面をエッチングする工程と、を含み、
    前記マスクの形状を修復する工程の後に、
    酸素を含む第３の処理ガスのプラズマによって、前記有機膜をエッチングする工程を含む、
    プラズマ処理方法。
  4. 前記マスクの形状を修復する工程と前記有機膜をエッチングする工程とを、少なくとも１回以上繰り返す、
    請求項３に記載のプラズマ処理方法。
  5. 前記マスクの形状を修復する工程の前に、
    酸素を含む第４の処理ガスのプラズマによって、前記マスクの表面を酸化させる工程を含む、
    請求項３または請求項４に記載のプラズマ処理方法。
  6. 前記第３の処理ガスと前記第４の処理ガスは同じガスを用いる、
    請求項５に記載のプラズマ処理方法。
  7. 前記第３の処理ガスと前記第４の処理ガスは異なるガスを用いる、
    請求項５に記載のプラズマ処理方法。
  8. 前記マスクの表面を酸化させる工程は、
    前記第４の処理ガスのプラズマによって、前記有機膜をエッチングする、
    請求項５乃至請求項７のいずれか１項に記載のプラズマ処理方法。
  9. 前記マスクの表面を酸化させる工程は、
    前記第４の処理ガスのプラズマによって、前記有機膜をエッチングするとともに、前記マスクの開口部の肩部を消耗させる、
    請求項８に記載のプラズマ処理方法。
  10. 前記マスクの上面をエッチングする工程は、前記マスクの前記開口部側壁を改質する工程の後に行う、
    請求項２乃至請求項９のいずれか１項に記載のプラズマ処理方法。
  11. 有機膜上に、シリコン含有膜で形成され開口部を有するマスクを通じて、前記有機膜をエッチングする、プラズマ処理方法であって、
    前記マスクの形状を修復する工程を有し、
    前記マスクの形状を修復する工程は、
    前記マスクの開口部側壁を改質する工程と、
    前記マスクの上面をエッチングする工程と、を含み、
    前記マスクの前記開口部側壁を改質する工程と前記マスクの上面をエッチングする工程とを、同時に行う、
    プラズマ処理方法。
  12. 前記マスクの前記開口部側壁を改質する工程は、
    水素含有ガスを含む第１の処理ガスでプラズマ処理する、
    請求項１乃至請求項１１のいずれか１項に記載のプラズマ処理方法。
  13. 前記マスクの前記開口部側壁を改質する工程は、
    前記第１の処理ガスのプラズマで前記有機膜をエッチングして、該エッチングの反応生成物を用いて前記開口部側壁を改質する、
    請求項１２に記載のプラズマ処理方法。
  14. 前記マスクの上面をエッチングする工程において、
    前記マスクの前記開口部側壁を改質する工程によって改質された改質部分のエッチングレートは、前記シリコン含有膜のエッチングレートよりも低い、
    請求項１乃至請求項１３のいずれか１項に記載のプラズマ処理方法。
  15. 前記マスクの上面をエッチングする工程は、
    ハロゲン含有ガスを含む第２の処理ガスでプラズマ処理する、
    請求項１４に記載のプラズマ処理方法。
  16. 前記第２の処理ガスは、水素含有ガスを含む、
    請求項１５に記載のプラズマ処理方法。
  17. 前記マスクの上面をエッチングする工程は、
    ハロゲン含有ガスを含む第２の処理ガスでプラズマ処理する、
    請求項１６に記載のプラズマ処理方法。
  18. 基板を載置する載置台と、
    前記載置台を収容するチャンバと、
    前記チャンバ内に処理ガスを供給するガス供給部と、
    前記チャンバ内にプラズマを生成するプラズマ生成部と、
    制御部と、を備え、
    前記制御部は、
    有機膜と、前記有機膜上にシリコン含有膜で形成され開口部を有するマスクと、を有する基板を提供する工程と、
    前記マスクの開口部側壁の前記シリコン含有膜を改質する工程と、
    改質した前記マスクの上面をエッチングする工程と、
    前記マスクの上面をエッチングした後に、前記マスクを介して前記有機膜をエッチングする工程と、を含む、プラズマ処理装置。
JP2019201668A 2019-11-06 2019-11-06 プラズマ処理方法及びプラズマ処理装置 Active JP7321059B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2019201668A JP7321059B2 (ja) 2019-11-06 2019-11-06 プラズマ処理方法及びプラズマ処理装置
TW109137527A TW202123334A (zh) 2019-11-06 2020-10-29 電漿處理方法及電漿處理設備
US17/084,792 US11380547B2 (en) 2019-11-06 2020-10-30 Plasma processing method and plasma processing apparatus
CN202011217178.3A CN112786442A (zh) 2019-11-06 2020-11-04 等离子体处理方法及等离子体处理装置
KR1020200146921A KR20210055015A (ko) 2019-11-06 2020-11-05 플라즈마 처리 방법 및 플라즈마 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019201668A JP7321059B2 (ja) 2019-11-06 2019-11-06 プラズマ処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2021077709A JP2021077709A (ja) 2021-05-20
JP7321059B2 true JP7321059B2 (ja) 2023-08-04

Family

ID=75687964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019201668A Active JP7321059B2 (ja) 2019-11-06 2019-11-06 プラズマ処理方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US11380547B2 (ja)
JP (1) JP7321059B2 (ja)
KR (1) KR20210055015A (ja)
CN (1) CN112786442A (ja)
TW (1) TW202123334A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154054A (ja) 2014-02-19 2015-08-24 愛知製鋼株式会社 有機膜のエッチング方法
JP2016207772A (ja) 2015-04-20 2016-12-08 東京エレクトロン株式会社 有機膜をエッチングする方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055781A (ja) * 2002-07-19 2004-02-19 Sony Corp 半導体装置の製造方法
KR100780944B1 (ko) * 2005-10-12 2007-12-03 삼성전자주식회사 탄소함유막 식각 방법 및 이를 이용한 반도체 소자의 제조방법
US8394722B2 (en) 2008-11-03 2013-03-12 Lam Research Corporation Bi-layer, tri-layer mask CD control

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015154054A (ja) 2014-02-19 2015-08-24 愛知製鋼株式会社 有機膜のエッチング方法
JP2016207772A (ja) 2015-04-20 2016-12-08 東京エレクトロン株式会社 有機膜をエッチングする方法

Also Published As

Publication number Publication date
KR20210055015A (ko) 2021-05-14
JP2021077709A (ja) 2021-05-20
TW202123334A (zh) 2021-06-16
US11380547B2 (en) 2022-07-05
US20210134596A1 (en) 2021-05-06
CN112786442A (zh) 2021-05-11

Similar Documents

Publication Publication Date Title
KR102626802B1 (ko) 에칭 방법
TWI699831B (zh) 非等向性鎢蝕刻用方法及設備
JP7022651B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
JP7174634B2 (ja) 膜をエッチングする方法
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
TW201717276A (zh) 蝕刻方法
KR102280572B1 (ko) 플라즈마 처리 방법
TW201818465A (zh) 被處理體之處理方法
US10811274B2 (en) Etching method and plasma processing apparatus
JP2023118883A (ja) プラズマ処理装置
JP7321059B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR20190079565A (ko) 에칭 방법
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP7190988B2 (ja) エッチング方法及び基板処理装置
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP7296277B2 (ja) エッチングする方法、デバイス製造方法、及びプラズマ処理装置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
JP2021114551A (ja) エッチング方法及びプラズマ処理装置
JP2024001464A (ja) エッチング方法及びプラズマ処理装置
JP2022074000A5 (ja)
JP2022140924A (ja) 基板処理方法および基板処理装置
JP2007251044A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2007242753A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230411

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230725

R150 Certificate of patent or registration of utility model

Ref document number: 7321059

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150