JP7174634B2 - 膜をエッチングする方法 - Google Patents

膜をエッチングする方法 Download PDF

Info

Publication number
JP7174634B2
JP7174634B2 JP2019007137A JP2019007137A JP7174634B2 JP 7174634 B2 JP7174634 B2 JP 7174634B2 JP 2019007137 A JP2019007137 A JP 2019007137A JP 2019007137 A JP2019007137 A JP 2019007137A JP 7174634 B2 JP7174634 B2 JP 7174634B2
Authority
JP
Japan
Prior art keywords
gas
substrate
film
deposit
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019007137A
Other languages
English (en)
Other versions
JP2020119918A (ja
Inventor
高行 星
昌伸 本田
雅弘 田端
亨 久松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2019007137A priority Critical patent/JP7174634B2/ja
Priority to TW109100404A priority patent/TWI833873B/zh
Priority to CN202010016949.6A priority patent/CN111463123B/zh
Priority to KR1020200006760A priority patent/KR20200090133A/ko
Priority to US16/746,106 priority patent/US11127598B2/en
Publication of JP2020119918A publication Critical patent/JP2020119918A/ja
Priority to US17/409,645 priority patent/US11594422B2/en
Application granted granted Critical
Publication of JP7174634B2 publication Critical patent/JP7174634B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Description

本開示の例示的実施形態は、膜をエッチングする方法に関するものである。
電子デバイスの製造においては、基板の膜のエッチングが行われる。基板は、膜の上にマスクを有する。エッチングにより、マスクのパターンが膜に転写される。エッチングは、特許文献１又は特許文献２に記載されているようにプラズマ処理装置を用いて行われ得る。
特開２０１５－１７３２４０号公報 特開２０１８－９８４８０号公報
膜のエッチングによるマスクの膜厚の減少を抑制することが求められている。
一つの例示的実施形態において、基板の膜をエッチングする方法が提供される。方法は、膜及び該膜上にマスクを有する基板を準備する工程を含む。方法は、マスクの上面の上に選択的に堆積物を形成する工程を更に含む。方法は、堆積物を形成する工程の後に、膜をエッチングする工程を更に含む。エッチングする工程は、基板上に、処理ガスのプラズマに含まれる化学種の層を形成する工程を含む。エッチングする工程は、化学種と膜とを反応させるために、基板に不活性ガスのプラズマからイオンを供給する工程を更に含む。
一つの例示的実施形態によれば、膜のエッチングによるマスクの膜厚の減少を抑制することが可能となる。
一つの例示的実施形態に係る方法の流れ図である。 一例の基板の一部拡大断面図である。 図１に示す方法の実行において用いられ得る一例のプラズマ処理装置を概略的に示す図である。 図４の（ａ）、図４の（ｂ）、図４の（ｃ）、及び図４の（ｄ）はそれぞれ、工程ＳＴ１の実行後の状態、工程ＳＴ２１の実行後の状態、工程ＳＴ２２の実行後の状態、方法ＭＴの実行後の状態における一例の基板の一部拡大断面図である。 一つの例示的実施形態に係る方法における工程ＳＴ１の流れ図である。 図５に示す工程ＳＴ１に関連する一例のタイミングチャートである。 一例の工程ＳＴ２の流れ図である。 別の例の工程ＳＴ２の流れ図である。 図９の（ａ）、図９の（ｂ）、図９の（ｃ）、及び図９の（ｄ）はそれぞれ、工程ＳＴ１の実行後の状態、工程ＳＴ２５の実行後の状態、工程ＳＴ２６の実行後の状態、方法ＭＴの実行後の状態における一例の基板の一部拡大断面図である。 水素イオンが膜内で到達する表面からの深さの計算結果を示すグラフである。 図１に示す方法の実行に用いられ得る一例の処理システムを概略的に示す図である。
以下、種々の例示的実施形態について説明する。
一つの例示的実施形態において、基板の膜をエッチングする方法が提供される。方法は、膜及び該膜上にマスクを有する基板を準備する工程を含む。方法は、マスクの上面の上に選択的に堆積物を形成する工程を更に含む。方法は、堆積物を形成する工程の後に、膜をエッチングする工程を更に含む。エッチングする工程は、基板上に、処理ガスのプラズマに含まれる化学種の層を形成する工程を含む。エッチングする工程は、化学種と膜とを反応させるために、基板に不活性ガスのプラズマからイオンを供給する工程を更に含む。この実施形態によれば、マスクの上面の上に選択的に形成された堆積物により、膜のエッチング中にマスクが保護される。したがって、膜のエッチングによるマスクの膜厚の減少が抑制される。また、堆積物はマスクの上面の上に選択的に形成されるので、堆積物による膜のエッチングの効率の低下が抑制される。
一つの例示的実施形態において、基板の膜はシリコン含有膜であってもよい。処理ガスは、ハロゲン元素及び炭素を含んでいてもよい。一つの例示的実施形態において、不活性ガスは、希ガスを含んでいてもよい。
別の例示的実施形態において、基板の膜をエッチングする方法が提供される。方法は、膜及び該膜上にマスクを有する基板を準備する工程を含む。方法は、マスクの上面の上に選択的に堆積物を形成する工程を含む。方法は、堆積物を形成する工程の後に、膜をエッチングする工程を含む。エッチングする工程は、第１の処理ガスのプラズマからのイオンにより、膜の露出された表面を含む膜の少なくとも一部を改質する工程を含む。改質する工程では、膜の少なくとも一部から改質領域が形成される。エッチングする工程は、第２の処理ガスのプラズマからの化学種により、改質領域を選択的にエッチングする工程を更に含む。この実施形態によれば、マスクの上面の上に選択的に形成された堆積物により、膜のエッチング中にマスクが保護される。したがって、膜のエッチングによるマスクの膜厚の減少が抑制される。また、堆積物はマスクの上面の上に選択的に形成されるので、堆積物による膜のエッチングの効率の低下が抑制される。
一つの例示的実施形態において、基板の膜はシリコン窒化膜であってもよい。この実施形態において、第１の処理ガスは水素含有ガスを含んでいてもよく、第２の処理ガスは、フッ素含有ガス及び水素ガスを含んでいてもよい。
一つの例示的実施形態において、基板の膜は炭化シリコン膜であってもよい。この実施形態において、第１の処理ガスは窒素含有ガスを含んでいてもよく、第２の処理ガスはフッ素含有ガス及び水素ガスを含んでいてもよい。
一つの例示的実施形態において、第１の処理ガスのプラズマからのイオンが堆積物を貫通してマスクに到達しないように、堆積物の厚みが設定されてもよい。
一つの例示的実施形態において、堆積物を形成する工程は、プラズマ処理装置のチャンバ内に基板が収容された状態で実行され得る。堆積物を形成する工程では、炭化水素ガス及び堆積物の量を調整する調整ガスを含む混合ガスのプラズマがチャンバ内で形成されてもよい。この実施形態では、混合ガスのプラズマに含まれる炭素を含む堆積物が、マスクの上面の上に形成され得る。
一つの例示的実施形態において、堆積物を形成する工程は、プラズマ処理装置のチャンバ内に基板が収容された状態で実行され得る。堆積物を形成する工程は、チャンバ内にシリコン含有ガス及び堆積物の量を調整する調整ガスを含む混合ガスを供給する工程を含んでいてもよい。堆積物を形成する工程は、チャンバ内に調整ガスを供給する工程を更に含んでいてもよい。混合ガスを供給する工程と調整ガスを供給する工程とは交互に繰り返され得る。混合ガスを供給する工程の実行中にチャンバ内で混合ガスからプラズマを生成し、調整ガスを供給する工程の実行中にチャンバ内で調整ガスからプラズマを生成するために、高周波電力が供給されてもよい。
一つの例示的実施形態において、プラズマ処理装置は、チャンバ、基板支持器、上部電極、第１の高周波電源、及び第２の高周波電源を備える。基板支持器は、下部電極を有し、チャンバ内において基板を支持するように構成されている。上部電極は、チャンバ内の空間を介して基板支持器の上方に設けられている。第１の高周波電源は、上部電極に電気的に接続されており、第１の高周波電力を発生するように構成されている。第２の高周波電源は、下部電極に電気的に接続されており、第１の高周波電力の周波数よりも低い周波数を有する第２の高周波電力を発生するように構成されている。
以下、図面を参照して種々の例示的実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
図１は、一つの例示的実施形態に係る方法の流れ図である。図１に示す方法ＭＴは、基板の膜をエッチングするために実行される。方法ＭＴは、工程ＳＴａを含み得る。工程ＳＴａでは、基板が準備される。図２は、一例の基板の一部拡大断面図である。図２に示す一例の基板Ｗには、方法ＭＴが適用され得る。基板Ｗは、膜ＥＦ及びマスクＭＫを有する。基板Ｗは下地領域ＵＲを更に備え得る。膜ＥＦは、下地領域ＵＲ上に設けられている。膜ＥＦは、シリコン含有膜であり得る。膜ＥＦは、例えばシリコン酸化膜、シリコン窒化膜、又は炭化シリコン膜であり得る。
マスクＭＫは、膜ＥＦ上に設けられている。マスクＭＫは、パターニングされている。即ち、マスクＭＫは、一つ以上の開口を提供している。マスクＭＫは、膜ＥＦの材料とは異なる材料から形成されている。マスクＭＫは、シリコン含有膜、有機膜、又は金属含有膜から形成され得る。シリコン含有膜は、シリコン、酸化シリコン、又は窒化シリコンから形成され得る。有機膜は、アモルファスカーボン、フォトレジスト材料から形成され得る。金属含有膜は、チタン、タンタル、タングステン、又はこれら金属のうち何れかの窒化物若しくは酸化物から形成され得る。
一実施形態において、膜ＥＦには、マスクＭＫの開口に連続する開口が形成されていてもよい。膜ＥＦの開口は、例えばプラズマエッチングによって形成され得る。
一実施形態において、方法ＭＴの実行には単一のプラズマ処理装置が用いられ得る。図３は、図１に示す方法の実行において用いられ得る一例のプラズマ処理装置を概略的に示す図である。図３に示すプラズマ処理装置１は、容量結合型のプラズマ処理装置である。プラズマ処理装置１は、チャンバ１０を備えている。チャンバ１０は、その中に内部空間１０ｓを提供している。
チャンバ１０は、チャンバ本体１２を含んでいる。チャンバ本体１２は、略円筒形状を有している。内部空間１０ｓは、チャンバ本体１２の内側に提供されている。チャンバ本体１２は、アルミニウムといった導体から形成されている。チャンバ本体１２は、接地されている。チャンバ本体１２の内壁面には、耐腐食性を有する膜が施されている。耐腐食性を有する膜は、酸化アルミニウム、酸化イットリウムといったセラミックから形成された膜であり得る。
チャンバ本体１２の側壁には、通路１２ｐが形成されている。基板Ｗは、内部空間１０ｓとチャンバ１０の外部との間で搬送されるときに、通路１２ｐを通過する。通路１２ｐは、ゲートバルブ１２ｇにより開閉可能となっている。ゲートバルブ１２ｇは、チャンバ本体１２の側壁に沿って設けられている。
チャンバ本体１２の底部上には、支持部１３が設けられている。支持部１３は、絶縁材料から形成されている。支持部１３は、略円筒形状を有している。支持部１３は、内部空間１０ｓの中で、チャンバ本体１２の底部から上方に延在している。支持部１３は、基板支持器１４を支持している。基板支持器１４は、チャンバ１０内、即ち内部空間１０ｓの中で、基板Ｗを支持するように構成されている。
基板支持器１４は、下部電極１８及び静電チャック２０を有している。下部電極１８及び静電チャック２０は、チャンバ１０内に設けられている。基板支持器１４は、電極プレート１６を更に有し得る。電極プレート１６は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６上に設けられている。下部電極１８は、例えばアルミニウムといった導体から形成されており、略円盤形状を有している。下部電極１８は、電極プレート１６に電気的に接続されている。
静電チャック２０は、下部電極１８上に設けられている。静電チャック２０の上面の上には、基板Ｗが載置される。静電チャック２０は、本体及び電極を有する。静電チャック２０の本体は、誘電体から形成されている。静電チャック２０の電極は、膜状の電極であり、静電チャック２０の本体内に設けられている。静電チャック２０の電極は、スイッチ２０ｓを介して直流電源２０ｐに接続されている。静電チャック２０の電極に直流電源２０ｐからの電圧が印加されると、静電チャック２０と基板Ｗとの間で静電引力が発生する。発生した静電引力により、基板Ｗは、静電チャック２０に引き付けられ、静電チャック２０によって保持される。
基板支持器１４上には、フォーカスリングＦＲが配置される。フォーカスリングＦＲは、限定されるものではないが、シリコン、炭化シリコン、又は石英から形成され得る。チャンバ１０内において基板Ｗの処理が行われるときには、基板Ｗは、静電チャック２０上、且つ、フォーカスリングＦＲによって囲まれた領域内に、配置される。
下部電極１８の内部には、流路１８ｆが設けられている。流路１８ｆには、チラーユニット２２から配管２２ａを介して熱交換媒体（例えば冷媒）が供給される。チラーユニット２２は、チャンバ１０の外部に設けられている。流路１８ｆに供給された熱交換媒体は、配管２２ｂを介してチラーユニット２２に戻される。プラズマ処理装置１では、静電チャック２０上に載置された基板Ｗの温度が、熱交換媒体と下部電極１８との熱交換により、調整される。
プラズマ処理装置１は、ガス供給ライン２４を更に備え得る。ガス供給ライン２４は、伝熱ガス（例えばＨｅガス）を、静電チャック２０の上面と基板Ｗの裏面との間に供給する。伝熱ガスは、伝熱ガス供給機構からガス供給ライン２４に供給される。
プラズマ処理装置１は、上部電極３０を更に備えている。上部電極３０は、基板支持器１４の上方に設けられている。上部電極３０は、部材３２を介して、チャンバ本体１２の上部に支持されている。部材３２は、絶縁性を有する材料から形成されている。上部電極３０と部材３２は、チャンバ本体１２の上部開口を閉じている。
上部電極３０は、天板３４及び支持体３６を含み得る。天板３４の下面は、内部空間１０ｓの側の下面であり、内部空間１０ｓを画成している。天板３４は、シリコン含有材料から形成されている。天板３４は、例えばシリコン又は炭化シリコンから形成されている。天板３４には、複数のガス吐出孔３４ａが形成されている。複数のガス吐出孔３４ａは、天板３４をその板厚方向に貫通している。
支持体３６は、天板３４を着脱自在に支持する。支持体３６は、アルミニウムといった導電性材料から形成される。支持体３６の内部には、ガス拡散室３６ａが設けられている。支持体３６には、複数のガス孔３６ｂが形成されている。複数のガス孔３６ｂは、ガス拡散室３６ａから下方に延びている。複数のガス孔３６ｂは、複数のガス吐出孔３４ａにそれぞれ連通している。支持体３６には、ガス導入口３６ｃが形成されている。ガス導入口３６ｃは、ガス拡散室３６ａに接続している。ガス導入口３６ｃには、ガス供給管３８が接続されている。
ガス供給管３８には、バルブ群４１、流量制御器群４２、及びバルブ群４３を介して、ガスソース群４０が接続されている。ガスソース群４０、バルブ群４１、流量制御器群４２、及びバルブ群４３は、ガス供給部ＧＳを構成している。ガスソース群４０は、複数のガスソースを含んでいる。ガスソース群４０の複数のガスソースは、方法ＭＴで利用される複数のガスのソースを含んでいる。バルブ群４１及びバルブ群４３の各々は、複数の開閉バルブを含んでいる。流量制御器群４２は、複数の流量制御器を含んでいる。流量制御器群４２の複数の流量制御器の各々は、マスフローコントローラ又は圧力制御式の流量制御器である。ガスソース群４０の複数のガスソースの各々は、バルブ群４１の対応の開閉バルブ、流量制御器群４２の対応の流量制御器、及びバルブ群４３の対応の開閉バルブを介して、ガス供給管３８に接続されている。
プラズマ処理装置１では、チャンバ本体１２の内壁面に沿って、シールド４６が着脱自在に設けられている。シールド４６は、支持部１３の外周にも設けられている。シールド４６は、チャンバ本体１２にプラズマ処理の副生物が付着することを防止する。シールド４６は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。
支持部１３とチャンバ本体１２の側壁との間には、バッフルプレート４８が設けられている。バッフルプレート４８は、例えば、アルミニウムから形成された部材の表面に耐腐食性を有する膜を形成することにより構成される。耐腐食性を有する膜は、酸化イットリウムといったセラミックから形成された膜であり得る。バッフルプレート４８には、複数の貫通孔が形成されている。バッフルプレート４８の下方、且つ、チャンバ本体１２の底部には、排気口１２ｅが設けられている。排気口１２ｅには、排気管５２を介して排気装置５０が接続されている。排気装置５０は、圧力調整弁及びターボ分子ポンプといった真空ポンプを有している。
プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４を更に備えている。第１の高周波電源６２は、第１の高周波電力を発生する電源である。第１の高周波電力は、一例では、プラズマの生成に適した周波数を有する。第１の高周波電力の周波数は、例えば２７ＭＨｚ～１００ＭＨｚの範囲内の周波数である。一例において、第１の高周波電力の周波数は６０ＭＨｚであり得る。第１の高周波電源６２は、整合器６６及び電極プレート１６を介して上部電極３０に接続されている。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（上部電極３０側）のインピーダンスを整合させるための回路を有している。なお、第１の高周波電源６２は、整合器６６を介して、下部電極１８に接続されていてもよい。
第２の高周波電源６４は、第２の高周波電力を発生する電源である。第２の高周波電力は、第１の高周波電力の周波数よりも低い周波数を有する。第２の高周波電力は、基板Ｗにイオンを引き込むためのバイアス用の高周波電力として用いられ得る。第２の高周波電力の周波数は、例えば４００ｋＨｚ～４０ＭＨｚの範囲内の周波数である。一例において、第２の高周波電力の周波数は４０ＭＨｚであり得る。第２の高周波電源６４は、整合器６８及び電極プレート１６を介して下部電極１８に接続されている。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極１８側）のインピーダンスを整合させるための回路を有している。なお、プラズマ処理装置１は、第１の高周波電源６２及び第２の高周波電源６４のうち何れか一方のみを備えていてもよい。
プラズマ処理装置１は、制御部ＭＣを更に備えている。制御部ＭＣは、プロセッサ、メモリといった記憶部、入力装置、表示装置、信号の入出力インターフェイス等を備えるコンピュータであり得る。制御部ＭＣは、プラズマ処理装置１の各部を制御する。制御部ＭＣでは、オペレータが、プラズマ処理装置１を管理するためにコマンドの入力操作等を入力装置を用いて行うことができる。また、制御部ＭＣでは、表示装置により、プラズマ処理装置１の稼働状況を可視化して表示することができる。さらに、制御部ＭＣの記憶部には、制御プログラム及びレシピデータが格納されている。制御プログラムは、プラズマ処理装置１で各種処理を実行するために、制御部ＭＣのプロセッサによって実行される。制御部ＭＣのプロセッサが、制御プログラムを実行し、レシピデータに従ってプラズマ処理装置１の各部を制御することにより、方法ＭＴがプラズマ処理装置１で実行される。
再び図１を参照して、方法ＭＴについて詳細に説明する。以下の説明では、プラズマ処理装置１を用いて基板Ｗに方法ＭＴが適用される場合を例として、方法ＭＴについて説明する。以下の説明では、図１に加えて、図４の（ａ）、図４の（ｂ）、図４の（ｃ）、及び図４の（ｄ）を参照する。図４の（ａ）、図４の（ｂ）、図４の（ｃ）、及び図４の（ｄ）はそれぞれ、工程ＳＴ１の実行後の状態、工程ＳＴ２１の実行後の状態、工程ＳＴ２２の実行後の状態、方法ＭＴの実行後の状態における一例の基板の一部拡大断面図である。
図１に示すように、方法ＭＴは、工程ＳＴ１及び工程ＳＴ２を含んでいる。一実施形態においては、方法ＭＴは、基板Ｗがチャンバ１０内において静電チャック２０によって保持された状態で実行される。
工程ＳＴ１では、図４の（ａ）に示すように、堆積物ＤＰが、マスクＭＫの上面ＴＳの上に選択的に形成される。工程ＳＴ１では、マスクＭＫの側面及びマスクＭＫから露出された膜ＥＦの表面上への堆積物の形成は、実質的に抑制される。例えば、工程ＳＴ１では、開口のアスペクト比が１以上である場合に、膜ＥＦの表面（当該開口の底を画成する膜ＥＦの表面）上に、堆積物が形成されない。ここで、開口は、マスクＭＫの開口又はマスクＭＫから膜ＥＦの内部まで連続する開口である。一例では、（堆積物ＤＰの厚み）／（開口の幅）が、１以上であってもよく、２以下であってもよい。工程ＳＴ１において、堆積物ＤＰは、原料ガスを用いたプラズマ処理により形成され得る。一実施形態では、堆積物ＤＰは、原料ガスを含む混合ガスを用いたプラズマ処理により形成され得る。
一実施形態の工程ＳＴ１では、原料ガスとして炭素含有ガス、例えば炭化水素ガスが用いられる。一実施形態の工程ＳＴ１では、炭素含有ガス及び調整ガスを含む混合ガスのプラズマが、チャンバ１０内で形成される。炭化水素ガスは、例えばＣＨ４ガスである。調整ガスは、堆積物ＤＰの量を調整するガスである。調整ガスは、一例では窒素含有ガスである。窒素含有ガスは、例えば窒素ガス（Ｎ２ガス）又はＮＨ３ガスである。この実施形態では、混合ガスのプラズマに含まれる炭素を含む化学種が、マスクＭＫの上面ＴＳの上に選択的に堆積して、堆積物ＤＰを形成する。
別の実施形態の工程ＳＴ１では、原料ガスとしてシリコン含有ガスが用いられる。一実施形態の工程ＳＴ１では、シリコン含有ガス及び調整ガスを含む混合ガスのプラズマが、チャンバ１０内で形成される。シリコン含有ガスは、例えばアミノシランガスである。調整ガスは、形成される堆積物ＤＰの厚みを調整するガスである。調整ガスは、希ガス又は窒素含有ガスを含む。希ガスは、例えばアルゴンガス又はヘリウムガスである。窒素含有ガスは、例えば窒素ガス（Ｎ２ガス）又はＮＨ３ガスである。調整ガスは、ハロゲン系ガス（ハロゲン元素を含有するガス）を更に含んでいてもよい。この実施形態では、混合ガスのプラズマに含まれるシリコンを含む化学種が、マスクＭＫの上面ＴＳの上に選択的に堆積して、堆積物ＤＰを形成する。この実施形態の工程ＳＴ１では、堆積物ＤＰは、例えばシリコン、酸素、及び炭素を含み得る。堆積物ＤＰは、例えばＳｉＯＣから形成される。この実施形態では、膜ＥＦは、例えばシリコン窒化膜又は炭化シリコン膜である。
工程ＳＴ１の実行のために、制御部ＭＣは、混合ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。制御部ＭＣは、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。工程ＳＴ１においては、第１の高周波電力及び第２の高周波電力のうち第２の高周波電力のみが供給されてもよい。
以下、図５及び図６を参照する。図５は、一つの例示的実施形態に係る方法における工程ＳＴ１の流れ図である。図６は、図５に示す工程ＳＴ１に関連する一例のタイミングチャートである。図６において、横軸は時間を示している。図６において、縦軸は、高周波電力、シリコン含有ガスの流量、及び調整ガスの流量を示している。
一実施形態の工程ＳＴ１では、工程ＳＴ１１と工程ＳＴ１２が交互に繰り返される。工程ＳＴ１では、工程Ｓ１３が実行されて、停止条件が満たされるか否か判定される。停止条件は、工程ＳＴ１１と工程ＳＴ１２の繰り返し回数が所定回数に達しているときに満たされる。工程ＳＴ１３において停止条件が満たされていないと判定されると、工程ＳＴ１１及び工程ＳＴ１２が再び実行される。一方、工程ＳＴ１３において停止条件が満たされていると判定されると、工程ＳＴ１が終了する。
工程ＳＴ１１では、チャンバ１０内に混合ガスが供給される。混合ガスはシリコン含有ガス及び調整ガスを含む。工程ＳＴ１２では、チャンバ１０内に調整ガスが供給される。工程ＳＴ１２の実行中、シリコン含有ガスのチャンバ１０内への供給は停止される。シリコン含有ガスは、例えばアミノシランガスである。調整ガスは、形成される堆積物ＤＰの厚みを調整するガスである。調整ガスは、希ガス又は窒素含有ガスを含む。希ガスは、例えばアルゴンガス又はヘリウムガスである。窒素含有ガスは、例えば窒素ガス（Ｎ２ガス）又はＮＨ３ガスである。調整ガスは、ハロゲン系ガス（ハロゲン元素を含有するガス）を更に含んでいてもよい。工程ＳＴ１１の実行中、混合ガスのプラズマがチャンバ１０内で生成される。工程ＳＴ１１では、シリコン含有ガスの解離によって生成された化学種がマスクＭＫの上面ＴＳの上に堆積する。工程ＳＴ１２の実行中、調整ガスのプラズマがチャンバ１０内で生成される。工程ＳＴ１２では、マスクＭＫの上面ＴＳの上で延在している化学種が、調整ガス（例えば、窒素含有ガス）のプラズマからのイオンと反応する。その結果、堆積物ＤＰが形成される。
工程ＳＴ１１における高周波電力のパワーレベルは、工程ＳＴ１２における高周波電力のパワーレベルよりも低くてもよい。工程ＳＴ１１及び工程ＳＴ１２では、第１の高周波電力及び第２の高周波電力の双方又は一方が、高周波電力として用いられる。一実施形態では、第１の高周波電力のみが高周波電力として用いられる。なお、工程ＳＴ１１における高周波電力のパワーレベルは、工程ＳＴ１２における高周波電力のパワーレベルと実質的に等しくてもよい。
工程ＳＴ１１の実行のために、制御部ＭＣは、混合ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ１１の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ１１の実行のために、制御部ＭＣは、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
工程ＳＴ１２の実行のために、制御部ＭＣは、調整ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ１２の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ１２の実行のために、制御部ＭＣは、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
再び図１を参照する。方法ＭＴでは、次いで、工程ＳＴ２が実行される。工程ＳＴ２では、膜ＥＦがエッチングされる。図７は、一例の工程ＳＴ２の流れ図である。図７に示すように、一実施形態において、工程ＳＴ２は、工程ＳＴ２１及び工程ＳＴ２２を含む。
工程ＳＴ２では、工程ＳＴ２１及び工程ＳＴ２２は、交互に繰り返されてもよい。この場合の工程ＳＴ２では、工程Ｓ２３が実行されて、停止条件が満たされるか否か判定される。停止条件は、工程ＳＴ２１と工程ＳＴ２２の繰り返し回数が所定回数に達しているときに満たされる。工程ＳＴ２３において停止条件が満たされていないと判定されると、工程ＳＴ２１及び工程ＳＴ２２が再び実行される。一方、工程ＳＴ２３において停止条件が満たされていると判定されると、工程ＳＴ２が終了する。
工程ＳＴ２１では、処理ガスのプラズマに含まれる化学種の層ＣＬが基板Ｗ上に形成される（図４の（ｂ）参照）。一実施形態において、膜ＥＦはシリコン含有膜である。膜ＥＦは、例えばシリコン酸化膜である。この実施形態において、工程ＳＴ２１で用いられる処理ガスは、ハロゲン元素及び炭素を含む。処理ガスは、例えばフルオロカーボンガスを含む。処理ガスは、酸素含有ガス及び／又は希ガスを含んでいてもよい。工程ＳＴ２１では、処理ガスのプラズマからの化学種（例えばフルオロカーボン）が、基板Ｗ上に堆積して層ＣＬを形成する。
工程ＳＴ２２では、層ＣＬ内の化学種と膜ＥＦの構成材料とを反応させるために、不活性ガスのプラズマからイオンが基板Ｗに供給される。不活性ガスは、アルゴンガスといった希ガスであり得る。不活性ガスのプラズマからイオンが層ＣＬに供給されると、層ＣＬ内の化学種と膜ＥＦの構成材料との反応が促進され、反応生成物が排気される。その結果、膜ＥＦがエッチングされる（図４の（ｃ）参照）。
工程ＳＴ２１の実行のために、制御部ＭＣは、処理ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ２１の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ２１の実行のために、制御部ＭＣは、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
工程ＳＴ２２の実行のために、制御部ＭＣは、不活性ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ２２の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ２２の実行のために、制御部ＭＣは、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
図１に示すように、工程ＳＴ１及び工程ＳＴ２は交互に繰り返されてもよい。この場合に、方法ＭＴは、図１に示すように工程ＳＴ３を更に含む。工程ＳＴ３では、停止条件が満たされるか否か判定される。停止条件は、工程ＳＴ１と工程ＳＴ２の繰り返し回数が所定回数に達しているときに満たされる。工程ＳＴ３において停止条件が満たされていないと判定されると、工程ＳＴ１及び工程ＳＴ２が再び実行される。一方、工程ＳＴ３において停止条件が満たされていると判定されると、方法ＭＴが終了する。方法ＭＴが終了したときには、膜ＥＦは、図４の（ｄ）に示すように、下地領域ＵＲが露出するようにエッチングされた状態になっていてもよい。
方法ＭＴによれば、マスクＭＫの上面ＴＳの上に選択的に形成された堆積物ＤＰにより、膜ＥＦのエッチング中にマスクＭＫが保護される。したがって、膜ＥＦのエッチングによるマスクＭＫの膜厚の減少が抑制される。また、堆積物ＤＰはマスクＭＫの上面ＴＳの上に選択的に形成されるので、堆積物ＤＰによる膜ＥＦのエッチングの効率の低下が抑制される。
以下、図８、図９の（ａ）、図９の（ｂ）、図９の（ｃ）、及び図９の（ｄ）を参照する。図８は、別の例の工程ＳＴ２の流れ図である。図９の（ａ）、図９の（ｂ）、図９の（ｃ）、及び図９の（ｄ）はそれぞれ、工程ＳＴ１の実行後の状態、工程ＳＴ２５の実行後の状態、工程ＳＴ２６の実行後の状態、方法ＭＴの実行後の状態における一例の基板の一部拡大断面図である。
別の例示的実施形態において、方法ＭＴの工程ＳＴ２は、図８に示すように工程ＳＴ２５及び工程ＳＴ２６を含んでいてもよい。工程ＳＴ２５及び工程ＳＴ２６は、交互に繰り返されてもよい。この場合の工程ＳＴ２では、工程Ｓ２７が実行されて、停止条件が満たされるか否か判定される。停止条件は、工程ＳＴ２５と工程ＳＴ２６の繰り返し回数が所定回数に達しているときに満たされる。工程ＳＴ２７において停止条件が満たされていないと判定されると、工程ＳＴ２５及び工程ＳＴ２６が再び実行される。一方、工程ＳＴ２７において停止条件が満たされていると判定されると、工程ＳＴ２が終了する。
図８に示す工程ＳＴ２を含む方法ＭＴでは、膜ＥＦは、シリコン窒化膜又は炭化シリコン膜であり得る。図８に示す工程ＳＴ２を含む方法ＭＴにおいても、工程ＳＴ１において、堆積物ＤＰが膜ＥＦ上に同様に形成される（図９の（ａ）参照）
工程ＳＴ２５では、第１の処理ガスのプラズマからのイオンにより、膜ＥＦの少なくとも一部が改質される。膜ＥＦの少なくとも一部は、膜ＥＦの露出された表面を含む。工程ＳＴ２５により、膜ＥＦの少なくとも一部から改質領域ＭＲが形成される（図９の（ｂ）参照）。
膜ＥＦがシリコン窒化膜である場合に、第１の処理ガスは、水素含有ガスを含み得る。水素含有ガスは、例えば水素ガス（Ｈ２ガス）である。膜ＥＦが炭化シリコン膜である場合に、第１の処理ガスは、窒素含有ガスを含み得る。窒素含有ガスは、例えば窒素ガス（Ｎ２ガス）又はＮＨ３ガスである。工程ＳＴ２５では、膜ＥＦの内部にイオンを侵入させるために、第１の高周波電力に加えて第２の高周波電力が利用されて、イオンが膜ＥＦに引き込まれる。
工程ＳＴ２６では、第２の処理ガスのプラズマからの化学種により、改質領域ＭＲが選択的にエッチングされる。膜ＥＦがシリコン窒化膜である場合及び膜ＥＦが炭化シリコン膜である場合に、第２の処理ガスは、フッ素含有ガス及び水素ガス（Ｈ２ガス）を含む。フッ素含有ガスは、例えばＮＦ３ガスである。なお、他のフッ素含有ガスが利用されてもよい。第２の処理ガスのプラズマからの化学種によれば、堆積物ＤＰのエッチングが抑制され、改質領域ＭＲが選択的にエッチングされる。
工程ＳＴ２５の実行のために、制御部ＭＣは、第１の処理ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ２５の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ２５の実行のために、制御部ＭＣは、第１の高周波電力及び第２の高周波電力を供給するよう、第１の高周波電源６２及び第２の高周波電源６４を制御する。
工程ＳＴ２６の実行のために、制御部ＭＣは、第２の処理ガスをチャンバ１０内に供給するよう、ガス供給部ＧＳを制御する。工程ＳＴ２６の実行のために、制御部ＭＣは、チャンバ１０内の圧力を指定された圧力に設定するよう、排気装置５０を制御する。工程ＳＴ２６の実行のために、制御部ＭＣは、第１の高周波電力及び／又は第２の高周波電力を供給するよう、第１の高周波電源６２及び／又は第２の高周波電源６４を制御する。
かかる方法ＭＴが終了したときには、膜ＥＦは、図９の（ｄ）に示すように、下地領域ＵＲが露出するようにエッチングされた状態になっていてもよい。
一実施形態の工程ＳＴ１では、第１の処理ガスのプラズマからのイオンが堆積物ＤＰを貫通してマスクＭＫに到達しないように、堆積物ＤＰの厚みが設定されてもよい。堆積物ＤＰの厚みは、工程ＳＴ１の処理時間及び／又は工程ＳＴ１で用いられる高周波電力のパワーレベルの調整によって制御され得る。ここで、図１０を参照する。図１０は、水素イオンが膜内で到達する表面からの深さの計算結果を示すグラフである。図１０において、横軸は、水素イオンが膜内で到達する表面からの深さを示しており、縦軸は水素イオンの濃度を示している。図１０に示すように、水素イオンが膜内に侵入する深さは、水素イオンのエネルギーの増加につれて深くなる。したがって、工程ＳＴ１で形成する堆積物ＤＰの厚みを、工程ＳＴ２において基板Ｗに供給するイオンのエネルギーに応じて予め設定しておくことにより、工程ＳＴ２でイオンが堆積物ＤＰを貫通してマスクＭＫに到達することを抑制することができる。
以下、図１１を参照する。図１１は、図１に示す方法の実行に用いられ得る一例の処理システムを概略的に示す図である。一実施形態では、工程ＳＴ１の実行において用いられるプラズマ処理装置（以下、「第１のプラズマ処理装置１ａ」という）と工程ＳＴ２の実行において用いられるプラズマ処理装置（以下、「第２のプラズマ処理装置１ｂ」という）は互いに異なっていてもよい。これらのプラズマ処理装置は、互いに真空搬送系を介して接続されていてもよい。この実施形態の方法ＭＴの実行のために、図１１に示す処理システムが利用され得る。
図１１に示す処理システムＰＳは、台２ａ～２ｄ、容器４ａ～４ｄ、ローダモジュールＬＭ、アライナＡＮ、ロードロックモジュールＬＬ１，ＬＬ２、プロセスモジュールＰＭ１～ＰＭ６、搬送モジュールＴＦ、及び、制御部ＭＣを備えている。なお、処理システムＰＳにおける台の個数、容器の個数、ロードロックモジュールの個数は二つ以上の任意の個数であり得る。また、プロセスモジュールの個数は、二以上の任意の個数であり得る。
台２ａ～２ｄは、ローダモジュールＬＭの一縁に沿って配列されている。容器４ａ～４ｄはそれぞれ、台２ａ～２ｄ上に搭載されている。容器４ａ～４ｄの各々は、例えば、ＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕｎｉｆｉｅｄ Ｐｏｄ）と称される容器である。容器４ａ～４ｄの各々は、その内部に基板Ｗを収容するように構成されている。
ローダモジュールＬＭは、チャンバを有する。ローダモジュールＬＭのチャンバ内の圧力は、大気圧に設定される。ローダモジュールＬＭのチャンバ内には、搬送装置ＴＵ１が設けられている。搬送装置ＴＵ１は、例えば、多関節ロボットであり、制御部ＭＣによって制御される。搬送装置ＴＵ１は、容器４ａ～４ｄの各々とアライナＡＮとの間、アライナＡＮとロードロックモジュールＬＬ１～ＬＬ２の各々との間、ロードロックモジュールＬＬ１～ＬＬ２の各々と容器４ａ～４ｄの各々との間で基板Ｗを搬送するように構成されている。アライナＡＮは、ローダモジュールＬＭに接続されている。アライナＡＮは、基板Ｗの位置の調整（位置の較正）を行うように構成されている。
ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２の各々は、ローダモジュールＬＭと搬送モジュールＴＦとの間に設けられている。ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２の各々は、予備減圧室を提供している。
搬送モジュールＴＦは、ロードロックモジュールＬＬ１及びロードロックモジュールＬＬ２にゲートバルブを介して接続されている。搬送モジュールＴＦは、減圧可能な搬送チャンバＴＣを有している。搬送チャンバＴＣ内には、搬送装置ＴＵ２が設けられている。搬送装置ＴＵ２は、例えば、多関節ロボットであり、制御部ＭＣによって制御される。搬送装置ＴＵ２は、ロードロックモジュールＬＬ１～ＬＬ２の各々とプロセスモジュールＰＭ１～ＰＭ６の各々との間、及び、プロセスモジュールＰＭ１～ＰＭ６のうち任意の二つのプロセスモジュールの間において、基板Ｗを搬送するように構成されている。
プロセスモジュールＰＭ１～ＰＭ６の各々は、専用の基板処理を行うよう構成された処理装置である。プロセスモジュールＰＭ１～ＰＭ６のうち一つのプロセスモジュールは、第１のプラズマ処理装置１ａである。プロセスモジュールＰＭ１～ＰＭ６のうち別の一つのプロセスモジュールは、第２のプラズマ処理装置１ｂである。図１１に示す例では、プロセスモジュールＰＭ１が第１のプラズマ処理装置１ａであり、プロセスモジュールＰＭ２が第２のプラズマ処理装置１ｂである。一実施形態において、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂの各々は、プラズマ処理装置１と同じプラズマ処理装置であり得る。
上述の搬送モジュールＴＦは、真空搬送系を構成している。搬送モジュールＴＦは、第１のプラズマ処理装置１ａと第２のプラズマ処理装置１ｂとの間で基板を搬送するように構成されている。
制御部ＭＣは、処理システムＰＳでは、当該処理システムＰＳの各部、例えば、第１のプラズマ処理装置１ａ、第２のプラズマ処理装置１ｂ、搬送モジュールＴＦを制御するように構成されている。工程ＳＴ１の実行のための第１のプラズマ処理装置１ａの各部の制御部ＭＣによる制御は、上述した工程ＳＴ１の実行のためのプラズマ処理装置１の各部の制御部ＭＣによる制御と同様である。工程ＳＴ２の実行のための第２のプラズマ処理装置１ｂの各部の制御部ＭＣによる制御は、上述した工程ＳＴ２の実行のためのプラズマ処理装置１の各部の制御部ＭＣによる制御と同様である。
制御部ＭＣは、工程ＳＴ１の実行後、工程ＳＴ２の実行前に、基板Ｗを搬送モジュールＴＦの減圧されたチャンバを介して第１のプラズマ処理装置１ａのチャンバ１０の内部空間１０ｓから第２のプラズマ処理装置１ｂのチャンバ１０の内部空間１０ｓに搬送する。この搬送のために、制御部ＭＣは、搬送モジュールＴＦを制御する。即ち、方法ＭＴでは、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗは大気に晒されない。換言すると、少なくとも工程ＳＴ１の開始時点から工程ＳＴ２の終了時点までの間、基板Ｗが配置されている環境において真空を破らずに、基板Ｗが処理される。
以上、種々の例示的実施形態について説明してきたが、上述した例示的実施形態に限定されることなく、様々な省略、置換、及び変更がなされてもよい。また、異なる実施形態における要素を組み合わせて他の実施形態を形成することが可能である。
例えば、方法ＭＴの実行において用いられる一つ以上のプラズマ処理装置の各々は、任意のタイプのプラズマ処理装置であってもよい。そのようなプラズマ処理装置は、誘導結合型のプラズマ処理装置又はプラズマの生成のためにマイクロ波といった表面波を用いるプラズマ処理装置であってもよい。また、第１のプラズマ処理装置１ａ及び第２のプラズマ処理装置１ｂは、互いに異なるタイプのプラズマ処理装置であってもよい。
以上の説明から、本開示の種々の実施形態は、説明の目的で本明細書で説明されており、本開示の範囲及び主旨から逸脱することなく種々の変更をなし得ることが、理解されるであろう。したがって、本明細書に開示した種々の実施形態は限定することを意図しておらず、真の範囲と主旨は、添付の特許請求の範囲によって示される。
ＭＴ…方法、Ｗ…基板、ＥＦ…膜、ＤＰ…堆積物。

Claims (8)

  1. 基板の膜をエッチングする方法であって、
    前記膜及び該膜上にマスクを有する前記基板を準備する工程と、
    前記マスクの上面の上に選択的に堆積物を形成する工程と、
    堆積物を形成する前記工程の後に、前記膜をエッチングする工程と、
    を含み、
    エッチングする前記工程は、
    前記基板上に、処理ガスのプラズマに含まれる化学種の層を形成する工程と、
    前記化学種と前記膜とを反応させるために、前記基板に不活性ガスのプラズマからイオンを供給する工程と、
    を含み、
    堆積物を形成する前記工程は、プラズマ処理装置のチャンバ内に前記基板が収容された状態で実行され、
    堆積物を形成する前記工程では、炭素含有ガスと、前記堆積物の量を調整する調整ガスとして窒素含有ガスとを含む混合ガスのプラズマが前記チャンバ内で形成され、該混合ガスのプラズマに含まれる炭素を含む前記堆積物が、前記マスクの前記上面の上に形成される、
    方法。
  2. 前記基板の前記膜は、シリコン含有膜であり、
    前記処理ガスは、ハロゲン元素及び炭素を含むガスである、
    請求項１に記載の方法。
  3. 基板の膜をエッチングする方法であって、
    前記膜及び該膜上にマスクを有する前記基板を準備する工程と、
    前記マスクの上面の上に選択的に堆積物を形成する工程と、
    堆積物を形成する前記工程の後に、前記膜をエッチングする工程と、
    を含み、
    エッチングする前記工程は、
    第１の処理ガスのプラズマからのイオンにより、前記膜の露出された表面を含む該膜の少なくとも一部を改質する工程であり、該少なくとも一部から改質領域が形成される、該工程と、
    第２の処理ガスのプラズマからの化学種により、前記改質領域を選択的にエッチングする工程と、
    を含み、
    堆積物を形成する前記工程は、プラズマ処理装置のチャンバ内に前記基板が収容された状態で実行され、
    前記チャンバ内にシリコン含有ガス及び前記堆積物の量を調整する調整ガスを含む混合ガスを供給する工程と、
    前記チャンバ内に前記調整ガスを供給する工程と、
    を含み、
    混合ガスを供給する前記工程と調整ガスを供給する前記工程とが交互に繰り返され、
    混合ガスを供給する前記工程の実行中に前記チャンバ内で前記混合ガスからプラズマを生成し、調整ガスを供給する前記工程の実行中に前記チャンバ内で前記調整ガスからプラズマを生成するために、高周波電力が供給される、
    方法。
  4. 前記基板の前記膜は、シリコン窒化膜であり、
    前記第１の処理ガスは、水素含有ガスを含み、
    前記第２の処理ガスは、フッ素含有ガス及び水素ガスを含む、
    請求項３に記載の方法。
  5. 前記基板の前記膜は、炭化シリコン膜であり、
    前記第１の処理ガスは、窒素含有ガスを含み、
    前記第２の処理ガスは、フッ素含有ガス及び水素ガスを含む、
    請求項３に記載の方法。
  6. 前記第１の処理ガスの前記プラズマからの前記イオンが前記堆積物を貫通してマスクに到達しないように、該堆積物の厚みが設定される、請求項３～５の何れか一項に記載の方法。
  7. 基板の膜をエッチングする方法であって、
    前記膜及び該膜上にマスクを有する前記基板を準備する工程と、
    前記マスクの上面の上に選択的に、炭素を含む堆積物を形成する工程と、
    堆積物を形成する前記工程の後に、前記膜をエッチングする工程と、
    を含み、
    エッチングする前記工程は、
    前記基板上に、処理ガスのプラズマに含まれる化学種の層を形成する工程と、
    前記化学種と前記膜とを反応させるために、前記基板に不活性ガスのプラズマからイオンを供給する工程と、
    を含み、
    堆積物を形成する前記工程は、プラズマ処理装置のチャンバ内に前記基板が収容された状態で実行され、
    前記チャンバ内にシリコン含有ガス及び前記堆積物の量を調整する調整ガスを含む混合ガスを供給する工程と、
    前記チャンバ内に前記調整ガスを供給する工程と、
    を含み、
    混合ガスを供給する前記工程と調整ガスを供給する前記工程とが交互に繰り返され、
    混合ガスを供給する前記工程の実行中に前記チャンバ内で前記混合ガスからプラズマを生成し、調整ガスを供給する前記工程の実行中に前記チャンバ内で前記調整ガスからプラズマを生成するために、高周波電力が供給される、
    方法。
  8. 前記プラズマ処理装置は、
    前記チャンバと、
    下部電極を有し、前記チャンバ内において前記基板を支持するように構成された基板支持器と、
    前記チャンバ内の空間を介して前記基板支持器の上方に設けられた上部電極と、
    前記上部電極に電気的に接続されており、第１の高周波電力を発生するように構成された第１の高周波電源と、
    前記下部電極に電気的に接続されており、第１の高周波電力の周波数よりも低い周波数を有する第２の高周波電力を発生するように構成された第２の高周波電源と、
    を備える、請求項１～７の何れか一項に記載の方法。
JP2019007137A 2019-01-18 2019-01-18 膜をエッチングする方法 Active JP7174634B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2019007137A JP7174634B2 (ja) 2019-01-18 2019-01-18 膜をエッチングする方法
TW109100404A TWI833873B (zh) 2019-01-18 2020-01-07 膜之蝕刻方法
CN202010016949.6A CN111463123B (zh) 2019-01-18 2020-01-08 蚀刻膜的方法
KR1020200006760A KR20200090133A (ko) 2019-01-18 2020-01-17 막을 에칭하는 방법
US16/746,106 US11127598B2 (en) 2019-01-18 2020-01-17 Film etching method for etching film
US17/409,645 US11594422B2 (en) 2019-01-18 2021-08-23 Film etching method for etching film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019007137A JP7174634B2 (ja) 2019-01-18 2019-01-18 膜をエッチングする方法

Publications (2)

Publication Number Publication Date
JP2020119918A JP2020119918A (ja) 2020-08-06
JP7174634B2 true JP7174634B2 (ja) 2022-11-17

Family

ID=71610106

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019007137A Active JP7174634B2 (ja) 2019-01-18 2019-01-18 膜をエッチングする方法

Country Status (4)

Country Link
US (2) US11127598B2 (ja)
JP (1) JP7174634B2 (ja)
KR (1) KR20200090133A (ja)
CN (1) CN111463123B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7066565B2 (ja) * 2018-07-27 2022-05-13 東京エレクトロン株式会社 プラズマ処理方法およびプラズマ処理装置
CN114762091B (zh) * 2020-09-18 2023-12-15 东京毅力科创株式会社 蚀刻方法、等离子体处理装置、基板处理系统以及存储介质
KR20230004014A (ko) 2021-06-30 2023-01-06 삼성전자주식회사 반도체 소자 제조 방법
WO2023127817A1 (ja) * 2021-12-28 2023-07-06 東京エレクトロン株式会社 基板処理方法及びプラズマ処理装置
WO2023239617A1 (en) * 2022-06-09 2023-12-14 Lam Research Corporation In situ declogging in plasma etching

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003988A1 (ja) 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2007317889A (ja) 2006-05-25 2007-12-06 Tokyo Electron Ltd エッチング方法
JP2008060566A (ja) 2006-08-22 2008-03-13 Lam Res Corp プラズマエッチング性能強化方法
JP2015173240A (ja) 2014-02-24 2015-10-01 東京エレクトロン株式会社 エッチング方法
JP2017011127A (ja) 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング方法
JP2017208510A (ja) 2016-05-20 2017-11-24 東京エレクトロン株式会社 エッチング方法
JP2018037453A (ja) 2016-08-29 2018-03-08 東京エレクトロン株式会社 被処理体を処理する方法
JP2018098480A (ja) 2016-12-13 2018-06-21 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法
JP2018142651A (ja) 2017-02-28 2018-09-13 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
JP2018190955A (ja) 2017-05-11 2018-11-29 東京エレクトロン株式会社 エッチング方法
WO2020096817A1 (en) 2018-11-05 2020-05-14 Lam Research Corporation Directional deposition in etch chamber

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
GB0001179D0 (en) * 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US8187486B1 (en) 2007-12-13 2012-05-29 Novellus Systems, Inc. Modulating etch selectivity and etch rate of silicon nitride thin films
JP2009148847A (ja) * 2007-12-19 2009-07-09 Canon Inc 異方性エッチングによる構造体の作製方法、及びエッチングマスク付きシリコン基板
WO2012118951A2 (en) * 2011-03-01 2012-09-07 King Abdullah University Of Science And Technology Silicon germanium mask for deep silicon etching
FR2984594A1 (fr) * 2011-12-20 2013-06-21 St Microelectronics Crolles 2 Procede de realisation d'une tranchee profonde dans un substrat de composant microelectronique
JP2014082228A (ja) * 2012-10-12 2014-05-08 Tokyo Electron Ltd プラズマエッチング方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
US9418867B2 (en) * 2014-01-10 2016-08-16 Applied Materials, Inc. Mask passivation using plasma
US9659788B2 (en) * 2015-08-31 2017-05-23 American Air Liquide, Inc. Nitrogen-containing compounds for etching semiconductor structures
US10256076B2 (en) * 2015-10-22 2019-04-09 Applied Materials, Inc. Substrate processing apparatus and methods
KR102362462B1 (ko) * 2016-03-29 2022-02-14 도쿄엘렉트론가부시키가이샤 피처리체를 처리하는 방법
JP6689674B2 (ja) * 2016-05-30 2020-04-28 東京エレクトロン株式会社 エッチング方法
JP7008474B2 (ja) * 2016-11-30 2022-01-25 東京エレクトロン株式会社 プラズマエッチング方法
US10319613B2 (en) * 2016-12-13 2019-06-11 Tokyo Electron Limited Method of selectively etching first region made of silicon nitride against second region made of silicon oxide

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004003988A1 (ja) 2002-06-27 2004-01-08 Tokyo Electron Limited プラズマ処理方法
JP2007317889A (ja) 2006-05-25 2007-12-06 Tokyo Electron Ltd エッチング方法
JP2008060566A (ja) 2006-08-22 2008-03-13 Lam Res Corp プラズマエッチング性能強化方法
JP2015173240A (ja) 2014-02-24 2015-10-01 東京エレクトロン株式会社 エッチング方法
JP2017011127A (ja) 2015-06-23 2017-01-12 東京エレクトロン株式会社 エッチング方法
JP2017208510A (ja) 2016-05-20 2017-11-24 東京エレクトロン株式会社 エッチング方法
JP2018037453A (ja) 2016-08-29 2018-03-08 東京エレクトロン株式会社 被処理体を処理する方法
JP2018098480A (ja) 2016-12-13 2018-06-21 東京エレクトロン株式会社 窒化シリコンから形成された第１領域を酸化シリコンから形成された第２領域に対して選択的にエッチングする方法
JP2018142651A (ja) 2017-02-28 2018-09-13 東京エレクトロン株式会社 処理方法及びプラズマ処理装置
JP2018190955A (ja) 2017-05-11 2018-11-29 東京エレクトロン株式会社 エッチング方法
WO2020096817A1 (en) 2018-11-05 2020-05-14 Lam Research Corporation Directional deposition in etch chamber

Also Published As

Publication number Publication date
CN111463123B (zh) 2024-04-05
US20210384039A1 (en) 2021-12-09
CN111463123A (zh) 2020-07-28
TW202040684A (zh) 2020-11-01
US11594422B2 (en) 2023-02-28
KR20200090133A (ko) 2020-07-28
JP2020119918A (ja) 2020-08-06
US20200234970A1 (en) 2020-07-23
US11127598B2 (en) 2021-09-21

Similar Documents

Publication Publication Date Title
JP7174634B2 (ja) 膜をエッチングする方法
TW202343572A (zh) 電漿處理裝置
JP7336365B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
US10811274B2 (en) Etching method and plasma processing apparatus
US20220122802A1 (en) Etching method, plasma processing apparatus, and processing system
JP7308110B2 (ja) シリコン酸化膜をエッチングする方法及びプラズマ処理装置
JP2021106212A (ja) エッチング方法、基板処理装置、及び基板処理システム
JP7220603B2 (ja) 膜をエッチングする方法及びプラズマ処理装置
TWI833873B (zh) 膜之蝕刻方法
TWI840524B (zh) 蝕刻基板之膜之方法及電漿處理裝置
TWI833877B (zh) 蝕刻方法、電漿處理裝置及處理系統
TWI797739B (zh) 蝕刻方法、電漿處理裝置及基板處理系統
JP7309799B2 (ja) エッチング方法及びプラズマ処理装置
JP2022039910A (ja) 基板処理方法及びプラズマ処理装置
TW202213517A (zh) 基板處理方法及電漿處理裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221107

R150 Certificate of patent or registration of utility model

Ref document number: 7174634

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150