JP2018142651A - 処理方法及びプラズマ処理装置 - Google Patents

処理方法及びプラズマ処理装置 Download PDF

Info

Publication number
JP2018142651A
JP2018142651A JP2017036892A JP2017036892A JP2018142651A JP 2018142651 A JP2018142651 A JP 2018142651A JP 2017036892 A JP2017036892 A JP 2017036892A JP 2017036892 A JP2017036892 A JP 2017036892A JP 2018142651 A JP2018142651 A JP 2018142651A
Authority
JP
Japan
Prior art keywords
gas
plasma
processing method
chamber
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017036892A
Other languages
English (en)
Other versions
JP6861535B2 (ja
Inventor
中谷　理子
Masako Nakatani
理子 中谷
昌伸 本田
Masanobu Honda
昌伸 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017036892A priority Critical patent/JP6861535B2/ja
Priority to TW107105472A priority patent/TWI758413B/zh
Priority to US15/903,437 priority patent/US10651044B2/en
Priority to CN201810165922.6A priority patent/CN108511339B/zh
Priority to KR1020180024604A priority patent/KR102535095B1/ko
Publication of JP2018142651A publication Critical patent/JP2018142651A/ja
Application granted granted Critical
Publication of JP6861535B2 publication Critical patent/JP6861535B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】被処理体に形成された凹部のパターンの上部に有機膜を異方的に堆積させることを目的とする。【解決手段】チャンバの内部に炭素含有ガスと不活性ガスとを含む第１のガスを供給する第１の工程と、プラズマ生成用の高周波電力を印加して、供給した前記第１のガスからプラズマを生成し、被処理体に形成された所定膜のパターンの上に有機物を含む化合物を堆積させる第２の工程と、を有し、前記第１のガスのうち前記不活性ガスに対する前記炭素含有ガスの比率は、１％以下である、処理方法が提供される。【選択図】図６

Description

本発明は、処理方法及びプラズマ処理装置に関する。
近年、半導体製造においてデバイスの寸法が微細になり、被処理体に形成されたホールやラインアンドスペース（Ｌ＆Ｓ：Line and Space）の溝部のアスペクト比（以下、「Ａ／Ｒ比」（Aspect Ratio）という。）が高くなっている。そこで、高いＡ／Ｒ比を有する凹部を形成するエッチングにおいて、マスクの下のエッチング対象膜を垂直に形成することが提案されている（例えば、特許文献１〜３を参照）。
特表２００６−５１４７８３号公報 特表２０１５−５３０７４２号公報 特開２０１３−２１９０９９号公報
しかしながら、上記エッチングでは、マスクの選択比を高める必要がある。そのため、エッチング工程の間にマスクの上部に有機膜を堆積させる工程を実行することが行われている。ところが、その際、プラズマ中のイオンやラジカルの分布によりマスクの間口付近に有機膜が堆積し、間口が塞がってしまい、エッチングができなくなることがある。
上記課題に対して、一側面では、本発明は、被処理体に形成された凹部のパターンの上部に有機膜を異方的に堆積させることを目的とする。
上記課題を解決するために、一の態様によれば、チャンバの内部に炭素含有ガスと不活性ガスとを含む第１のガスを供給する第１の工程と、プラズマ生成用の高周波電力を印加して、供給した前記第１のガスからプラズマを生成し、被処理体に形成された所定膜のパターンの上に有機物を含む化合物を堆積させる第２の工程と、を有し、前記第１のガスのうち前記不活性ガスに対する前記炭素含有ガスの比率は、１％以下である、処理方法が提供される。
一の側面によれば、被処理体に形成された凹部のパターンの上部に有機膜を異方的に堆積させることができる。
一実施形態に係るプラズマ処理装置の一例を示す図。 一実施形態に係るマスクの開口の閉塞を説明するための図。 一実施形態に係る被処理体のサンプルの一例を説明するための図。 一実施形態に係る堆積物の測定箇所の定義を説明するための図。 一実施形態に係る堆積工程におけるガスの希釈化の実験結果の一例を示す図。 図５の実験結果を示すグラフ。 一実施形態に係る堆積工程におけるガスの希釈化の実験結果の一例を示す図。 一実施形態に係る堆積工程における温度依存の実験結果の一例を示す図。 一実施形態に係る堆積工程における圧力依存の実験結果の一例を示す図。 一実施形態に係る堆積工程における希釈ガス依存の実験結果の一例を示す図。 一実施形態に係る堆積工程におけるＬＦ依存の実験結果の一例を示す図。 一実施形態に係る堆積工程における希釈度の実験結果をまとめた図。 一実施形態に係る堆積工程における各種パラメータ依存をまとめた図。 一実施形態に係る堆積工程における実験結果をまとめたグラフ。 一実施形態に係るエッチング処理の一例を示すフローチャート。 一実施形態に係る他のプラズマ処理装置の概略構成を説明するための図。
以下、本発明を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［プラズマ処理装置］
まず、本発明の一実施形態に係るプラズマ処理装置の構成の一例について、図１を参照しながら説明する。図１は、本実施形態に係るプラズマ処理装置の構成の一例を示す。本実施形態では、プラズマ処理装置として誘導結合型プラズマ(ＩＣＰ:Inductively Coupled Plasma)処理装置５を例に挙げて説明する。
この誘導結合型プラズマ処理装置５は、平面コイル形のＲＦアンテナを用いるプラズマ処理装置として構成されており、たとえばアルミニウムまたはステンレス鋼等の金属製の円筒型真空チャンバ（以下、「チャンバ」という。）１０を有している。チャンバ１０は、接地されている。
チャンバ１０内の下部中央には、被処理基板としてたとえば半導体ウェハ（以下、「ウェハＷ」という。）を載置する円板状のステージ１２が高周波電極を兼ねる基板保持台として水平に配置されている。このステージ１２は、たとえばアルミニウムからなり、チャンバ１０の底から垂直上方に延びる絶縁性筒状支持部１４に支持されている。
絶縁性筒状支持部１４の外周に沿ってチャンバ１０の底から垂直上方に延びる導電性筒状支持部１６とチャンバ１０の内壁との間に環状の排気路１８が形成されている。排気路１８の上部または入口には環状のバッフル板２０が取り付けられ、底部に排気ポート２２が設けられている。チャンバ１０内のガスの流れをステージ１２上のウェハＷに対して軸対象に均一にするためには、排気ポート２２を円周方向に等間隔で複数設ける構成が好ましい。
各排気ポート２２には排気管２４を介して排気装置２６が接続されている。排気装置２６は、ターボ分子ポンプなどの真空ポンプを有しており、チャンバ１０内のプラズマ処理空間を所望の真空度まで減圧することができる。チャンバ１０の側壁の外には、ウェハＷの搬入出口２７を開閉するゲートバルブ２８が取り付けられている。
ステージ１２には、第２の高周波電源３０が整合器３２および給電棒３４を介して電気的に接続されている。この第２の高周波電源３０は、ウェハＷに引き込むイオンのエネルギーを制御するために適した一定周波数（例えば４００ｋＨｚ）のバイアス引き込み用の高周波電力ＬＦを可変のパワー（例えば、４０Ｗ〜２０００Ｗ）で出力できるようになっている。整合器３２は、第２の高周波電源３０側のインピーダンスと負荷（主にステージ、プラズマ、チャンバ）側のインピーダンスの間で整合をとるためのリアクタンス可変の整合回路を収容している。その整合回路の中に自己バイアス生成用のブロッキングコンデンサが含まれている。
ステージ１２の上面には、ウェハＷを静電吸着力で保持するための静電チャック３６が設けられ、静電チャック３６の外周側にはウェハＷの周囲を環状に囲むフォーカスリング３８が設けられている。静電チャック３６は導電膜からなる電極３６ａを一対の絶縁膜３６ｂ，３６ｃの間に挟み込んだ構成を有する。電極３６ａには高圧の直流電源４０がスイッチ４２および被覆線４３を介して電気的に接続されている。直流電源４０から供給される直流電流により、静電力でウェハＷを静電チャック３６上に吸着保持することができる。
ステージ１２の内部には、たとえば円周方向に延びる環状の冷媒室または冷媒流路４４が設けられている。この冷媒流路４４には、チラーユニットより配管４６，４８を介して所定温度の冷媒たとえば冷却水ｃｗが循環供給される。冷媒の温度によって静電チャック３６上のウェハＷの処理中の温度を制御できる。これと関連して、伝熱ガス供給部からの伝熱ガスたとえばＨｅガスが、ガス供給管５０を介して静電チャック３６の上面とウェハＷの裏面との間に供給される。また、ウェハＷのローディング／アンローディングのためにステージ１２を垂直方向に貫通して上下移動可能なリフトピンおよびその昇降機構等も設けられている。
次に、この誘導結合型プラズマ処理装置５においてプラズマ生成に関係する各部の構成を説明する。チャンバ１０の天井には、ステージ１２から比較的大きな距離間隔を隔てて、たとえば石英板からなる円形の誘電体窓５２が気密に取り付けられている。この誘電体窓５２の上には、チャンバ１０またはステージ１２と同軸に、コイル状のＲＦアンテナ５４が水平に配置されている。このＲＦアンテナ５４は、好ましくは、たとえばスパイラルコイルまたは各一周内で半径一定の同心円コイルの形態を有しており、絶縁体からなるアンテナ固定部材によって誘電体窓５２の上に固定されている。
ＲＦアンテナ５４の一端には、第１の高周波電源５６の出力端子が整合器５８および給電線６０を介して電気的に接続されている。ＲＦアンテナ５４の他端は、アース線を介して電気的にグランド電位に接続されている。
第１の高周波電源５６は、高周波放電によるプラズマの生成に適した周波数（例えば２７ＭＨｚ以上）のプラズマ生成用の高周波ＨＦを可変のパワー（例えば、２００Ｗ〜１４００Ｗ）で出力できるようになっている。整合器５８は、第１の高周波電源５６側のインピーダンスと負荷（主にＲＦアンテナ、プラズマ、補正コイル）側のインピーダンスとの間で整合をとるためのリアクタンス可変の整合回路を収容している。
チャンバ１０内の処理空間に所定のガスを供給するためのガス供給部は、誘電体窓５２より幾らか低い位置でチャンバ１０の側壁の中（または外）に設けられる環状のマニホールドまたはバッファ部６２と、円周方向に等間隔でバッファ部６２からプラズマ生成空間Ｓに臨む多数の側壁ガス吐出孔６４と、ガス供給源６６からバッファ部６２まで延びるガス供給管６８とを有している。ガス供給源６６は、流量制御器および開閉弁を含んでいる。
制御部７４は、たとえばマイクロコンピュータを含み、この誘導結合型プラズマ処理装置５内の各部たとえば排気装置２６、第２の高周波電源３０，第１の高周波電源５６、整合器３２，整合器５８、静電チャック用のスイッチ４２、ガス供給源６６、チラーユニット、伝熱ガス供給部等の個々の動作および装置全体の動作を制御する。
この誘導結合型プラズマ処理装置５において、エッチングを行うには、先ずゲートバルブ２８を開状態にして加工対象のウェハＷをチャンバ１０内に搬入して、静電チャック３６の上に載置する。そして、ゲートバルブ２８を閉めてから、ガス供給源６６よりガス供給管６８、バッファ部６２および側壁ガス吐出孔６４を介して所定のガスを所定の流量および流量比でチャンバ１０内に導入し、排気装置２６によりチャンバ１０内の圧力を設定値にする。さらに、第１の高周波電源５６をオンにしてプラズマ生成用の高周波ＨＦを所定のＲＦパワーで出力させ、整合器５８，給電線６０を介してＲＦアンテナ５４に高周波ＨＦの電力を供給する。
一方、イオン引き込み制御用の高周波ＬＦのパワーを印加する場合には、第２の高周波電源３０をオンにして高周波電力ＬＦを出力させ、この高周波ＬＦのパワーを整合器３２および給電棒３４を介してステージ１２に印加する。イオン引き込み制御用の高周波を印加しない条件の場合には、高周波電力ＬＦを０Ｗにする。
ステージ１２の上面には、ウェハＷを静電吸着力で保持するための静電チャック３６が設けられ、静電チャック３６の外周側にはウェハＷの周囲を環状に囲むフォーカスリング３８が設けられている。静電チャック３６は導電膜からなる電極３６ａを一対の絶縁膜３６ｂ，３６ｃの間に挟み込んだものであり、電極３６ａには高圧の直流電源４０がスイッチ４２および被覆線４３を介して電気的に接続されている。直流電源４０から供給される直流電流により、静電力でウェハＷを静電チャック３６上に吸着保持することができる。
ステージ１２の内部には、たとえば円周方向に延びる環状の冷媒室または冷媒流路４４が設けられている。この冷媒流路４４には、チラーユニットより配管４６，４８を介して所定温度の冷媒たとえば冷却水ｃｗが循環供給される。冷媒の温度によって静電チャック３６上のウェハＷの処理中の温度を制御できる。これと関連して、伝熱ガス供給部からの伝熱ガスたとえばＨeガスが、ガス供給管５０を介して静電チャック３６の上面とウェハＷの裏面との間に供給される。また、ウェハＷのローディング／アンローディングのためにステージ１２を垂直方向に貫通して上下移動可能なリフトピンおよびその昇降機構等も設けられている。
側壁ガス吐出孔６４より吐出された所定のガスは、誘電体窓５２の下の処理空間に均一に拡散する。ＲＦアンテナ５４を流れる高周波ＨＦの電流によって、磁力線が誘電体窓５２を貫通してチャンバ内のプラズマ生成空間Ｓを通過するようなＲＦ磁界がＲＦアンテナ５４の周りに発生し、このＲＦ磁界の時間的な変化によって処理空間の方位角方向にＲＦ誘導電界が発生する。そして、この誘導電界によって方位角方向に加速された電子が、供給されたガスの分子や原子と電離衝突を起こし、ドーナツ状のプラズマが生成される。このドーナツ状プラズマのラジカルやイオンは広い処理空間で四方に拡散し、ラジカルは等方向に降り注ぐようにして、イオンは直流バイアスに引っぱられるようにして、ウェハＷの上面（被処理面）に供給される。こうしてウェハＷの被処理面にプラズマの活性種が化学反応と物理反応をもたらし、被加工膜が所望のパターンにエッチングされる。
この誘導結合型プラズマ処理装置５は、上記のようにＲＦアンテナ５４に近接する誘電体窓５２の下で誘導結合のプラズマをドーナツ状に生成し、このドーナツ状のプラズマを広い処理空間内で分散させて、ステージ１２の近傍（つまりウェハＷ上）にてプラズマの密度を平均化するようにしている。ここで、ドーナツ状プラズマの密度は、誘導電界の強度に依存し、ひいてはＲＦアンテナ５４に供給される高周波ＨＦのパワー（より正確にはＲＦアンテナ５４を流れる電流）の大きさに依存する。すなわち、高周波ＨＦのパワーを高くするほど、ドーナツ状プラズマの密度が高くなり、プラズマの拡散を通じてステージ１２近傍でのプラズマの密度は全体的に高くなる。一方で、ドーナツ状プラズマが四方（特に径方向）に拡散する形態は主にチャンバ１０内の圧力に依存し、圧力を低くするほど、チャンバ１０の中心部にプラズマが多く集まって、ステージ１２近傍のプラズマ密度分布が中心部で盛り上がる傾向がある。また、ＲＦアンテナ５４に供給される高周波ＨＦのパワーやチャンバ１０内に導入される処理ガスの流量等に応じてドーナツ状プラズマ内のプラズマ密度分布が変わることもある。
ここで「ドーナツ状のプラズマ」とは、チャンバ１０の径方向内側（中心部）にプラズマが立たず径方向外側にのみプラズマが立つような厳密にリング状のプラズマに限定されず、むしろチャンバ１０の径方向内側より径方向外側のプラズマの体積または密度が大きいことを意味する。また、処理ガスに用いるガスの種類やチャンバ１０内の圧力の値等の条件によっては、ここで云う「ドーナツ状のプラズマ」にならない場合もある。
制御部７４は、図示しないＣＰＵ，ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）を有し、ＲＡＭなどに記憶されたレシピに設定された手順に従い、本実施形態に係る誘導結合型プラズマ処理装置５の各部を制御し、これにより、本実施形態に係るエッチングを制御する。
［マスクの閉塞／凹部の先細り］
図２の（ａ）に示すように、エッチング対象膜８の上に形成されたマスク９のパターンにエッチング対象膜８をエッチングする際、マスク選択比を向上させるために、エッチング工程の間にマスク９に保護膜を形成する工程（以下、「堆積工程」ともいう。）を行うことがある。特に、高いＡ／Ｒ比を有する凹部を形成するエッチングにおいて、マスク選択比を向上させることは重要である。
堆積工程では、図２の（ｂ）や（ｃ）に示すように、マスク９の間口の閉塞やエッチング対象膜８に形成された凹部の先細り（エッチング形状が垂直でない）がないように有機物を含む化合物（有機膜Ｒ）を、主にマスク９の上面に堆積させ、側面にはなるべく堆積させたくない。以下、マスク９を一例とする所定膜の上面が所定膜の側面よりも厚くなるように有機膜Ｒを堆積させることを「異方的な堆積」ともいう。
しかしながら、実際の堆積工程では、有機膜Ｒはマスク９の縦方向だけでなく横方向にも付着するため、図２（ｃ）に示すように、有機膜Ｒによってマスク９の間口が閉塞され、エッチングができなくなってしまうことがある。
そこで、かかる構成の本実施形態に係る誘導結合型プラズマ処理装置５では、所定膜の凹部のパターンの上部に膜を異方的に堆積させる。以下、所定膜に有機膜Ｒを異方的に堆積する、本実施形態に係る処理方法について説明する。
［サンプル］
図３に、本実施形態に係る処理方法を実行するために使用される被処理体のサンプルの一例を示す。使用したサンプル例のうち、（ａ）「ＳｉＮ Ｌ＆Ｓ」のサンプルでは、パターン化されたＳｉＮ膜１のＬ＆Ｓ（ライン＆スペース）がウェハＷ上に形成されている。ＳｉＮ膜１にパターン化された凹部のＡ／Ｒ比は概ね３〜５であり、一律ではない。
（ｂ）「Ｈｉｇｈ Ａ／Ｒ」のサンプルでは、Ａ／Ｒ比が１８の凹部が形成されたＳｉＮ膜１のＬ＆ＳがウェハＷ上に形成されている。（ｃ）「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のサンプルでは、Ａ／Ｒ比が２のＬ＆Ｓが形成されている。「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のサンプルでは、下地膜はＳｉＯ２膜２であり、その上に有機膜３及びＳｉ−ＡＲＣ（Anti Reflective Coating：反射防止膜）４が積層されている。
エッチングでは、マスクの選択比を高める必要がある。そのため、本実施形態に係るエッチング処理では、エッチング工程とマスクの上部に有機膜を堆積させる工程とが繰り返し実行される。
なお、本サンプルのＳｉＮ膜１のパターンにマスクは存在しない。この場合、ＳｉＮ膜１の上部がマスクとして機能する。よって、ＳｉＮ膜１の間口を閉塞しないようにＳｉＮ膜１の上部に異方性の高い有機膜Ｒの堆積を行う必要がある。上記サンプルのＳｉＮ膜１及びＳｉ−ＡＲＣ４は、有機膜Ｒを堆積させる所定膜の一例である。
［実験：測定箇所］
以下では、有機膜Ｒの堆積工程における実験結果の一例について説明しながら、異方性の高い有機膜Ｒの堆積を行うための好ましい成膜条件に付いて考察する。実験結果を説明するために、まず、図４を参照して各膜の測定箇所を定義する。図４（ａ）は、ＳｉＮ膜１の初期状態を示す。ＳｉＮ膜１には凹部が形成されている。凹部の間のＳｉＮ膜１の横方向の幅をＣＤ（Critical Dimension）といい、初期状態におけるＣＤの最大値を「初期ＭａｘＣＤ」と定義する。
図４（ｂ）は、堆積工程によりＳｉＮ膜１のパターンの上部に有機膜Ｒが堆積した後の状態を示す。ＳｉＮ膜１の上部に形成された有機膜Ｒを含む膜の横方向の幅を「ＭａｘＣＤ」と定義する。ΔＨは、以下の式で算出される変数である。
ΔＨ＝（ＭａｘＣＤ−初期ＭａｘＣＤ）／２
また、ＳｉＮ膜１の上部に形成された有機膜Ｒの高さをΔＶ（Top Depo High）と定義する。すなわち、ΔＶは、ＳｉＮ膜１の上面から有機膜Ｒの先端部までの高さを表す。
［実験１：ガスの希釈度］
本実施形態に係る堆積工程における、ガスの希釈度について実験した実験１の結果について、図５を参照して説明する。実験１の堆積条件１は以下である。
＜堆積条件１＞
圧力：１００ｍＴ（１３．３３Ｐａ）
ガス種：Ｃ４Ｆ６／Ａｒ
希釈度：０．４％、０．６％、１％
（希釈度は、Ａｒガスの流量に対するＣ４Ｆ６ガスの流量の比率を示す）
ステージ温度：−５０℃
成膜時間：６００ｓｅｃ、３００ｓｅｃ
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
実験１の結果によれば、「ＳｉＮ Ｌ＆Ｓ」、「Ｈｉｇｈ Ａ／Ｒ」、「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」のいずれのサンプルの場合においても、希釈度が０．４％、０．６％、１％のいずれの場合についても、ＳｉＮ膜１の上部及びＳｉ−ＡＲＣ４の上部にΔＶにて示す厚さの有機膜Ｒが積層されている。また、ＳｉＮ膜１及びＳｉ−ＡＲＣ４に形成された凹部の間口は閉塞されていない。ＭａｘＣＤ／ΔＶで示される値が、全てのサンプルの０．４％、０．６％、１％の希釈度のすべてにおいて１未満である。つまり、堆積条件１では、ＳｉＮ膜１及びＳｉ−ＡＲＣ４の上面が各膜の側面よりも厚くなる、異方的な堆積が行われていることがわかる。
図６は、実験１の結果をグラフで示した図である。図６の（ａ）のグラフでは、横軸のΔＶと縦軸のＭａｘＣＤとの間に線形性があることがわかる。つまり、有機膜Ｒの縦方向の堆積が増えると、有機膜Ｒの横方向の堆積も増え、幅が太くなることがわかる。図６の（ｂ）のグラフでは、膜の異方性の程度と希釈度との関係を示す。このグラフは、縦軸のＭａｘＣＤ／ΔＶで示される値が、横軸で示す、全てのサンプルの全ての希釈度において１未満である。よって、全てのサンプルの全ての希釈度において縦方向の膜の堆積が横方向の膜の堆積よりも多い異方的な堆積が行われていることがわかる。また、希釈度が低いほどＭａｘＣＤ／ΔＶの幅が小さくなる傾向があり、有機膜Ｒの堆積の際の異方性が強くなる。ただし、ＭａｘＣＤ／ΔＶの最小値は０．７０５であり、有機膜Ｒが堆積したときの側面形状は垂直にはなっていないことがわかる。
［実験２：ガスの希釈度］
次に、本実施形態に係る堆積工程における、更にガスの希釈度を大きくして実験した実験１の結果について、図７を参照して説明する。本実験では、サンプルに「ＳｉＮ Ｌ＆Ｓ」を用いた。実験２の堆積条件２は以下である。
＜堆積条件２＞
圧力：１００ｍＴ（１３．３３Ｐａ）
ガス種：Ｃ４Ｆ６／Ａｒ
希釈度：１％、１０％、５０％
ステージ温度：−５０℃
成膜時間：３００ｓｅｃ、３０ｓｅｃ、２０ｓｅｃ
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
実験２の結果によれば、希釈度が１％の場合、ＳｉＮ膜１の上面にΔＶにて示す高さの有機膜Ｒが積層されている。また、ＳｉＮ膜１の間口は閉塞されておらず、ＭａｘＣＤ／ΔＶで示される値は１未満である。つまり、堆積条件２では、希釈度が１％の場合、異方的な堆積が行われていることがわかる。
一方、希釈度が１０％、５０％の場合、ＳｉＮ膜１の間口が閉塞されている。つまり、堆積条件２では、希釈度が１０％、５０％の場合、縦方向の膜の堆積と横方向の膜の堆積とがほぼ同じ程度、又は横方向の膜の堆積が縦方向の膜の堆積よりも多い「等方的な堆積」が行われていることがわかる。
以上から、堆積工程で供給されるガスがＡｒガス及びＣ４Ｆ６ガスである場合、Ａｒガスに対するＣ４Ｆ６ガスの比率（希釈度）は１％以下であることが必要なことがわかる。
［実験３：温度依存］
次に、本実施形態に係る堆積工程における温度依存について、図８を参照して説明する。実験３の堆積条件３は、上記に示した実験２の堆積条件２とステージ温度以外は同一条件である。ステージ温度は、堆積条件３では２０℃に設定される点で−５０℃に設定される堆積条件２と異なる。本実験では、サンプルに「ＳｉＮ Ｌ＆Ｓ」を用いた。また、本実験では希釈度が５０％の場合の結果は得られなかった。
実験３の結果によれば、希釈度が１％の場合、ＳｉＮ膜１の間口は閉塞されておらず、ＭａｘＣＤ／ΔＶで示される値は１未満である。つまり、堆積条件３では、希釈度が１％の場合、異方的な堆積が行われていることがわかる。
一方、希釈度が１０％の場合、ＳｉＮ膜１の間口が閉塞されている。また、ＭａｘＣＤ／ΔＶで示される値は∞である。つまり、堆積条件３では、希釈度が１０％の場合、等方的な堆積が行われていることがわかる。
以上の実験２，３から、堆積工程において供給されるガスがＡｒガス及びＣ４Ｆ６ガスである場合、Ａｒガスに対するＣ４Ｆ６ガスの比率（希釈度）は１％以下であれば、ステージの温度の条件は必須の条件にはならないことがわかる。
［実験４：圧力依存］
次に、本実施形態に係る堆積工程における圧力依存について、図９を参照して説明する。本実験では、サンプルに「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」を用いた。実験４の堆積条件４は以下である。
＜堆積条件４＞
チャンバ内圧力：１０ｍＴ（１．３３Ｐａ）、１００ｍＴ、５００ｍＴ（６６．５Ｐａ）
ガス種：Ｃ４Ｆ６／Ａｒ
希釈度：１％、０．４％
ステージ温度：−５０℃
成膜時間：１８０ｓｅｃ、３００ｓｅｃ、６００ｓｅｃ
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
実験４の結果によれば、希釈度が１％の場合、圧力が１０ｍＴのとき、ＭａｘＣＤ／ΔＶの値は１よりも大きく、１００ｍＴの場合、ＭａｘＣＤ／ΔＶの値は１未満である。また、希釈度が０．４％の場合、圧力が１００ｍＴ及び５００ｍＴのいずれにおいても、ＭａｘＣＤ／ΔＶの値は１未満である。以上から、希釈度が１％以下の場合、チャンバ内を１００ｍＴ以上の圧力にすると、異方的な堆積が行われることがわかる。また、圧力が高くなるほど異方的な堆積が行われ易いことがわかる。
［実験５：希釈ガス依存］
次に、本実施形態に係る堆積工程における希釈ガス依存について、図１０を参照して説明する。本実験では、サンプルに「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」を用いた。実験５の堆積条件５は以下である。
＜堆積条件５＞
チャンバ内圧力：１００ｍＴ
ガス種：Ｃ４Ｆ６／Ａｒ、Ｃ４Ｆ６／Ｋｒ
希釈度：１％
ステージ温度：−５０℃
成膜時間：３００ｓｅｃ
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ
実験５の結果によれば、希釈ガスにＡｒガスを用いた場合、ＭａｘＣＤ／ΔＶの値は１未満であるのに対して、希釈ガスにＫｒガスを用いた場合、ＭａｘＣＤ／ΔＶの値は１よりも大きくなっている。以上から、Ｃ４Ｆ６ガスを希釈するガスとしては、Ａｒガスを使用することが好ましいことがわかる。
［実験６：ＬＦ依存］
次に、本実施形態に係る堆積工程におけるＬＦ依存について、図１１を参照して説明する。本実験では、サンプルに「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」を用いた。実験６の堆積条件６は以下である。
＜堆積条件６＞
チャンバ内圧力：１００ｍＴ
ガス種：Ｃ４Ｆ６／Ａｒ
希釈度：０．４％
ステージ温度：−５０℃
成膜時間：６００ｓｅｃ
高周波ＨＦのパワー：３００Ｗ
高周波ＬＦのパワー：０Ｗ、４０Ｗ
実験６の結果によれば、高周波ＬＦのパワーを印加しない場合、ＭａｘＣＤ／ΔＶの値は１未満であるのに対して、４０Ｗの高周波ＬＦのパワーを印加した場合、ＭａｘＣＤ／ΔＶの値は１よりも大きくなっている。以上から、高周波ＬＦのパワーは印加しない方が好ましい。これは、Ｃ４Ｆ６ガス及びＡｒガスから生成したプラズマ中のイオンの働きが高周波ＬＦのパワーを印加することにより増すと、有機膜Ｒが等方的に堆積され易くなるためである。
［まとめ］
本実施形態に係る堆積工程を実行した場合の実験結果のまとめについて、図１２〜図１４を参照して説明する。図１２は、本実施形態に係る堆積工程における希釈度の実験結果をまとめた図である。
図１２の上段は、堆積工程を実行する際にステージ温度を−５０℃に設定した場合、下段は、ステージ温度を２０℃に設定した場合の希釈度と堆積する有機膜の測定結果の一例が示されている。これによれば、ステージ温度が−５０℃又は２０℃にかかわらず、希釈度が１％以下であれば、ＭａｘＣＤ／ΔＶの値は１未満になり、有機膜Ｒの異方的な堆積が行われることがわかる。
図１３は、本実施形態に係る堆積工程を実行する際の各種のパラメータ依存をまとめた図である。図１３の（ａ）は、サンプルが「ＳｉＮ Ｌ＆Ｓ」の場合の希釈度と、堆積する有機膜のＭａｘＣＤ／ΔＶの結果の関係を示すグラフである。図１３の（ｂ）は、サンプルが「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」の場合の希釈度と、堆積する有機膜のＭａｘＣＤ／ΔＶの結果の関係を示すグラフである。また、右側のグラフは、左側のグラフのうち、希釈度が１０％以下の部分を拡大して示したグラフである。
これによれば、サンプルが「ＳｉＮ Ｌ＆Ｓ」の場合及び「Ｏｒｇａｎｉｃ Ｌ＆Ｓ」の場合のいずれも、希釈度が１％以下の場合にＭａｘＣＤ／ΔＶが１未満になり、有機膜Ｒを異方的に堆積させることができる。これにより、凹部の上部にてマスクが閉塞することを防ぎながら、有機膜Ｒによりマスクの選択比を向上させ、２以上のＡ／Ｒ比のエッチング対象膜をエッチングすることができる。
図１３の下段の右のグラフでは、希釈度が１％以下の場合であっても、ＭａｘＣＤ／ΔＶが１以上になる条件があることを示す。具体的には、希釈ガスにＫｒガスを用いた場合、高周波ＬＦを印加した場合、及びチャンバ内の圧力を１０ｍＴ以下にした場合には、有機膜Ｒが等方的に堆積されることがわかる。よって、希釈ガスにはＡｒガスを用いることが好ましい。また、高周波ＬＦは印加しない方が好ましい。更に、チャンバ内の圧力は１００ｍＴ以上にすることが好ましい。これにより、有機膜Ｒを異方的に堆積することができる。
図１４は、各サンプルに対する本実施形態に係る堆積工程の２０℃の実験結果をまとめたグラフである。図１４の上段は、時間に対するΔＶの累積値を示す。中段は、時間に対するＭａｘＣＤを示す。下段は、時間に対する有機膜Ｒの堆積量の場所依存を示す。
これによれば、図１４の上段及び中段のグラフに示すように、ｙ関数で示すｘの傾きが堆積速度であり、いずれのサンプルにおいてもＡｒガスに対するＣ４Ｆ６ガスの割合を上げると（つまり希釈度が高くなると）、有機膜Ｒの縦方向の堆積速度（ΔＶ ａｍｏｕｎｔ）及び有機膜の幅方向の堆積速度（ＭａｘＣＤ）が高くなっている。
また、図１４の下段のグラフに示すように、有機膜Ｒの縦方向の堆積速度（ΔＶ）、有機膜Ｒの底部における堆積速度（Ｂｔｍ ｄｅｐｏ ａｍｏｕｎｔ）及び有機膜の幅方向の堆積速度（ＭａｘＣＤ）によって堆積速度が変わることがわかる。つまり、有機膜Ｒが堆積する場所によって堆積速度が変わることがわかる。
［エッチング処理］
以上に説明した堆積工程を含む本実施形態に係るエッチング処理について、図１５を参照して説明する。図１５は、本実施形態に係るエッチング処理の一例を示すフローチャートである。本実施形態に係るエッチング処理では、有機膜をマスク上に異方的に堆積させながら、エッチング対象膜をエッチングする。エッチング対象膜の一例としては、ＳｉＮ膜やＳｉＯ２膜が挙げられる。
以下では、ＳｉＮ膜やＳｉＯ２膜の上部がマスクとして機能する。つまり、マスクとして機能するＳｉＮ膜１及びＳｉ−ＡＲＣ４は、有機膜を堆積させる所定膜の一例である。本処理は、図１に示す制御部７４により制御される。
図１５の処理が開始されると、制御部７４は、Ｃ４Ｆ６ガス及びＡｒガスを含む第１のガスをチャンバ１０の内部に供給する（ステップＳ１０：第１の工程）。このとき、制御部７４は、Ａｒガスに対するＣ４Ｆ６ガスの比率、すなわち、希釈度を１％以下に制御する（ステップＳ１０）。制御部７４は、プラズマ生成用の高周波ＨＦの電力を上部電極に印加し、バイアス引き込み用の高周波ＬＦの電力を印加しないように制御する（ステップＳ１０）。
次に、制御部７４は、第１のガスからプラズマを生成し、有機膜を異方的に堆積させる（Ｓ１２：第２の工程）。第２の工程では、所定膜の上面がその側面よりも厚くなるように有機膜を堆積させることができる。例えば、有機膜の堆積によるＳｉＮ膜やＳｉＯ２膜の横方向のＣＤ寸法からの増加分よりも有機膜の堆積によるＳｉＮ膜やＳｉＯ２膜の高さ方向の厚みの増加分のほうが大きくなるように有機膜を堆積させることができる。
次に、制御部７４は、フロロカーボンガスを含む第２のガスをチャンバ１０の内部に供給する（ステップＳ１４：第３の工程）。このとき、制御部７４は、プラズマ生成用の高周波ＨＦの電力の印加とともに、バイアス引き込み用の高周波ＬＦの電力を印加してもよい。
次に、制御部７４は、供給した第２のガスからプラズマを生成し、エッチング対象膜をエッチングする（ステップＳ１６：第４の工程）。次に、制御部７４は、所定回数繰り返したかを判定し（ステップＳ１８）、所定回数繰り返されるまでステップＳ１０〜Ｓ１８の処理を繰り返し、所定回数繰り返したとき、本処理を終了する。
これによれば、マスクの凹部のパターンの上部に有機膜を異方的に堆積させることで、マスク選択比を向上させつつ、凹部の開口を閉塞することを防ぎ、エッチングを実行することができる。なお、本実施形態では、有機膜の堆積工程とエッチング工程とを所定回数繰り返すこととしたが、これに限らず、堆積工程とエッチング工程とを１回だけ行うようにしてもよい。
第１のガスは、炭素含有ガスと不活性ガスとを含むガスであればよい。炭素含有ガスは、フロロカーボンガス、ハイドロカーボンガス、ハイドロフロロカーボンガス、アルコールのいずれかであってもよい。より具体的には、炭素含有ガスは、Ｃ４Ｆ６，Ｃ５Ｆ８、Ｃ４Ｆ８、ＩＰＡ（Ｃ３Ｈ８Ｏ）のいずれかであってもよい。ＩＰＡは第２級アルコールの１種である。第２のガスは、Ｃ４Ｆ６ガスとＡｒガスとＯ２ガスとを含んでもよい。
［他のプラズマ処理装置］
本実施形態に係るエッチング処理は、図１のＩＣＰ装置に限らない。例えば、本実施形態に係るエッチング処理は、図１６に示す上下部２周波ＣＣＰ（Capacitively Coupled Plasma)装置にて実行されてもよい。図１６に示す上下部２周波ＣＣＰ装置は、プラズマ生成用の高周波ＨＦの電力を上部電極側に印加する容量結合型プラズマ処理装置の一例である。
図１６に示すように、上下部２周波ＣＣＰ装置では、チャンバ１１０の内部にステージ１２０が設けられている。ステージ１２０の上面には、ウェハＷを静電吸着力で保持するための静電チャック１２１が設けられ、静電チャック１２１の半径方向外側にウェハＷの周囲を環状に囲むフォーカスリング１２２が設けられている。
チャンバ１０の内壁とステージ１２０の側壁の間には、環状の排気路が形成され、この排気路の上部または入口に環状のバッフル板１３０が取り付けられている。ステージ１２０には、第２の高周波電源１５０が接続されている。第２の高周波電源１５０は、例えば４００ｋＨｚのバイアス引き込み用の高周波ＬＦのパワーを印加することができる。ただし、本実施形態に係るエッチング処理では、バイアス引き込み用の高周波ＬＦのパワーは印加しない。
ステージ１２０と対向するチャンバ１１０の天井部は上部電極１６０として機能する。第１の高周波電源１４０は、上部電極１６０に接続されている。第１の高周波電源１４０は、例えば６０ＭＨｚのプラズマ生成用の高周波ＨＦのパワーを印加する。
以上に説明したプラズマ処理装置を用いて、ウェハＷに形成された凹部のパターンの上部に有機膜を異方的に堆積させることができる。なお、本実施形態に係るエッチング処理を実行するプラズマ処理装置は、マイクロ波プラズマ処理装置及びリモートプラズマ装置のいずれかであってもよい。
以上、処理方法及びプラズマ処理装置を上記実施形態により説明したが、本発明にかかる処理方法及びプラズマ処理装置は上記実施形態に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
本明細書では、被処理体の一例としてウェハＷを挙げて説明したが、被処理体はこれに限らず、ＬＣＤ（Liquid Crystal Display）、ＦＰＤ（Flat Panel Display）に用いられる各種基板や、フォトマスク、ＣＤ基板、プリント基板であっても良い。
１：ＳｉＮ膜
２：ＳｉＯ２膜
３：有機膜
４：Ｓｉ−ＡＲＣ
５：誘導結合型プラズマ処理装置
１０：チャンバ
１２：ステージ
２０：バッフル板
２６：排気装置
３０：第２の高周波電源
３６：静電チャック
４０：直流電源
４４：冷媒流路
５２：誘電体窓
５４：ＲＦアンテナ
５６：第１の高周波電源
６４：側壁ガス吐出孔
６６：ガス供給源
７４：制御部
Ｒ：有機膜

Claims (11)

  1. チャンバの内部に炭素含有ガスと不活性ガスとを含む第１のガスを供給する第１の工程と、
    プラズマ生成用の高周波電力を印加して、供給した前記第１のガスからプラズマを生成し、被処理体に形成された所定膜のパターンの上に有機物を含む化合物を堆積させる第２の工程と、を有し、
    前記第１のガスのうち前記不活性ガスに対する前記炭素含有ガスの比率は、１％以下である、
    処理方法。
  2. 前記第２の工程は、前記所定膜の上面が該所定膜の側面よりも厚くなるように前記所定膜の上に有機物を含む化合物を堆積させる、
    請求項１に記載の処理方法。
  3. 前記チャンバの内部にフロロカーボンガスを含む第２のガスを供給する第３の工程と、
    供給した前記第２のガスからプラズマを生成し、前記所定膜の下の膜をエッチングする第４の工程と、を有する、
    請求項１〜２のいずれか一項に記載の処理方法。
  4. 前記第２の工程と前記第４の工程とは、所定回数繰り返し行われる、
    請求項３に記載の処理方法。
  5. 前記炭素含有ガスは、フロロカーボンガス、ハイドロカーボンガス、ハイドロフロロカーボンガス、アルコールのいずれかである、
    請求項１〜４のいずれか一項に記載の処理方法。
  6. 前記炭素含有ガスは、Ｃ４Ｆ６，Ｃ５Ｆ８、Ｃ４Ｆ８、ＩＰＡ（Ｃ３Ｈ８Ｏ）のいずれかである、
    請求項５に記載の処理方法。
  7. 前記不活性ガスは、Ａｒである、
    請求項１〜６のいずれか一項に記載の処理方法。
  8. 前記チャンバの天井部に配置された上部電極にプラズマ生成用の高周波電力を印加する、
    請求項１〜７のいずれか一項に記載の処理方法。
  9. 前記チャンバには、バイアス引き込み用の高周波電力は印加しない、
    請求項１〜８のいずれか一項に記載の処理方法。
  10. 前記処理方法は、誘導結合型プラズマ処理装置、プラズマ生成用の高周波電力を上部電極側に印加する容量結合型プラズマ処理装置、マイクロ波プラズマ処理装置及びリモートプラズマ装置のいずれかにより実行される、
    請求項１〜９のいずれか一項に記載の処理方法。
  11. 被処理体を載置するステージと、ガスを供給するガス供給部と、制御部とを有するプラズマ処理装置であって、
    前記制御部は、
    チャンバの内部に炭素含有ガスと不活性ガスとを含む第１のガスを供給し、
    プラズマ生成用の高周波電力を印加して、供給した前記第１のガスからプラズマを生成し、被処理体に形成された所定膜のパターンの上に有機物を含む化合物を堆積させ、
    前記第１のガスのうち前記不活性ガスに対する前記炭素含有ガスの比率が１％以下になるように制御する、
    プラズマ処理装置。
JP2017036892A 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置 Active JP6861535B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2017036892A JP6861535B2 (ja) 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置
TW107105472A TWI758413B (zh) 2017-02-28 2018-02-14 處理方法及電漿處理裝置
US15/903,437 US10651044B2 (en) 2017-02-28 2018-02-23 Processing method and plasma processing apparatus
CN201810165922.6A CN108511339B (zh) 2017-02-28 2018-02-28 处理方法和等离子体处理装置
KR1020180024604A KR102535095B1 (ko) 2017-02-28 2018-02-28 처리 방법 및 플라즈마 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017036892A JP6861535B2 (ja) 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
JP2018142651A true JP2018142651A (ja) 2018-09-13
JP6861535B2 JP6861535B2 (ja) 2021-04-21

Family

ID=63245383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017036892A Active JP6861535B2 (ja) 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置

Country Status (5)

Country Link
US (1) US10651044B2 (ja)
JP (1) JP6861535B2 (ja)
KR (1) KR102535095B1 (ja)
CN (1) CN108511339B (ja)
TW (1) TWI758413B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020119918A (ja) * 2019-01-18 2020-08-06 東京エレクトロン株式会社 膜をエッチングする方法
JP2020126999A (ja) * 2019-01-31 2020-08-20 東京エレクトロン株式会社 基板を処理する方法および装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11437261B2 (en) 2018-12-11 2022-09-06 Applied Materials, Inc. Cryogenic electrostatic chuck
US11764041B2 (en) 2019-06-14 2023-09-19 Applied Materials, Inc. Adjustable thermal break in a substrate support
US11373893B2 (en) 2019-09-16 2022-06-28 Applied Materials, Inc. Cryogenic electrostatic chuck
US11646183B2 (en) 2020-03-20 2023-05-09 Applied Materials, Inc. Substrate support assembly with arc resistant coolant conduit
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168935A (ja) * 1991-04-01 1994-06-14 Internatl Business Mach Corp <Ibm> 被膜堆積方法及び半導体装置
JP2012069921A (ja) * 2010-08-23 2012-04-05 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2014524139A (ja) * 2011-06-10 2014-09-18 アプライド マテリアルズ インコーポレイテッド 酸化物表面でなくベアシリコンへのポリマー膜の選択的堆積
US20160181117A1 (en) * 2014-12-22 2016-06-23 Lam Research Corporation Integrated etch/clean for dielectric etch applications
KR20170000791A (ko) * 2015-06-24 2017-01-03 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2017022154A (ja) * 2015-07-07 2017-01-26 東京エレクトロン株式会社 エッチング方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250269B2 (ja) * 1992-02-18 2002-01-28 ソニー株式会社 ドライエッチング方法
JP3662275B2 (ja) * 1994-07-13 2005-06-22 ソニー株式会社 ドライエッチング方法
JP3353492B2 (ja) * 1994-10-18 2002-12-03 ソニー株式会社 シリコン材料のパターニング方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6569774B1 (en) 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP4507120B2 (ja) 2005-11-11 2010-07-21 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4922718B2 (ja) 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
US7682986B2 (en) * 2007-02-05 2010-03-23 Lam Research Corporation Ultra-high aspect ratio dielectric etch
US20100330805A1 (en) * 2007-11-02 2010-12-30 Kenny Linh Doan Methods for forming high aspect ratio features on a substrate
JP6050944B2 (ja) 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06168935A (ja) * 1991-04-01 1994-06-14 Internatl Business Mach Corp <Ibm> 被膜堆積方法及び半導体装置
JP2012069921A (ja) * 2010-08-23 2012-04-05 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP2014524139A (ja) * 2011-06-10 2014-09-18 アプライド マテリアルズ インコーポレイテッド 酸化物表面でなくベアシリコンへのポリマー膜の選択的堆積
US20160181117A1 (en) * 2014-12-22 2016-06-23 Lam Research Corporation Integrated etch/clean for dielectric etch applications
KR20170000791A (ko) * 2015-06-24 2017-01-03 도쿄엘렉트론가부시키가이샤 에칭 방법
JP2017022154A (ja) * 2015-07-07 2017-01-26 東京エレクトロン株式会社 エッチング方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020119918A (ja) * 2019-01-18 2020-08-06 東京エレクトロン株式会社 膜をエッチングする方法
JP7174634B2 (ja) 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
JP2020126999A (ja) * 2019-01-31 2020-08-20 東京エレクトロン株式会社 基板を処理する方法および装置
JP7414535B2 (ja) 2019-01-31 2024-01-16 東京エレクトロン株式会社 基板を処理する方法および装置

Also Published As

Publication number Publication date
TW201836011A (zh) 2018-10-01
US20180247826A1 (en) 2018-08-30
TWI758413B (zh) 2022-03-21
CN108511339A (zh) 2018-09-07
JP6861535B2 (ja) 2021-04-21
KR20180099565A (ko) 2018-09-05
KR102535095B1 (ko) 2023-05-19
US10651044B2 (en) 2020-05-12
CN108511339B (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
JP6861535B2 (ja) 処理方法及びプラズマ処理装置
KR102454586B1 (ko) 성막 방법 및 플라즈마 처리 장치
JP7061918B2 (ja) プラズマエッチング方法及びプラズマ処理装置
US9953811B2 (en) Plasma processing method
US9119282B2 (en) Plasma processing apparatus and plasma processing method
US11145490B2 (en) Plasma processing method
US9324600B2 (en) Mounting table structure and plasma film forming apparatus
KR20010062707A (ko) 플라즈마처리장치 및 이것을 사용한 플라즈마처리방법
JP6623511B2 (ja) プラズマ処理装置
JP2017157778A (ja) 基板処理装置
TWI713414B (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
CN105702572B (zh) 等离子体蚀刻方法
US11710643B2 (en) Method of etching and plasma processing apparatus
JP2018142691A (ja) 半導体製造方法及びプラズマ処理装置
US11955342B2 (en) Method of etching and apparatus for plasma processing
US20220344134A1 (en) Process kit for a substrate support
JP3662212B2 (ja) プラズマ処理装置
CN108511389B (zh) 半导体制造方法和等离子体处理装置
JP3662211B2 (ja) プラズマ処理装置
US12014930B2 (en) Etching method and plasma processing apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210302

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210330

R150 Certificate of patent or registration of utility model

Ref document number: 6861535

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250