CN108511339B - 处理方法和等离子体处理装置 - Google Patents

处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN108511339B
CN108511339B CN201810165922.6A CN201810165922A CN108511339B CN 108511339 B CN108511339 B CN 108511339B CN 201810165922 A CN201810165922 A CN 201810165922A CN 108511339 B CN108511339 B CN 108511339B
Authority
CN
China
Prior art keywords
gas
plasma
pattern
processing method
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810165922.6A
Other languages
English (en)
Other versions
CN108511339A (zh
Inventor
中谷理子
本田昌伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108511339A publication Critical patent/CN108511339A/zh
Application granted granted Critical
Publication of CN108511339B publication Critical patent/CN108511339B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3322—Problems associated with coating
    • H01J2237/3327—Coating high aspect ratio workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3343—Problems associated with etching
    • H01J2237/3347—Problems associated with etching bottom of holes or trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

本发明的目的在于提供一种使有机膜各向异性地堆积于被处理体上所形成的凹部的图案的上部的处理方法和等离子体处理装置。所述处理方法具有：第一工序，向腔室的内部供给包含含碳气体和非活性气体的第一气体；第二工序，施加等离子体生成用的高频电力，由供给来的所述第一气体生成等离子体，使包含有机物的化合物堆积于被处理体上所形成的规定膜的图案上，其中，所述第一气体中的、所述含碳气体相对于所述非活性气体的比率为1％以下。

Description

处理方法和等离子体处理装置
技术领域
本发明涉及一种处理方法和等离子体处理装置。
背景技术
近年来，在半导体制造中，器件的尺寸变得微细化，形成于被处理体的孔、线和空间(L&S：Line and Space)的槽部的高宽比(以下称作“A/R比”(Aspect Ratio))变高。因此提出了在形成具有高的A/R比的凹部的蚀刻中垂直地形成掩模之下的蚀刻对象膜(例如参照专利文献1～3)。
专利文献1：日本特表2006-514783号公报
专利文献2：日本特表2015-530742号公报
专利文献3：日本特开2013-219099号公报
发明内容
发明要解决的问题
然而，在上述蚀刻中，需要提高掩模的选择比。因此，进行在蚀刻工序的期间执行使有机膜堆积于掩膜的上部的工序。然而，此时，由于等离子体中的离子、自由基的分布，有机膜堆积于掩模的开口部附近，使得开口部堵塞，无法进行蚀刻。
针对上述问题，在一个方面中，本发明的目的在于使有机膜各向异性地堆积于形成于被处理体的凹部的图案的上部。
用于解决问题的方案
为了解决上述问题，根据一个方式，提供一种处理方法，包括以下工序：第一工序，向腔室的内部供给包含含碳气体和非活性气体的第一气体；以及第二工序，施加等离子体生成用的高频电力，从供给的所述第一气体生成等离子体，使包含有机物的化合物堆积于被处理体上所形成的规定膜的图案上，其中，所述第一气体中的所述含碳气体相对于所述非活性气体的比率为1％以下。
发明的效果
根据一个方面，能够使有机膜各向异性地堆积于形成于被处理体的凹部的图案的上部。
附图说明
图1是表示一个实施方式所涉及的等离子体处理装置的一例的图。
图2是用于说明一个实施方式所涉及的掩模的开口的堵塞的图。
图3是用于说明一个实施方式所涉及的被处理体的样本的一例的图。
图4是用于说明一个实施方式所涉及的堆积物的测定部位的定义的图。
图5是表示一个实施方式所涉及的堆积工序中的气体的稀释化的实验结果的一例的图。
图6是表示图5的实验结果的曲线图。
图7是表示一个实施方式所涉及的堆积工序中的气体的稀释化的实验结果的一例的图。
图8是表示一个实施方式所涉及的堆积工序中的温度依赖的实验结果的一例的图。
图9是表示一个实施方式所涉及的堆积工序中的压力依赖的实验结果的一例的图。
图10是表示一个实施方式所涉及的堆积工序中的稀释气体依赖的实验结果的一例的图。
图11是表示一个实施方式所涉及的堆积工序中的LF依赖的实验结果的一例的图。
图12是总结了一个实施方式所涉及的堆积工序中的稀释度的实验结果的图。
图13是总结了一个实施方式所涉及的堆积工序中的各种参数依赖的图。
图14是总结了一个实施方式所涉及的堆积工序中的实验结果的曲线图。
图15是表示一个实施方式所涉及的蚀刻处理的一例的流程图。
图16是用于说明一个实施方式所涉及的其它等离子体处理装置的概要结构的图。
附图标记说明
1：SiN膜；2：SiO2膜；3：有机膜；4：Si-ARC；5：电感耦合型等离子体处理装置；10：腔室；12：台；20：隔板；26：排气装置；30：第二高频电源；36：静电吸盘；40：直流电源；44：制冷剂流路；52：电介质窗；54：RF天线；56：第一高频电源；64：侧壁气体喷出孔；66：气体供给源；74：控制部；R：有机膜。
具体实施方式
下面，参照附图来说明用于实施本发明的方式。此外，在本说明书和附图中，对实质上相同的结构标注相同的标记，由此省略重复的说明。
[等离子体处理装置]
首先，参照图1来说明本发明的一个实施方式所涉及的等离子体处理装置的结构的一例。图1表示本实施方式所涉及的等离子体处理装置的结构的一例。在本实施方式中，作为等离子体处理装置，列举电感耦合型等离子体(ICP：Inductively Coupled Plasma)处理装置5为例来进行说明。
该电感耦合型等离子体处理装置5构成为使用平面线圈形的RF天线的等离子体处理装置，具有例如铝或不锈钢等金属制的圆筒型真空腔室(以下称作“腔室”)10。腔室10接地。
在腔室10内的下部中央水平地配置有载置例如半导体晶圆(以下称作“晶圆W”。)作为被处理基板的圆板状的台12来作为兼作高频电极的基板保持台。该台12例如由铝形成，被从腔室10的底部向垂直上方延伸的绝缘性筒状支承部14支承。
在沿着绝缘性筒状支承部14的外周从腔室10的底部向垂直上方延伸的导电性筒状支承部16与腔室10的内壁之间形成有环状的排气路18。在排气路18的上部或入口安装有环状的隔板20，在排气路18的底部设置有排气端口22。为了使腔室10内的气体的流动相对于台12上的晶圆W呈轴对称地均匀，沿圆周方向等间隔地设置多个排气端口22的结构是优选的。
各排气端口22经由排气管24来与排气装置26连接。排气装置26具有涡轮分子泵等真空泵，能够将腔室10内的等离子体处理空间减压到所期望的真空度。在腔室10的侧壁之外安装有对晶圆W的搬入搬出口27进行开闭的闸阀28。
第二高频电源30经由匹配器32和供电棒34来与台12电连接。该第二高频电源30能够以可变的功率(例如40W～2000W)输出适于对引入到晶圆W的离子的能量进行控制的固定频率(例如400kHz)的偏置吸引用的高频电力LF。匹配器32容纳有用于在第二高频电源30侧的阻抗与负载(主要是台、等离子体、腔室)侧的阻抗之间取得匹配的电抗可变的匹配电路。该匹配电路中包括自偏置生成用的隔直电容器。
在台12的上表面设置有用于以静电吸附力来保持晶圆W的静电吸盘36，在静电吸盘36的外周侧设置有环状地包围晶圆W的周围的聚焦环38。静电吸盘36具有将由导电膜形成的电极36a夹在一对绝缘膜36b、36c之间的结构。高压的直流电源40经由开关42和包覆线43来与电极36a电连接。能够利用从直流电源40供给的直流电流来以静电力将晶圆W吸附保持于静电吸盘36上。
在台12的内部设置有例如沿圆周方向延伸的环状的制冷剂室或制冷剂流路44。利用冷却装置经由配管46、48向该制冷剂流路44循环供给规定温度的制冷剂例如冷却水cw。能够利用制冷剂的温度来控制静电吸盘36上的晶圆W的处理过程中的温度。与此关联地，来自导热气体供给部的导热气体例如He气体经由气体供给管50供给到静电吸盘36的上表面与晶圆W的背面之间。另外，为了晶圆W的装载/卸载还设置有沿垂直方向贯通台12并能够上下移动的提升销及其升降机构等。
接着，对该电感耦合型等离子体处理装置5中的与等离子体生成有关的各部的结构进行说明。在腔室10的顶部以与台12隔开比较大的距离间隔的方式气密地安装有例如由石英板形成的圆形的电介质窗52。在该电介质窗52上以与腔室10或台12同轴的方式水平地配置有线圈状的RF天线54。该RF天线54优选具有例如螺旋线圈或者在各一周内半径固定的同心圆线圈的形态，利用由绝缘体形成的天线固定构件来固定于电介质窗52上。
第一高频电源56的输出端子经由匹配器58和供电线60来与RF天线54的一端电连接。RF天线54的另一端经由地线来与接地电位电连接。
第一高频电源56能够以可变的功率(例如200W～1400W)输出适于通过高频放电生成等离子体的频率(例如27MHz以上)的等离子体生成用的高频HF。匹配器58收纳有用于在第一高频电源56侧的阻抗与负载(主要是RF天线、等离子体、校正线圈)侧的阻抗之间取得匹配的电抗可变的匹配电路。
用于向腔室10内的处理空间供给规定的气体的气体供给部具有：环状的歧管或缓冲部62，其在比电介质窗52稍低的位置设置于腔室10的侧壁之中(或之外)；多个侧壁气体喷出孔64，其沿圆周方向等间隔地从缓冲部62面对等离子体生成空间S；以及气体供给管68，其从气体供给源66延伸到缓冲部62。气体供给源66包括流量控制器和开闭阀。
控制部74例如包括微型计算机，对该电感耦合型等离子体处理装置5内的各部、例如排气装置26、第二高频电源30、第一高频电源56、匹配器32、匹配器58、静电吸盘用的开关42、气体供给源66、冷却装置、导热气体供给部等各自的动作和装置整体的动作进行控制。
在该电感耦合型等离子体处理装置5中，为了进行蚀刻，首先使闸阀28呈开状态来将作为加工对象的晶圆W搬入到腔室10内并载置于静电吸盘36上。然后，在关闭闸阀28后利用气体供给源66经由气体供给管68、缓冲部62和侧壁气体喷出孔64以规定的流量和流量比向腔室10内导入规定的气体，利用排气装置26使腔室10内的压力为设定值。并且，使第一高频电源56接通，以规定的RF功率输出等离子体生成用的高频HF，并经由匹配器58、供电线60向RF天线54供给高频HF的电力。
另一方面，在施加离子引入控制用的高频LF的功率的情况下，使第二高频电源30接通，来输出高频电力LF，并经由匹配器32和供电棒34向台12施加该高频LF的功率。在为不施加离子引入控制用的高频的条件的情况下，使高频电力LF为0W。
在台12的上表面设置有用于以静电吸附力保持晶圆W的静电吸盘36，在静电吸盘36的外周侧设置有环状地包围晶圆W的周围的聚焦环38。静电吸盘36是将由导电膜形成的电极36a夹在一对绝缘膜36b、36c之间而成的，高压的直流电源40经由开关42和包覆线43来与电极36a电连接。能够利用从直流电源40供给的直流电流来以静电力将晶圆W吸附保持于静电吸盘36上。
在台12的内部设置有例如沿圆周方向延伸的环状的制冷剂室或制冷剂流路44。利用冷却装置经由配管46、48向该制冷剂流路44循环供给规定温度的制冷剂例如冷却水cw。能够利用制冷剂的温度来控制静电吸盘36上的晶圆W的处理过程中的温度。与此关联地，来自导热气体供给部的导热气体例如He气体经由气体供给管50供给到静电吸盘36的上表面与晶圆W的背面之间。另外，为了晶圆W的装载/卸载还设置有沿垂直方向贯通台12并能够上下移动的提升销及其升降机构等。
由侧壁气体喷出孔64喷出的规定的气体均匀地向电介质窗52之下的处理空间扩散。通过流过RF天线54的高频HF的电流，在RF天线54的周围产生磁力线贯通电介质窗52并通过腔室内的等离子体生成空间S这样的RF磁场，通过该RF磁场随时间的变化在处理空间的方位角方向产生RF感应电场。然后，由于该感应电场而向方位角方向加速的电子与供给的气体的分子、原子发生电离碰撞，生成甜甜圈状的等离子体。该甜甜圈状等离子体的自由基、离子在宽广的处理空间中向四方扩散，以自由基各向同性地下降、离子被直流偏置拉引的方式供给到晶圆W的上表面(被处理面)。这样一来，等离子体的活性种在晶圆W的被处理面引起化学反应和物理反应，将被加工膜蚀刻为所期望的图案。
该电感耦合型等离子体处理装置5如上述的那样在接近RF天线54的电介质窗52之下以甜甜圈状生成电感耦合的等离子体，使该甜甜圈状的等离子体在宽广的处理空间内分散，使等离子体的密度在台12附近(也就是晶圆W上)平均化。在此，甜甜圈状等离子体的密度依赖于感应电场的强度，进而依赖于供给到RF天线54的高频HF的功率(更准确地说是流过RF天线54的电流)的大小。即，高频HF的功率越高，甜甜圈状等离子体的密度越高，通过等离子体的扩散而处于台12附近处的等离子体的密度在整体上越高。另一方面，甜甜圈状等离子体向四方(特别是是径向)扩散的方式主要依赖于腔室10内的压力，压力越低，等离子体越多地集中于腔室10的中心部，台12附近的等离子体密度分布越具有在中心部高的倾向。另外，有时甜甜圈状等离子体内的等离子体密度分布也根据供给到RF天线54的高频HF的功率、导入到腔室10内的处理气体的流量等而改变。
在此，所谓的“甜甜圈状的等离子体”不限定为等离子体不处于腔室10的径向内侧(中心部)而只处于径向外侧这样的严格的环状的等离子体，不如说是指腔室10的径向外侧的等离子体的体积或密度比径向内侧处的大。另外，根据处理气体所使用的气体的种类、腔室10内的压力的值等条件，有时也不成为此处所说的“甜甜圈状的等离子体”。
控制部74具有未图示的CPU、ROM(Read Only Memory：只读存储器)、RAM(RandomAccess Memory：随机存取存储器)，按照存储于RAM等的制程所设定的过程来控制本实施方式所涉及的电感耦合型等离子体处理装置5的各部，由此控制本实施方式所涉及的蚀刻。
[掩模的堵塞/凹部的上端变细]
如图2的(a)所示，在将蚀刻对象膜8蚀刻为形成于蚀刻对象膜8上的掩模9的图案时，有时为了使掩模选择比提高，在蚀刻工序的期间进行在掩模9形成保护膜的工序(以下也称作“堆积工序”。)。特别是在形成具有高的A/R比的凹部的蚀刻中，使掩模选择比提高是重要的。
在堆积工序中，使包含有机物的化合物(有机膜R)主要堆积于掩模9的上表面，尽量不堆积于侧面，以避免如图2的(b)、(c)所示那样掩模9的开口部的堵塞、形成于蚀刻对象膜8的凹部的上端变细(蚀刻形状不是垂直的)。下面，也将使有机膜R以在将掩模9作为一例的规定膜的上表面堆积的厚度比在该规定膜的侧面堆积的厚度厚的方式进行堆积称作“各向异性的堆积”。
然而，在实际的堆积工序中，有机膜R不仅沿纵向附着于掩模9，还沿横向附着于掩模9，因此如图2的(c)所示，有时掩模9的开口部被有机膜R堵塞，使得无法进行蚀刻。
因此，在所述结构的本实施方式所涉及的电感耦合型等离子体处理装置5中，使膜各向异性地堆积于规定膜的凹部的图案的上部。下面，对在规定膜上各向异性地堆积有机膜R的本实施方式所涉及的处理方法进行说明。
[样本]
在图3中示出为了执行本实施方式所涉及的处理方法而使用的被处理体的样本的一例。在所使用的样本例中，在(a)“SiN L&S”的样本中，图案化后的SiN膜1的L&S(线&空间)形成于晶圆W上。SiN膜1中的图案化后的凹部的A/R比大概为3～5，不是一致的。
在(b)“高A/R”的样本中，形成有A/R比为18的凹部的SiN膜1的L&S形成于晶圆W上。在(c)“有机L&S”的样本中，形成有A/R比为2的L&S。在“有机L&S”的样本中，基底膜为SiO2膜2，在其上层叠有有机膜3和Si-ARC(Anti Reflective Coating：防反射膜)4。
在蚀刻中，需要提高掩模的选择比。因此，在本实施方式所涉及的蚀刻处理中，重复执行蚀刻工序和使有机膜堆积于掩模的上部的工序。
此外，在本样本的SiN膜1的图案上不存在掩模。在该情况下，SiN膜1的上部作为掩模发挥功能。因而，需要以不堵塞SiN膜1的开口部的方式在SiN膜1的上部进行各向异性高的有机膜R的堆积。上述样本的SiN膜1和Si-ARC4是供有机膜R堆积的规定膜的一例。
[实验：测定部位]
下面一边说明有机膜R的堆积工序中的实验结果的一例，一边考察用于进行各向异性高的有机膜R的堆积的优选的成膜条件。为了说明实验结果，首先参照图4来定义各膜的测定部位。图4的(a)表示SiN膜1的初始状态。在SiN膜1中形成有凹部。将凹部之间的SiN膜1的横向的宽度称作CD(Critical Dimension：关键尺寸)，将初始状态下的CD的最大值定义为“初始MaxCD”。
图4的(b)表示通过堆积工序在SiN膜1的图案的上部堆积了有机膜R后的状态。将形成于SiN膜1的上部的包括有机膜R的膜的横向的宽度称作“MaxCD”。ΔH为按照下式计算出的变量。
ΔH＝(MaxCD-初始MaxCD)/2
另外，将形成于SiN膜1的上部的有机膜R的高度定义为ΔV(Top Depo High：顶部沉积高度)。即，ΔV表示从SiN膜1的上表面到有机膜R的上端部的高度。
[实验1：气体的稀释度]
参照图5来说明关于本实施方式所涉及的堆积工序中的气体的稀释度进行了实验的实验1的结果。实验1的堆积条件1如下。
<堆积条件1>
压力：100mT(13.33Pa)
气体种类：C4F6/Ar
稀释度：0.4％、0.6％、1％
(稀释度表示C4F6气体的流量相对于Ar气体的流量的比率)
台温度：-50℃
成膜时间：600sec、300sec
高频HF的功率：300W
高频LF的功率：0W
根据实验1的结果，在“SiN L&S”、“高A/R”、“有机L&S”中的任一样本的情况下，不论稀释度为0.4％、0.6％、1％中的哪一个，在SiN膜1的上部和Si-ARC 4的上部均层叠有利用ΔV所示的厚度的有机膜R。另外，形成于SiN膜1和Si-ARC 4的凹部的开口部未被堵塞。MaxCD/ΔV所示的值在所有的样本的0.4％、0.6％、1％全部的稀释度时均小于1。也就是说，可知：在堆积条件1下，进行了SiN膜1和Si-ARC 4的上表面比各膜的侧面厚的各向异性的堆积。
图6是以曲线图示出实验1的结果的图。在图6的(a)的曲线图中，可知在横轴的ΔV与纵轴的MaxCD之间具有线性关系。也就是说，可知：当有机膜R的纵向的堆积增加时，有机膜R的横向的堆积也增加，宽度变宽。在图6的(b)的曲线图中，示出膜的各向异性的程度与稀释度之间的关系。在该曲线图中，纵轴的MaxCD/ΔV所示的值在横轴所示的所有的样本的所有的稀释度时均小于1。因而，可知：在所有的样本的所有的稀释度时均进行了纵向的膜的堆积比横向的膜的堆积多的各向异性的堆积。另外，具有稀释度越低则MaxCD/ΔV的宽度越小的倾向，有机膜R的堆积时的各向异性变强。其中，可知MaxCD/ΔV的最小值为0.705，有机膜R堆积时的侧面形状不是垂直的。
[实验2：气体的稀释度]
接着，参照图7来说明进一步增大本实施方式所涉及的堆积工序中的气体的稀释度来进行了实验的实验1的结果。在本实验中，使用了“SiN L&S”来作为样本。实验2的堆积条件2如下。
<堆积条件2>
压力：100mT(13.33Pa)
气体种类：C4F6/Ar
稀释度：1％、10％、50％
台温度：-50℃
成膜时间：300sec、30sec、20sec
高频HF的功率：300W
高频LF的功率：0W
根据实验2的结果，在稀释度为1％的情况下，在SiN膜1的上表面层叠有利用ΔV所示的高度的有机膜R。另外，SiN膜1的开口部未被堵塞，MaxCD/ΔV所示的值小于1。也就是说，可知：在堆积条件2下，在稀释度为1％的情况下，进行了各向异性的堆积。
另一方面，在稀释度为10％、50％的情况下，SiN膜1的开口部被堵塞。也就是说，可知：在堆积条件2下，在稀释度为10％、50％的情况下，进行了纵向的膜的堆积与横向的膜的堆积大致相同或者横向的膜的堆积比纵向的膜的堆积多的“各向同性的堆积”。
根据以上，可知：在堆积工序中供给的气体为Ar气体和C4F6气体的情况下，需要C4F6气体相对于Ar气体的比率(稀释度)为1％以下。
[实验3：温度依赖]
接着，参照图8来说明本实施方式所涉及的堆积工序中的温度依赖。除了台温度以外，实验3的堆积条件3与上述所示的实验2的堆积条件2相同。在堆积条件3中将台温度设定为20℃这一点与台温度被设定为-50℃的堆积条件2不同。在本实验中，使用了“SiN L&S”来作为样本。另外，在本实验中，没有得到稀释度为50％的情况下的结果。
根据实验3的结果，在稀释度为1％的情况下，SiN膜1的开口部未被堵塞，MaxCD/ΔV所示的值小于1。也就是说，可知：在堆积条件3下，在稀释度为1％的情况下，进行了各向异性的堆积。
另一方面，在稀释度为10％的情况下，SiN膜1的开口部被堵塞。另外，MaxCD/ΔV所示的值为∞。也就是说，可知：在堆积条件3下，在稀释度为10％的情况下，进行了各向同性的堆积。
根据以上的实验2、3，可知：在堆积工序中供给的气体为Ar气体和C4F6气体的情况下，如果C4F6气体相对于Ar气体的比率(稀释度)为1％以下，则台的温度的条件不是必需的条件。
[实验4：压力依赖]
接着，参照图9来说明本实施方式所涉及的堆积工序中的压力依赖。在本实验中，使用了“有机L&S”来作为样本。实验4的堆积条件4如下。
<堆积条件4>
腔室内压力：10mT(1.33Pa)、100mT、500mT(66.5Pa)
气体种类：C4F6/Ar
稀释度：1％、0.4％
台温度：-50℃
成膜时间：180sec、300sec、600sec
高频HF的功率：300W
高频LF的功率：0W
根据实验4的结果，在稀释度为1％的情况下，当压力为10mT时，MaxCD/ΔV的值比1大，在压力为100mT时，MaxCD/ΔV的值小于1。另外，在稀释度为0.4％的情况下，无论压力为100mT还是500mT，MaxCD/ΔV的值均小于1。根据以上，可知：在稀释度为1％以下的情况下，当使腔室内为100mT以上的压力时，进行了各向异性的堆积。另外，可知压力越高则越容易进行各向异性的堆积。
[实验5：稀释气体依赖]
接着，参照图10来说明本实施方式所涉及的堆积工序中的稀释气体依赖。在本实验中，使用了“有机L&S”来作为样本。实验5的堆积条件5如下。
<堆积条件5>
腔室内压力：100mT
气体种类：C4F6/Ar、C4F6/Kr
稀释度：1％
台温度：-50℃
成膜时间：300sec
高频HF的功率：300W
高频LF的功率：0W
根据实验5的结果，在作为稀释气体使用了Ar气体的情况下，MaxCD/ΔV的值小于1，相对于此，在作为稀释气体使用了Kr气体的情况下，MaxCD/ΔV的值大于1。根据以上，可知：作为对C4F6气体进行稀释的气体，优选使用Ar气体。
[实验6：LF依赖]
接着，参照图11来说明本实施方式所涉及的堆积工序中的LF依赖。在本实验中，使用了“有机L&S”来作为样本。实验6的堆积条件6如下。
<堆积条件6>
腔室内压力：100mT
气体种类：C4F6/Ar
稀释度：0.4％
台温度：-50℃
成膜时间：600sec
高频HF的功率：300W
高频LF的功率：0W、40W
根据实验6的结果，在不施加高频LF的功率的情况下，MaxCD/ΔV的值小于1，相对于此，在施加了40W的高频LF的功率的情况下，MaxCD/ΔV的值大于1。根据以上，优选的是不施加高频LF的功率。这是因为，当从C4F6气体和Ar气体生成的等离子体中的离子的运动由于施加高频LF的功率而增加时，有机膜R容易各向同性地堆积。
[总结]
参照图12～图14来说明执行本实施方式所涉及的堆积工序的情况下的实验结果的总结。图12是总结了本实施方式所涉及的堆积工序中的稀释度的实验结果的图。
图12的上段示出在执行堆积工序时将台温度设定为-50℃的情况下的稀释度与堆积的有机膜的测定结果的一例，下段示出将台温度设定为20℃的情况下的稀释度与堆积的有机膜的测定结果的一例。据此，可知：不管台温度为-50℃还是20℃，只要稀释度为1％以下，则MaxCD/ΔV的值小于1，进行有机膜R的各向异性的堆积。
图13是总结了执行本实施方式所涉及的堆积工序时的各种参数依赖的图。图13的(a)为表示样本为“SiN L&S”的情况下的稀释度与堆积的有机膜的MaxCD/ΔV的结果的关系的曲线图。图13的(b)为表示样本为“有机L&S”的情况下的稀释度与堆积的有机膜的MaxCD/ΔV的结果的关系的曲线图。另外，右侧的曲线图为将左侧的曲线图中的稀释度为10％以下的部分放大来表示的曲线图。
据此，不论在样本为“SiN L&S”的情况还是为“有机L&S”的情况下，在稀释度为1％以下的情况下，MaxCD/ΔV均小于1，能够使有机膜R各向异性地堆积。由此，能够防止在凹部的上部处掩模堵塞，并且能够通过有机膜R使掩模的选择比提高，能够蚀刻2以上的A/R比的蚀刻对象膜。
在图13的下段的右侧的曲线图中示出即使在稀释度为1％以下的情况下也存在MaxCD/ΔV为1以上的条件。具体地说，可知：在作为稀释气体使用了Kr气体的情况、施加了高频LF的情况以及使腔室内的压力为10mT以下的情况下，有机膜R各向同性地堆积。因而，优选的是作为稀释气体使用Ar气体。另外，优选的是不施加高频LF。并且，优选的是腔室内的压力为100mT以上。由此，能够使有机膜R各向异性地堆积。
图14为总结了针对各样本的本实施方式所涉及的堆积工序的20℃的实验结果的曲线图。图14的上段表示相对于时间的ΔV的累积值。中段表示相对于时间的MaxCD。下段表示相对于时间的、有机膜R的堆积量的部位依赖。
据此，如图14的上段和中段的曲线图所示，y函数所示的x的斜率为堆积速度，在任一样本中，均是当提高C4F6气体相对于Ar气体的比例时(也就是当稀释度变高时)，有机膜R的纵向的堆积速度(ΔV amount：ΔV量)和有机膜的宽度方向的堆积速度(MaxCD)变高。
另外，如图14的下段的曲线图所示，可知：根据有机膜R的纵向的堆积速度(ΔV)、有机膜R的底部处的堆积速度(Btm depo amount：底部堆积量)和有机膜的宽度方向的堆积速度(MaxCD)，堆积速度发生变化。也就是说，堆积速度根据有机膜R堆积的场所而发生变化。
[蚀刻处理]
参照图15来说明包括以上所说明的堆积工序的本实施方式所涉及的蚀刻处理。图15为表示本实施方式所涉及的蚀刻处理的一例的流程图。在本实施方式所涉及的蚀刻处理中，一边使有机膜各向异性地堆积于掩模上，一边对蚀刻对象膜进行蚀刻。作为蚀刻对象膜的一例，能够列举出SiN膜、SiO2膜。
下面，SiN膜、SiO2膜的上部作为掩模发挥功能。也就是说，作为掩模发挥功能的SiN膜1和Si-ARC 4是供有机膜堆积的规定膜的一例。本处理由图1所示的控制部74进行控制。
当开始图15的处理时，控制部74向腔室10的内部供给包含C4F6气体和Ar气体的第一气体(步骤S10：第一工序)。此时，控制部74将C4F6气体相对于Ar气体的比率、即稀释度控制为1％以下(步骤S10)。控制部74以向上部电极施加等离子体生成用的高频HF的电力、不施加偏置吸引用的高频LF的电力的方式进行控制(步骤S10)。
接着，控制部74从第一气体生成等离子体，使有机膜各向异性地进行堆积(S12：第二工序)。在第二工序中，能够使有机膜以在规定膜的上表面的堆积比在该规定膜的侧面的堆积厚的方式进行堆积。例如，能够使有机膜以由于有机膜的堆积引起的SiN膜、SiO2膜的高度方向的厚度的增加量比由于有机膜的堆积引起的SiN膜、SiO2膜的横向的相对于CD尺寸的增加量大的方式进行堆积。
接着，控制部74将包含碳氟气体的第二气体供给到腔室10的内部(步骤S14：第三工序)。此时，控制部74也可以施加等离子体生成用的高频HF的电力并且施加偏置吸引用的高频LF的电力。
接着，控制部74从供给的第二气体生成等离子体，对蚀刻对象膜进行蚀刻(步骤S16：第四工序)。接着，控制部74判定是否重复了规定次数(步骤S18)，重复步骤S10～S18的处理直到重复了规定次数为止，在重复了规定次数时，结束本处理。
据此，通过使有机膜各向异性地堆积于掩模的凹部的图案的上部，能够使掩模选择比提高，并且防止堵塞凹部的开口，来执行蚀刻。此外，在本实施方式中，设为重复规定次数的有机膜的堆积工序和蚀刻工序，但不限于此，也可以只进行一次堆积工序和蚀刻工序。
第一气体为包含含碳气体和非活性气体的气体即可。含碳气体可以为碳氟气体、碳氢气体、氢氟烃气体、醇中的任一种。更具体地说，含碳气体可以为C4F6、C5F8、C4F8、IPA(C3H8O)中的任一种。IPA为仲醇的一种。第二气体也可以包含C4F6气体、Ar气体和O2气体。
[其它等离子体处理装置]
本实施方式所涉及的蚀刻处理不限于图1的ICP装置。例如，本实施方式所涉及的蚀刻处理可以由图16所示的上下部双频CCP(Capacitively Coupled Plasma：电容耦合等离子体)装置执行。图16所示的上下部双频CCP装置为向上部电极侧施加等离子体生成用的高频HF的电力的电容耦合型等离子体处理装置的一例。
如图16所示，在上下部双频CCP装置中，在腔室110的内部设置有台120。在台120的上表面设置有用于以静电吸附力保持晶圆W的静电吸盘121，在静电吸盘121的径向外侧设置有环状地包围晶圆W的周围的聚焦环122。
在腔室10的内壁与台120的侧壁之间形成有环状的排气路，在该排气路的上部或入口安装有环状的隔板130。台120与第二高频电源150连接。第二高频电源150例如能够施加400kHz的偏置吸引用的高频LF的功率。但是，在本实施方式所涉及的蚀刻处理中，不施加偏置吸引用的高频LF的功率。
与台120相向的腔室110的顶部作为上部电极160发挥功能。第一高频电源140与上部电极160连接。第一高频电源140例如施加60MHz的等离子体生成用的高频HF的功率。
使用以上所说明的等离子体处理装置，能够使有机膜各向异性地堆积于晶圆W上所形成的凹部的图案的上部。此外，本实施方式所涉及的执行蚀刻处理的等离子体处理装置也可以为微波等离子体处理装置和远程等离子体装置中的任一种。
以上通过上述实施方式对处理方法和等离子体处理装置进行了说明，但本发明所涉及的处理方法和等离子体处理装置不限定于上述实施方式，在本发明的范围内能够进行各种变形和改进。上述多个实施方式所记载的事项能够在不互相矛盾的范围内进行组合。
在本说明书中，作为被处理体的一例列举晶圆W来进行了说明，但被处理体不限于此，也可以为LCD(Liquid Crystal Display：液晶显示器)、FPD(Flat Panel Display：平板显示器)所用的各种基板、光掩模、CD基板、印刷基板。

Claims (10)

1.一种处理方法，其用于对表面形成有规定膜的图案的被处理体进行处理，所述处理方法包括以下工序：
第一工序，向腔室的内部供给包含含碳气体和非活性气体的第一气体；以及
第二工序，施加等离子体生成用的高频电力，从供给的所述第一气体生成等离子体，使包含有机物的化合物堆积于被处理体上所形成的所述规定膜的图案上、而不堆积于由所述图案形成的凹部的底面，
其中，所述第一气体中的所述含碳气体相对于所述非活性气体的比率为1%以下，
在所述第二工序中，使包含有机物的化合物以在所述规定膜的图案的上表面堆积的厚度比在该规定膜的图案的侧面堆积的厚度厚的方式堆积于所述规定膜的图案上。
2.根据权利要求1所述的处理方法，其特征在于，还包括以下工序：
第三工序，向所述腔室的内部供给包含碳氟气体的第二气体；以及
第四工序，从供给的所述第二气体生成等离子体，对所述规定膜之下的膜进行蚀刻。
3.根据权利要求2所述的处理方法，其特征在于，
将所述第二工序和所述第四工序重复进行规定次数。
4.根据权利要求1所述的处理方法，其特征在于，
所述含碳气体为碳氟气体、碳氢气体、氢氟烃气体、醇中的任一种。
5.根据权利要求4所述的处理方法，其特征在于，
所述含碳气体为C4F6、C5F8、C4F8、IPA即C3H8O中的任一种。
6.根据权利要求1所述的处理方法，其特征在于，
所述非活性气体为Ar。
7.根据权利要求1所述的处理方法，其特征在于，
向配置于所述腔室的顶部的上部电极施加等离子体生成用的高频电力。
8.根据权利要求1所述的处理方法，其特征在于，
不对所述腔室施加偏置吸引用的高频电力。
9.根据权利要求1所述的处理方法，其特征在于，
所述处理方法由电感耦合型等离子体处理装置、向上部电极侧施加等离子体生成用的高频电力的电容耦合型等离子体处理装置、微波等离子体处理装置和远程等离子体装置中的任一种来执行。
10.一种等离子体处理装置，其用于对表面形成有规定膜的图案的被处理体进行处理，所述处理装置具有载置被处理体的台、供给气体的气体供给部以及控制部，
其中，所述控制部进行控制使得进行以下处理：
第一处理，向腔室的内部供给包含含碳气体和非活性气体的第一气体，以及
第二处理，施加等离子体生成用的高频电力，从供给的所述第一气体生成等离子体，使包含有机物的化合物堆积于被处理体上所形成的所述规定膜的图案上、而不堆积于由所述图案形成的凹部的底面，
其中，使所述第一气体中的所述含碳气体相对于所述非活性气体的比率为1%以下，
在所述第二处理中，使包含有机物的化合物以在所述规定膜的图案的上表面堆积的厚度比在该规定膜的图案的侧面堆积的厚度厚的方式堆积于所述规定膜的图案上。
CN201810165922.6A 2017-02-28 2018-02-28 处理方法和等离子体处理装置 Active CN108511339B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-036892 2017-02-28
JP2017036892A JP6861535B2 (ja) 2017-02-28 2017-02-28 処理方法及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
CN108511339A CN108511339A (zh) 2018-09-07
CN108511339B true CN108511339B (zh) 2022-12-13

Family

ID=63245383

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810165922.6A Active CN108511339B (zh) 2017-02-28 2018-02-28 处理方法和等离子体处理装置

Country Status (5)

Country Link
US (1) US10651044B2 (zh)
JP (1) JP6861535B2 (zh)
KR (1) KR102535095B1 (zh)
CN (1) CN108511339B (zh)
TW (1) TWI758413B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7090521B2 (ja) * 2018-09-26 2022-06-24 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11437261B2 (en) 2018-12-11 2022-09-06 Applied Materials, Inc. Cryogenic electrostatic chuck
JP7174634B2 (ja) * 2019-01-18 2022-11-17 東京エレクトロン株式会社 膜をエッチングする方法
US10886136B2 (en) * 2019-01-31 2021-01-05 Tokyo Electron Limited Method for processing substrates
US11764041B2 (en) 2019-06-14 2023-09-19 Applied Materials, Inc. Adjustable thermal break in a substrate support
US11373893B2 (en) 2019-09-16 2022-06-28 Applied Materials, Inc. Cryogenic electrostatic chuck
US11646183B2 (en) 2020-03-20 2023-05-09 Applied Materials, Inc. Substrate support assembly with arc resistant coolant conduit
US11087989B1 (en) 2020-06-18 2021-08-10 Applied Materials, Inc. Cryogenic atomic layer etch with noble gases

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
CN101431023A (zh) * 2007-11-02 2009-05-13 应用材料股份有限公司 在基板上形成高纵横比特征的方法
CN101606231A (zh) * 2007-02-05 2009-12-16 朗姆研究公司 超高纵横比电介质刻蚀
JP2017022154A (ja) * 2015-07-07 2017-01-26 東京エレクトロン株式会社 エッチング方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618379A (en) * 1991-04-01 1997-04-08 International Business Machines Corporation Selective deposition process
JP3250269B2 (ja) * 1992-02-18 2002-01-28 ソニー株式会社 ドライエッチング方法
JP3662275B2 (ja) * 1994-07-13 2005-06-22 ソニー株式会社 ドライエッチング方法
JP3353492B2 (ja) * 1994-10-18 2002-12-03 ソニー株式会社 シリコン材料のパターニング方法
US6569774B1 (en) * 2000-08-31 2003-05-27 Micron Technology, Inc. Method to eliminate striations and surface roughness caused by dry etch
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
JP4507120B2 (ja) * 2005-11-11 2010-07-21 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
JP4922718B2 (ja) * 2006-10-04 2012-04-25 株式会社日立ハイテクノロジーズ 絶縁膜ドライエッチング方法
JP5916056B2 (ja) * 2010-08-23 2016-05-11 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US8664126B2 (en) * 2011-06-10 2014-03-04 Applied Materials, Inc. Selective deposition of polymer films on bare silicon instead of oxide surface
JP6050944B2 (ja) 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
US9514932B2 (en) 2012-08-08 2016-12-06 Applied Materials, Inc. Flowable carbon for semiconductor processing
JP2014220387A (ja) * 2013-05-08 2014-11-20 東京エレクトロン株式会社 プラズマエッチング方法
US9396961B2 (en) * 2014-12-22 2016-07-19 Lam Research Corporation Integrated etch/clean for dielectric etch applications
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
CN101606231A (zh) * 2007-02-05 2009-12-16 朗姆研究公司 超高纵横比电介质刻蚀
CN101431023A (zh) * 2007-11-02 2009-05-13 应用材料股份有限公司 在基板上形成高纵横比特征的方法
JP2017022154A (ja) * 2015-07-07 2017-01-26 東京エレクトロン株式会社 エッチング方法

Also Published As

Publication number Publication date
US20180247826A1 (en) 2018-08-30
CN108511339A (zh) 2018-09-07
KR20180099565A (ko) 2018-09-05
KR102535095B1 (ko) 2023-05-19
JP2018142651A (ja) 2018-09-13
TWI758413B (zh) 2022-03-21
TW201836011A (zh) 2018-10-01
JP6861535B2 (ja) 2021-04-21
US10651044B2 (en) 2020-05-12

Similar Documents

Publication Publication Date Title
CN108511339B (zh) 处理方法和等离子体处理装置
JP7061918B2 (ja) プラズマエッチング方法及びプラズマ処理装置
CN108504996B (zh) 成膜方法和等离子体处理装置
US9997332B2 (en) Plasma processing apparatus and plasma processing method
US9953811B2 (en) Plasma processing method
KR101245430B1 (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US10734201B2 (en) Substrate processing apparatus
US11145490B2 (en) Plasma processing method
US20110094682A1 (en) Plasma processing apparatus
US11387134B2 (en) Process kit for a substrate support
KR20010062707A (ko) 플라즈마처리장치 및 이것을 사용한 플라즈마처리방법
US10410873B2 (en) Power modulation for etching high aspect ratio features
TWI661465B (zh) Plasma processing device
US20240290625A1 (en) Plasma processing apparatus
US11710643B2 (en) Method of etching and plasma processing apparatus
US20220344134A1 (en) Process kit for a substrate support
WO2024015187A1 (en) Process kit for a substrate support

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant