JP2006148075A - 成膜方法及びプラズマ成膜装置 - Google Patents

成膜方法及びプラズマ成膜装置 Download PDF

Info

Publication number
JP2006148075A
JP2006148075A JP2005293045A JP2005293045A JP2006148075A JP 2006148075 A JP2006148075 A JP 2006148075A JP 2005293045 A JP2005293045 A JP 2005293045A JP 2005293045 A JP2005293045 A JP 2005293045A JP 2006148075 A JP2006148075 A JP 2006148075A
Authority
JP
Japan
Prior art keywords
film
plasma
film forming
metal
bias power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005293045A
Other languages
English (en)
Other versions
JP2006148075A5 (ja
Inventor
Kenji Suzuki
健二 鈴木
Taro Ikeda
太郎 池田
Tatsuo Hatano
達夫 波多野
Yasushi Mizusawa
寧 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005293045A priority Critical patent/JP2006148075A/ja
Publication of JP2006148075A publication Critical patent/JP2006148075A/ja
Publication of JP2006148075A5 publication Critical patent/JP2006148075A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】ボイド等を生ずることなく被処理体の凹部を埋め込むことができ、しかもメッキ処理の負担を軽くして、表面の研磨処理の負担も軽減することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器14内でプラズマにより金属ターゲット56をイオン化させて金属イオンを発生させ、金属イオンを処理容器内の載置台20上に載置した被処理体Sにバイアス電力により引き込んで凹部2が形成されている被処理体に金属膜74を堆積させて凹部を埋め込むようにした成膜方法において、バイアス電力を、被処理体の金属ターゲットに対する対向面に関して、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜処理を行う。これにより、ボイド等を生ずることなく被処理体の凹部を埋め込むことができる。
【選択図】図1

Description

本発明は、成膜方法及びプラズマ成膜装置に係り、特に半導体ウエハ等の被処理体に形成されている凹部を効果的に埋め込むようにした成膜方法及びプラズマ成膜装置に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある(特許文献1)。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層との密着性等を考慮して、一般的にはタンタル金属(Ta)やタンタル窒化膜(TaN)等がバリヤ層として用いられる。
そして、上記凹部内を埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をCMP(Chemical Mechanical Polishing)処理等により研磨処理して取り除くようになっている。
この点については図8を参照して説明する。図8は半導体ウエハの凹部の従来の埋め込み工程を示す図である。この半導体ウエハSの表面には、ビアホールやスルーホールや溝(トレンチやDual Damascene構造)等に対応する凹部2が形成されており、この凹部2は設計ルールの微細化に伴ってアスペクト比が非常に大きく(例えば3〜4程度に)なっており、この凹部2の幅、或いは内径は例えば120nm程度になっている。
この半導体ウエハSの表面には上記凹部2内の内面も含めて略均一に例えばTaN膜及びTa膜の積層構造よりなるバリヤ層4がプラズマスパッタ装置にて予め形成されている(図8(A)参照)。そして、プラズマスパッタ装置にて上記凹部2内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜6を形成する(図8(B)参照)。このシード膜6をプラズマスパッタ装置内で形成する際、半導体ウエハ側に高周波電圧のバイアス電力を印加して、銅の金属イオンの引き込みを効率良く行うようになっている。更に、上記ウエハ表面に3元素(3D)の銅メッキ処理を施すことにより上記凹部2内を例えば銅膜よりなる金属膜8で埋め込むようになっている。その後は、上記ウエハ表面の余分な金属膜8、シード膜6及びバリヤ層4を上記したCMP処理等を用いて研磨処理して取り除くことになる。
特開2000−77365号公報
ところで、一般的にプラズマスパッタ装置内で成膜を行う場合、上述のように半導体ウエハ側にバイアス電力を印加して金属イオンの引き込みを促進させることによって、成膜レートを大きくするようになっている。この場合、バイアス電圧を過度に大きくすると、プラズマを発生させるために装置内に導入されている不活性ガス、例えばアルゴンガスのイオンによりウエハ表面がスパッタされて折角堆積した金属膜が削り取られてしまうので、上記バイアス電力はそれ程大きくは設定されていない。
しかしながら、上記のように銅膜よりなるシード膜6を形成する場合、図8(B)に示すように、凹部2内の側壁の下部の領域B1の部分にシード膜が非常に付き難いことからこの領域B1に十分な厚さのシード膜6が形成されるまで長い時間に亘って成膜処理を行うと、凹部2の上端の開口部におけるシード膜6の部分に、この開口を挟めるような形で突出したオーバハング部分10が発生してしまう。このため、その後にこの凹部2をメッキ等により銅膜よりなる金属膜8で埋め込んでも内部が十分に埋まらずにボイド11が発生する場合がある、という問題があった。
また、上記のように開口部分が非常に狭くなった凹部2内をメッキ処理により埋め込むためには多品種の添加剤等を必要とするなどの操作が非常に煩雑な、いわゆる3元系メッキ処理を行わなければならない、という問題もあった。
更には、上記した3元系メッキ処理によると、ウエハ上面の金属膜8の厚さH1が非常に大きくなるので、この後にウエハ上面の余分な金属膜8等を研磨処理により取り除く時に、研磨処理に時間がかかり過ぎる、といった問題もある。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、ボイド等を生ずることなく被処理体の凹部を埋め込むことができ、しかもメッキ処理の負担を軽くして、表面の研磨処理の負担も軽減することができる成膜方法及びプラズマ成膜装置を提供することにある。
本発明者等は、プラズマスパッタによる成膜方法について鋭意研究した結果、載置台に供給するバイアス電力を制御して金属イオンに対する引き込みによる成膜とプラズマガスによるスパッタエッチングとを同時にバランスよく生じさせることによって半導体ウエハ表面に形成されている非常に微細な凹部の側壁に金属膜を均一に形成しつつこの凹部内の大部分を埋め込むことができる、という知見を得ることにより、本発明に至ったものである。
請求項1に係る発明は、真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで凹部が形成されている前記被処理体に金属膜を堆積させて前記凹部を埋め込むようにした成膜方法において、前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜処理を行うようにしたことを特徴とする成膜方法である。
このように、載置台に供給するバイアス電力を制御して金属イオンに対する引き込みによる成膜とプラズマガスによるスパッタエッチングとを同時にバランスよく生じさせることによって被処理体の表面に形成されている非常に微細な凹部の側壁に金属膜を均一に形成しつつこの凹部内の大部分を埋め込むことができる。この結果、被処理体の表面に形成されている凹部を、その後のメッキ処理を行うことにより例えば銅等の金属によりボイドを発生させることなく適正に埋め込むことができる。
この場合、例えば請求項2に規定するように、前記成膜処理後に、メッキ処理を行うようにしている。
また例えば請求項3に規定するように、前記メッキ処理後に、表面を研磨して平坦化する研磨処理を行うようにしている。
また例えば請求項4に規定するように、前記凹部の幅、或いは径は100nm以下であり、アスペクト比は3以上である。
また例えば請求項5に規定するように、前記金属膜は、銅、アルミニウム、タングステンの内のいずれか1つである。
請求項6に係る発明は、真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで凹部が形成されている前記被処理体に金属膜を堆積させて前記凹部を埋め込むようにした成膜方法において、前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートがプラズマガスによるスパッタエッチングのエッチングレートよりも遥かに大きくなるように設定して成膜を行う第1の成膜工程と、前記バイアス電力を、前記対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜を行う第2の成膜工程と、を複数回順次繰り返し行うようにしたことを特徴とする成膜方法である。
このように、前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートがプラズマガスによるスパッタエッチングのエッチングレートよりも遥かに大きくなるように設定して成膜を行う第1の成膜工程と、前記バイアス電力を、前記対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜を行う第2の成膜工程と、を複数回順次繰り返し行うようにしたので、凹部の径や幅が大きくて、しかもアスペクト比も大きい場合でも、この凹部の内面の全域に対して金属膜を形成することが可能となる。
この場合、例えば請求項7に規定するように、前記繰り返される成膜工程は、前記第1の成膜工程で終了する。
また例えば請求項8に規定するように、前記第1及び第2の成膜工程を複数回順次繰り返し行った後、メッキ処理を行う。
また例えば請求項9に規定するように、前記メッキ処理後に、表面を研磨して平坦化する研磨処理を行う。
また例えば請求項10に規定するように、前記被処理体は、ICチップ同士を結合するインターポーザである。
また例えば請求項11に規定するように、前記被処理体の凹部に埋め込まれる金属膜により誘導コイルが形成される。
また例えば請求項12に規定するように、前記金属膜は、銅、アルミニウム、タングステンの内のいずれか1つである。
請求項13に係る発明は、真空引き可能になされた処理容器と、凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、前記載置台に対して所定のバイアス電力を供給するバイアス電源と、前記バイアス電源を制御するバイアス電源制御部と、を有するプラズマ成膜装置において、前記バイアス電源制御部は、前記バイアス電源より出力されるバイアス電力を、前記被処理体の前記ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して、前記凹部に金属膜を堆積させて埋め込むように構成したことを特徴とするプラズマ成膜装置である。
請求項14に係る発明は、真空引き可能になされた処理容器と、凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、前記載置台に対して所定のバイアス電力を供給するバイアス電源と、前記バイアス電源を制御するバイアス電源制御部と、前記処理容器内へ導入させたガスをプラズマ化して前記金属ターゲットをイオン化させて金属イオンを形成する工程と、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるようなバイアス電圧を印加して前記凹部に金属膜を堆積させて埋め込むようにする工程とを実行するように装置全体を制御する装置制御部と、を備えたことを特徴とするプラズマ成膜装置である。
本発明の成膜方法及びプラズマ成膜装置によれば、次のように優れた作用効果を発揮することができる。
請求項1〜5、13、14に係る発明によれば、載置台に供給するバイアス電力を制御して金属イオンに対する引き込みによる成膜とプラズマガスによるスパッタエッチングとを同時にバランスよく生じさせることによって半導体ウエハ表面に形成されている非常に微細な凹部の側壁に金属膜を均一に形成しつつこの凹部内の大部分を埋め込むことができる。この結果、被処理体の表面に形成されている凹部を、その後のメッキ処理を行うことにより例えば銅等の金属によりボイドを発生させることなく適正に埋め込むことができる。
請求項6〜12に係る発明によれば、バイアス電力を、被処理体の金属ターゲットに対する対向面に関して、金属イオンに対する引き込みによる成膜レートがプラズマガスによるスパッタエッチングのエッチングレートよりも遥かに大きくなるように設定して成膜を行う第1の成膜工程と、バイアス電力を、上記対向面に関して、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜を行う第2の成膜工程と、を複数回順次繰り返し行うようにしたので、凹部の径や幅が大きくて、しかもアスペクト比も大きい場合でも、この凹部の内面の全域に対して金属膜を形成することができる。
以下に、本発明に係る成膜方法及びプラズマ成膜装置の一実施例を添付図面に基づいて詳述する。
図1は本発明に係るプラズマ成膜装置の一例を示す断面図である。ここではプラズマ成膜装置としてICP(Inductively Coupled Plasma)型プラズマスパッタ装置を例にとって説明する。図示するように、このプラズマ成膜装置12は、例えばアルミニウム等により筒体状に成形された処理容器14を有している。この処理容器14は接地され、この底部16には排気口18が設けられて、スロットルバルブ66を介して真空ポンプ68により真空引き可能になされている。
この処理容器14内には、例えばアルミニウムよりなる円板状の載置台20が設けられると共に、この上面に静電チャック22が設置されており、この静電チャック22上に被処理体である半導体ウエハSを吸着して保持できるようになっている。尚、この静電チャック22には、図示しない吸着用の直流電圧が必要に応じて印加される。この載置台20は、この下面の中心部より下方へ延びる支柱24により支持されており、この支柱24の下部は、上記容器底部16を貫通している。そして、この支柱24は、図示しない昇降機構により上下移動可能になされており、上記載置台20自体を昇降できるようにしている。
上記支柱24を囲むようにして伸縮可能になされた蛇腹状の金属ベローズ26が設けられており、この金属ベローズ26は、その上端が上記載置台20の下面に気密に接合され、また下端が上記底部16の上面に気密に接合されており、処理容器14内の気密性を維持しつつ上記載置台20の昇降移動を許容できるようになっている。この載置台20には、ウエハSを冷却する冷媒を流す冷媒循環路28が形成されており、この冷媒は支柱24内の図示しない流路を介して給排されている。また容器底部16には、これより上方に向けて例えば3本(図示例では2本のみ記す)の支持ピン30が起立させて設けられており、また、この支持ピン30に対応させて上記載置台20にピン挿通孔32が形成されている。
従って、上記載置台20を降下させた際に、上記ピン挿通孔32を貫通した支持ピン30の上端部でウエハSを受けて、このウエハSを外部より侵入する図示しない搬送アームとの間で移載ができるようになっている。このため、処理容器14の下部側壁には、上記搬送アームを侵入させるために開閉可能になされたゲートバルブ34が設けられている。
またこの載置台20に設けた上記静電チャック22には、配線36を介して例えば13.56MHz高周波を発生する高周波電源よりなるバイアス電源38が接続されており、上記載置台20に対して所定のバイアス電力を印加できるようになっている。またこのバイアス電源38は、例えばマイクロコンピュータ等よりなるバイアス電源制御部40により、その出力されるバイアス電力を必要に応じて制御できるようになっている。
一方、上記処理容器14の天井部には、例えば窒化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板42がOリング等のシール部材44を介して気密に設けられている。そして、この透過板42の処理容器14内の処理空間52に例えばプラズマガスとしてのArガスをプラズマ化してプラズマを発生するためのプラズマ発生源46が設けられる。具体的には、このプラズマ発生源46は、上記透過板42に対応させて設けた誘導コイル部48を有しており、この誘導コイル部48には、プラズマ発生用の例えば13.56MHzの高周波電源50が接続されて、上記透過板42を介して処理空間52に高周波を導入できるようになっている。
また上記透過板42の直下には、導入される高周波を拡散させる例えばアルミニウムよりなるバッフルプレート54が設けられる。そして、このバッフルプレート54の下部には、上記処理空間52の上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状(截頭円錐殻状)になされた金属ターゲット56が設けられており、この金属ターゲット56には可変直流電源58が接続されている。ここでは金属ターゲット56として例えばタンタル金属や銅等が用いられ、これら金属はプラズマ中のArイオンにより金属原子、或いは金属原子団としてスパッタされると共に、プラズマ中を通過する際にイオン化される。
またこの金属ターゲット56の下部には、上記処理空間52を囲むようにして例えばアルミニウムよりなる円筒状の保護カバー60が設けられており、この保護カバー60は接地されると共に、この下部は内側へ屈曲されて上記載置台20の側部近傍に位置されている。また処理容器14の底部には、この処理容器14内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口62が設けられる。このガス導入口62からは、プラズマガスとして例えばArガスや他の必要なガスが、ガス流量制御器、バルブ等よりなるガス制御部64を通して供給される。
ここでプラズマ成膜装置12の各構成部は、装置制御部100に接続されて制御される構成となっている。具体的には装置制御部100は、バイアス電源制御部40、高周波電源50、可変直流電源58、ガス制御部64、スロットルバルブ66、真空ポンプ68等の動作を制御し、本発明の金属膜を成膜する時に次のように動作する。
まず真空ポンプ68を動作させることにより真空にされた処理容器14内に、ガス制御部64を動作させつつArガスを流し、スロットルバルブ66を制御して処理容器14内を所定の真空度に維持する。その後、可変直流電源58を介してDC電力を金属ターゲット56に印加し、更に高周波電源50を介して誘導コイル部48に高周波電力を印加する。
一方、装置制御部100はバイアス電源制御部40にも指令を出し、載置台20に対して所定のバイアス電力を印加する。このように制御された処理容器14内においては、金属ターゲット56、誘導コイル部48に印加された電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンは金属ターゲット56に衝突し、この金属ターゲット56がスパッタされる。
また、スパッタされた金属ターゲット56の金属原子、金属原子団はプラズマ中を通る際にイオン化されると共に載置台20に印加されたバイアス電力に引きつけられ、ウエハSに対し垂直性の高い金属イオンとして載置台20上のウエハSに堆積する。
後述するように、装置制御部100は、バイアス電源制御部40にさらに大きな出力を出す指令を与えることによりプラズマ中のArイオンにおいても載置台20側に引きつけることが可能となり、成膜とスパッタエッチングの両方が同時に起きることが達成される。ここで装置各構成部の制御は、装置制御部100により、所定の条件で金属膜の成膜が行われるように作成されたプログラムに基づいて制御されるようになっている。この際、フロッピ(登録商標)ディスク(FD)やコンパクトディスク(CD)、フラッシュメモリー等の記憶媒体に、各構成部の制御を行うための命令を含むプログラムを格納しておき、このプログラムに基づいて所定の条件で処理を行うように各構成部を制御させるようにしても良い。
次に、以上のように構成されたプラズマ成膜装置を用いて行われる本発明方法について説明する。
<第1実施例>
図2はスパッタエッチングの角度依存性を示すグラフ、図3はバイアス電力とウエハ上面の成膜量との関係を示すグラフ、図4は本発明方法の第1実施例を説明するための各工程を示す図である。
まず本発明方法の特徴は、プラズマによるスパッタ成膜を行う際に、バイアス電力を適切な大きさに制御することにより、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態にして、半導体ウエハに形成されている凹部の側壁に金属膜を堆積させつつ凹部を埋め込むようにした点である。
具体的には、この時のバイアス電力は、金属ターゲット56に対する対向面、すなわち図1においてはウエハの上面に関して、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような大きさに設定される。
この点について更に詳しく説明する。
まず、成膜量を考慮しないでプラズマガスによるスパッタエッチングのエッチングレートについてその特性を検討すると、スパッタ面の角度とエッチングレートとの関係は図2に示すグラフのようになる。ここでスパッタ面の角度とは、スパッタ面の法線がスパッタガス(Arガス)の入射方向(図1中では下向き方向)となす角度を指し、例えばウエハ上面及び凹部の底部は共に”0度”であり、凹部側壁は”90度”である。
このグラフから明らかなように、ウエハ上面(スパッタ面の角度=0度)はある程度スパッタエッチングが行われ、凹部の側壁(スパッタ面の角度=90度)はほとんどスパッタエッチングが行われず、また凹部の開口の角部(スパッタ面の角度=40〜80度近傍)はかなり激しくスパッタエッチングされることが判る。
さて、図1に示すようなICP型スパッタ装置よりなるプラズマ成膜装置では、ウエハS側に印加するバイアス電力とウエハ上面(凹部の側壁ではない)に堆積する成膜量との関係は図3に示すような関係となる。すなわち、一定のプラズマ発生用高周波電力を加えている状況において、バイアス電力がそれ程大きくない場合には、金属イオンの引き込みによって高い成膜量が得られるが、更にバイアス電力が増加すると、ウエハ表面がバイアス電力により加速されたプラズマガスのイオンによりスパッタされる傾向が次第に強くなり(図2参照)、この結果、折角、堆積した金属膜がエッチングされてしまう。このエッチングは当然のこととしてバイアス電力が大きくなる程、激しくなる。
従って、金属イオンに対する引き込みによる成膜レートとプラズマガスのイオンによるスパッタエッチングのエッチングレートとが同一になると、成膜とエッチングとが相殺されて、ウエハ上面の成膜量が”ゼロ”になり、この時の条件は図3中の点X1(バイアス電力:350W)に対応する。尚、図3中のバイアス電力や成膜量は単に一例を示したに過ぎず、装置や成膜時間等によってこれらの数値が変動するのは勿論である。
従来、この種のスパッタ装置で一般的に動作される条件は、領域A1の部分であり、バイアス電力をあまり大きくせずに、高い成膜量(成膜レート)を稼ぐことができる領域であった。これに対して、本発明方法の特定の成膜工程では、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような領域A2で行う。ここで”略均衡”とは、ウエハ上面の成膜量が”ゼロ”の場合のみならず、領域A1における成膜量と比較して3/10程度までの僅かな膜厚で成膜量が生ずる場合も含むものである。
さて、以上のような現象を理解した上で、本発明に方法について説明する。
まず、載置台20を下方へ降下させた状態で処理容器14のゲートバルブ34を介して真空引き可能になされた処理容器14内へウエハSを搬入し、これを支持ピン30上に支持させる。そして、この状態で載置台20を上昇させると、この上面にウエハSが受け渡され、このウエハSが静電チャック22により載置台20の上面に吸着される。
そして、載置台20上にウエハSを載置した吸着固定したならば、成膜処理を開始する。この時、ウエハSの上面には、図8において説明したようにビアホールやスルーホールや溝のような凹部2が形成されており、更に図1に示す装置と同様な構造の別のプラズマ成膜装置にて、Ta金属をターゲットにして、TaN/Ta膜等の積層構造よりなるバリヤ層4が、凹部2内の内面を含むウエハ表面の全面に予め搬入前に前工程で形成されている(図4(A)参照)。尚、この凹部2の幅(溝の場合)や径(穴の場合)は、非常に微細化されて数100nm以下であり、アスペクト比は最大5程度である。
まず、金属ターゲット56としてここでは銅が用いられており、処理容器14内を所定の圧力に真空引きした後に、プラズマ発生源46の誘導コイル部48に高周波電圧を印加し、且つバイアス電源38より所定のバイアス電力を載置台20の静電チャック22に印加して成膜を行う。ここでは、銅膜よりなる金属膜を形成するためにガス導入口62よりプラズマガスである例えばArガスを処理容器14内に供給する。
そして、本発明の特徴とする成膜工程を行う。すなわち、この成膜工程では、バイアス電力を図3中の領域A2内に設定する。例えばここではウエハ上面の成膜量を略”ゼロ”に設定するためにバイアス電力を図3中のポイントX1、或いはポイントX1より少し電力が少ない領域A3に設定して金属膜であるCu膜の成膜を行う。この時のバイアス電力は、具体的には320〜350Wである。尚、この時にガス導入口62からは上述したようにArガスのみを供給する。これにより、図4(B)に示すように、ウエハSの上面には金属膜はほとんど堆積せずに凹部2内の側壁及び凹部2内の底部にCu膜よりなる金属膜6が略均一に堆積することになる。
そして、上記バイアス電力の条件で成膜処理を継続的に行って行くと、図4(C)〜図4(F)に示すように、ウエハSの上面には金属膜はほとんど堆積せずに、或いは非常に僅かな厚さで金属膜6が形成された状態を維持したまま、凹部2内の側壁の金属膜6がその膜厚の均一性を保持したまま少しずつ膜厚が増加し、これと同時に、凹部2内の底部には金属膜6が順次積層して底部よりボイドを生ずることなく埋め込まれて行く。
この理由は次のように説明される。すなわち、上述のようにバイアス電力の大きさを図3中の領域A2、或いはポイントX1に設定することにより金属イオンの引き込み方向と直交することになるウエハ上面は、前述したように金属イオンの成膜レートとスパッタによるエッチングレートとが略均衡するので、結果的に金属膜の成膜量が略ゼロ、或いは僅かな厚さになるからである。また、凹部2の幅や径が数100nm以下となる非常に微細な場合には、この凹部2内の底部に関しては、この部分でスパッタにより飛散された飛散金属70がこの凹部2内の側壁に付着して堆積することになり、この結果、従来方法では金属膜が付着し難かった凹部2内の底部の側壁に金属膜6が付着して側壁部分の膜厚が略均一化することになる。
更に、凹部2内の底部側壁に金属膜6が付着すると、この金属膜6が中央部に競り出てくるので、この結果、底部にも次第に金属膜6が堆積してきて凹部2内を埋めて行くことになる。また凹部2の開口にオーバハング部分8(図8参照)が生じない理由も、上記したように成膜現象とエッチング現象とが互いに相殺するように作用した結果による。
このように金属イオンの成膜レートと、プラズマガスによるエッチングレートとが略均衡する成膜方法において、重要な点は、成膜に寄与する金属はプラズマ中において中性金属原子を含まず、略全てがイオン化されている(95%以上、好ましくは99%以上)点である。
このためにはプラズマ発生源46の高周波電力を高く設定すればよい(5000〜6000W)。すなわち、成膜種として中性金属原子を含んでいると、ウエハ上面での成膜量がゼロであっても凹部2内の底部においてはエッチングが発生してしまい、下地膜であるバリヤ層4がダメージを受けるので、好ましくない。このエッチングが発生する理由は、もしプラズマ中に中性金属原子が存在すると、この中性金属原子はウエハ上面には成膜するが、凹部2の底部には、ウエハSに対する垂直性が低いことから、この中性金属原子が到達できないからである。このため凹部2の底部においては、金属イオンよりもプラズマガスのイオンの方が多くなり、エッチングされてしまうことになる。
尚、ここで説明を単純化するため、プラズマガスのイオン1個により、成膜された金属原子(或いは金属イオン)1個が飛び出る(エッチングされる)と想定している。
また本発明による成膜方法では、凹部2の側壁に金属膜を堆積させていることから、金属イオンのウエハに対する垂直性はある程度低い方が好ましい。このため処理容器14内の圧力を、従来の成膜方法と比較して高く維持して低真空状態とし(1〜100mTorr、より好ましくは3〜10mTorr)、金属イオンの平均自由工程を短くする。これにより金属イオンがプラズマガスに衝突する回数が増え、ウエハに対する垂直性を低くすることができる。
この点について、図5を参照しつつ説明する。図5はバイアス電力やプロセス圧力に対する金属イオンの垂直性を示すグラフである。図5においてA、B及びCで示される各楕円は、ウエハ上面において単位面積当たりに成膜される金属イオンの量とその入射角を示している。つまり各楕円に対して原点から直線を引いた場合、原点からその交点までの長さが金属イオン量となり、X軸とのなす角度が入射角となる。
ただしここでは、ウエハ上面に対して垂直に入射する場合が0度となる。ここで例えば楕円Aは図3における領域A1で成膜した場合に相当し、楕円Bはプロセス圧力が低真空で、且つ領域X1で成膜した場合に相当し、楕円Cはプロセス圧力が高真空(0.5mTorr以下)で、且つ領域X1で成膜した場合に相当する。また直線L1、L2は図6中に併記して示すように、凹部2の底部に到達できる金属イオンの臨界角θ示すものである。
図5において、臨界角θより小さい角度でウエハ上面に到達した金属イオンは、側壁にも成膜するが、底部にも成膜する。また臨界角θよりも大きい角度で入射した金属イオンは、側壁のみに成膜し、且つその角度が大きいほど側壁の上側に成膜する。従って、本発明のように凹部側壁全体に渡って効率良く成膜するためには、楕円Cよりも、臨界角θ付近の成分を多く含んでいる楕円A、更には楕円Bの方がより好適である。
また、バイアス電力は、TaN/Ta膜よりなるバリヤ層4がスパッタによりダメージを受けない範囲内の大きさとし、このバイアス電力を過度に大きく設定しないようにする。
尚、上記のような銅の金属ターゲットが装着されたプラズマ成膜装置は、先のタンタルの金属ターゲットが装着されたプラズマ成膜装置に真空引き可能になされたトランスファチャンバを介して連結すればよく、半導体ウエハSを大気に晒すことなく真空雰囲気中で両成膜装置間に亘って搬送することができる。
図4に戻って、このように、成膜処理によって凹部2内を順次埋め込んで行くと、図4(F)に示すように埋め込まれた凹部2の上面中央部に僅かな窪み部72が発生することになり、この状態で成膜処理を終了する。
このように成膜処理が完了したならば、ウエハSをプラズマ成膜装置12より取り出す。そして、この成膜処理後のウエハSに対してメッキ処理を行うことにより、図4(G)に示すように上記僅かな窪み部72を完全に埋め込むようにウエハSの上面全体に先の金属膜6と同種の金属膜74である銅膜を形成する。
この場合、この窪み部72は、図8に示す埋め込み対象となる凹部2よりも僅かに浅いので、ここで用いるメッキ処理としては浅い窪み部72を容易に埋め込むことができる簡易なメッキ処理、例えば用いる添加剤の種類が少ない2元系メッキ処理を用いることができる。
また、図4(G)に示すように、メッキ処理により形成される金属膜74の厚さH2は、図8(C)に示す金属膜8の厚さH1よりも遥かに薄いので、この後にCMP処理等により研磨処理してウエハ上面に位置する余分な金属膜74、金属膜6及びバリヤ層4を除去する際に、膜厚が薄い分だけこの研磨処理を迅速に、且つ容易に行うことができる。
<第2実施例>
上記第1実施例にあっては、凹部2の幅(溝の場合)や径(穴の場合)の寸法が数100nm以下の非常に高微細化された場合を例にとって説明したが、凹部の幅や径の寸法が上記第1実施例の場合よりも遥かに大きい、例えば20〜100μm程度の場合には、上記第1実施例の成膜条件を部分的に用いることにより、上記したように幅や径が大きな凹部内を効率的に埋め込むことが可能となる。このような本発明の第2実施例について説明する。図6は本発明の第2実施例の流れを示す部分拡大工程図、図7は本発明の第2実施例で作成される被処理体の用途を説明するための説明図である。
図7に示すように、この被処理体S2は、例えばシリコン基板等の半導体ウエハやポリイミド樹脂等の高分子樹脂基板により形成されており、例えばICチップ80同士を積み重ねて接合する際に、チップ間に介在させて両ICチップ80間の導通等を図るためのインターポーザ84として構成される。
この被処理体S2には、上記したように幅や径が大きくなされた複数の凹部82が形成されており、この凹部82を例えば銅により埋め込むことになる。この凹部82のアスペクト比は例えば5以上であり、かなり大きく設定されている。尚、図6においては、図7中の複数の凹部82の1つであって底部側を切断加工する前の状態を代表して記載しており、バリヤ層の記載は省略している。
この凹部82は、第1実施例の凹部2よりも幅や径が遥かに大きいことから、成膜レートが小さな第1実施例のようなプロセス条件では、この凹部82を埋め込むには長時間を要してしまい、実際の処理では実用的ではない。そこで、この第2実施例では、凹部82内の側壁を含む内面に十分にシード膜として例えば金属膜である銅膜を形成するために、上記第1実施例で説明したプロセス条件(バイアス電力)と従来方法のプロセス条件(バイアス電力)とを組み合わせるようにしている。
すなわち、図6(A)に示すように、まず、ここでは第1の成膜工程として従来のプラズマスパッタによる成膜方法と同様なプロセス条件でシード膜として銅膜よりなる金属膜6Aを形成する。この場合、バイアス電力は図3中の領域A1に設定されており、被処理体S2の金属ターゲット56に対する対向面(被処理体の上面が対応)に関して、上記金属イオンに対する引き込みによる成膜レートがプラズマガスによるスパッタエッチングのエッチングレートよりも遥かに大きくなるような状態となっている。この場合、図8(B)において説明したように、凹部82内の底部には金属膜6Aは堆積するが、側壁の下部の領域B1の部分には金属膜がほとんど付着しない。
このように、上記のように第1の成膜工程を所定の時間行ったならば、次に図6(B)に示すように、第2の成膜工程を行う。この第2の成膜工程は先の第1実施例のプロセス条件(バイアス電力)と同様に設定する。すなわち、この第2の成膜工程では、バイアス電力は図3中の領域A2内、例えば領域A3やポイントX1に設定されており、被処理体S2の金属ターゲット56に対する対向面(被処理体の上面が対応)に関して、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になっている。
この場合、図4を参照して説明したと同様に、凹部82内の内壁にシード膜として銅膜よりなる金属膜6Bが堆積することになるが、特に、先の第1の成膜工程で凹部82内の底部に堆積していた金属膜6Aがプラズマガスのイオンにより叩かれて金属として飛散し、この飛散金属70はこの直ぐ側方の領域B1の側壁に付着して堆積することになる。結果的に、この第2の成膜工程を行うことにより、凹部82内の側壁には、薄いながら略完全に金属膜6A、6Bが付着堆積することになる。この場合、この凹部82内の側壁に付着堆積している金属膜6A、6Bは非常に薄いので、この膜厚を増加させるために、上記第1及び第2の成膜工程を順次複数回繰り返して行う(図6(C)及び図6(D))。図示例では、第1及び第2の成膜工程を全体で2回繰り返し行っているが、この繰り返し回数は特に制限はなく、スループットを考慮して設定する。
そして、第2の成膜工程を行った状態で終了すると、凹部82内の底部の金属膜がスパッタにより叩かれて飛散する結果、ここにほとんど金属膜が堆積していない状態となる恐れが生ずるので、最後は図6(E)に示すように第1の成膜工程を行った状態で終了する。
そして、このようにプラズマスパッタによる成膜処理が完了したならば、次に図6(F)に示すようにメッキ処理を行うことにより、上記凹部82内を銅膜等の金属膜8で埋め込むことになる。尚、図6中において開口は狭くなっているが、実際には前述したように各膜厚に対して開口の寸法は遥かに大きいので、凹部82内の埋め込みにボイドが発生することはない。
そして、上記のように凹部82の埋め込みが完了した被処理体S2に関して、この上面に位置する不要な金属膜を研磨により削り取り、更に凹部82の底面を含んだ部分でこの被処理体S2を切断等することにより、図7中のインターポーザ84を形成することができる。尚、上記インターポーザ84の表面に配線用の溝を形成して、この溝を上述のようにして埋め込む場合もある。
またここではインターポーザ84を形成する場合を例にとって説明したが、被処理体の最上面に例えば渦巻き状の溝(凹部)を形成して、これを上記した第1実施例、或いは第2実施例の方法を用いて埋め込みすることにより、誘導コイル等を形成するようにしてもよい。
尚、上記各実施例における各数値は単に一例を示したに過ぎず、これらに限定されないのは勿論である。また上記実施例では、埋め込み材料として銅を例にとって説明したが、これに限定されず、例えばAl、W、Ti、Ru、Ta等の他の金属についても本発明方法を適用できるのは勿論である。
更に、各高周波電源の周波数も13.56MHzに限定されるものではなく、他の周波数、例えば27.0MHz等を用いることもできる。またプラズマ用の不活性ガスとしてはArガスに限定されず、他の不活性ガス、例えばHeやNe等を用いてもよい。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、LCD基板、ガラス基板等にも本発明を適用することができる。
本発明に係るプラズマ成膜装置の一例を示す断面図である。 スパッタエッチングの角度依存性を示すグラフである。 バイアス電力とウエハ上面の成膜量との関係を示すグラフである。 本発明方法の第1実施例を説明するための各工程を示す図である。 バイアス電力やプロセス圧力に対する金属イオンの垂直性を示すグラフである。 本発明の第2実施例の流れを示す部分拡大工程図である。 本発明の第2実施例で作成される被処理体の用途を説明するための説明図である。 半導体ウエハの凹部の従来の埋め込み工程を示す図である。
符号の説明
2 凹部
4 バリヤ層
6 金属膜(シード膜)
8 金属膜
12 プラズマ成膜装置
14 処理容器
20 載置台
22 静電チャック
38 バイアス電源
40 バイアス電源制御部
46 プラズマ発生源
48 誘導コイル部
50 高周波電源
56 金属ターゲット
62 ガスノズル(ガス導入手段)
74 金属膜
S 半導体ウエハ(被処理体)
S2 被処理体

Claims (14)

  1. 真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで凹部が形成されている前記被処理体に金属膜を堆積させて前記凹部を埋め込むようにした成膜方法において、
    前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜処理を行うようにしたことを特徴とする成膜方法。
  2. 前記成膜処理後に、メッキ処理を行うようにしたことを特徴とする請求項1記載の成膜方法。
  3. 前記メッキ処理後に、表面を研磨して平坦化する研磨処理を行うようにしたことを特徴とする請求項2記載の成膜方法。
  4. 前記凹部の幅、或いは径は100nm以下であり、アスペクト比は3以上であることを特徴とする請求項1乃至3のいずれかに記載の成膜方法。
  5. 前記金属膜は、銅、アルミニウム、タングステンの内のいずれか1つであることを特徴とする請求項1乃至4のいずれかに記載の成膜方法。
  6. 真空引き可能になされた処理容器内でプラズマにより金属ターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した被処理体にバイアス電力により引き込んで凹部が形成されている前記被処理体に金属膜を堆積させて前記凹部を埋め込むようにした成膜方法において、
    前記バイアス電力を、前記被処理体の前記金属ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートがプラズマガスによるスパッタエッチングのエッチングレートよりも遥かに大きくなるように設定して成膜を行う第1の成膜工程と、
    前記バイアス電力を、前記対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜を行う第2の成膜工程と、
    を複数回順次繰り返し行うようにしたことを特徴とする成膜方法。
  7. 前記繰り返される成膜工程は、前記第1の成膜工程で終了することを特徴とする請求項6記載の成膜方法。
  8. 前記第1及び第2の成膜工程を複数回順次繰り返し行った後、メッキ処理を行うようにしたことを特徴とする請求項6または7記載の成膜方法。
  9. 前記メッキ処理後に、表面を研磨して平坦化する研磨処理を行うようにしたことを特徴とする請求項8記載の成膜方法。
  10. 前記被処理体は、ICチップ同士を結合するインターポーザであることを特徴とする請求項6乃至9のいずれかに記載の成膜方法。
  11. 前記被処理体の凹部に埋め込まれる金属膜により誘導コイルが形成されることを特徴とする請求項6乃至9のいずれかに記載の成膜方法。
  12. 前記金属膜は、銅、アルミニウム、タングステンの内のいずれか1つであることを特徴とする請求項6乃至11のいずれかに記載の成膜方法。
  13. 真空引き可能になされた処理容器と、
    凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、
    前記載置台に対して所定のバイアス電力を供給するバイアス電源と、
    前記バイアス電源を制御するバイアス電源制御部と、を有するプラズマ成膜装置において、
    前記バイアス電源制御部は、前記バイアス電源より出力されるバイアス電力を、前記被処理体の前記ターゲットに対する対向面に関して、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して、前記凹部に金属膜を堆積させて埋め込むように構成したことを特徴とするプラズマ成膜装置。
  14. 真空引き可能になされた処理容器と、
    凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属ターゲットと、
    前記載置台に対して所定のバイアス電力を供給するバイアス電源と、
    前記バイアス電源を制御するバイアス電源制御部と、
    前記処理容器内へ導入させたガスをプラズマ化して前記金属ターゲットをイオン化させて金属イオンを形成する工程と、前記金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるようなバイアス電圧を印加して前記凹部に金属膜を堆積させて埋め込むようにする工程とを実行するように装置全体を制御する装置制御部と、
    を備えたことを特徴とするプラズマ成膜装置。

JP2005293045A 2004-10-19 2005-10-05 成膜方法及びプラズマ成膜装置 Pending JP2006148075A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005293045A JP2006148075A (ja) 2004-10-19 2005-10-05 成膜方法及びプラズマ成膜装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004304922 2004-10-19
JP2005293045A JP2006148075A (ja) 2004-10-19 2005-10-05 成膜方法及びプラズマ成膜装置

Publications (2)

Publication Number Publication Date
JP2006148075A true JP2006148075A (ja) 2006-06-08
JP2006148075A5 JP2006148075A5 (ja) 2008-06-19

Family

ID=36627353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005293045A Pending JP2006148075A (ja) 2004-10-19 2005-10-05 成膜方法及びプラズマ成膜装置

Country Status (1)

Country Link
JP (1) JP2006148075A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984992B1 (ko) 2007-02-26 2010-10-04 도쿄엘렉트론가부시키가이샤 스퍼터 막형성 방법 및 스퍼터 막형성 장치
WO2011002058A1 (ja) * 2009-07-03 2011-01-06 キヤノンアネルバ株式会社 薄膜の成膜方法
WO2012043478A1 (ja) * 2010-09-28 2012-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
US20130001076A1 (en) * 2009-09-24 2013-01-03 Tokyo Electron Limited Mounting table structure and plasma film forming apparatus
US8399353B2 (en) 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
KR20140020203A (ko) 2012-08-08 2014-02-18 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
JP2014135465A (ja) * 2012-12-12 2014-07-24 Tokyo Electron Ltd Cu配線の形成方法
US8859422B2 (en) 2011-01-27 2014-10-14 Tokyo Electron Limited Method of forming copper wiring and method and system for forming copper film
US9101067B2 (en) 2012-12-20 2015-08-04 Tokyo Electron Limited Method for forming copper wiring
JP2015220315A (ja) * 2014-05-16 2015-12-07 東京エレクトロン株式会社 Cu配線の製造方法
US9368418B2 (en) 2013-08-22 2016-06-14 Tokyo Electron Limited Copper wiring structure forming method
US9406557B2 (en) 2013-06-28 2016-08-02 Tokyo Electron Limited Copper wiring forming method with Ru liner and Cu alloy fill
KR20170026165A (ko) 2015-08-31 2017-03-08 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기억 매체
KR20170106461A (ko) 2015-02-26 2017-09-20 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
KR20180005607A (ko) 2016-07-06 2018-01-16 도쿄엘렉트론가부시키가이샤 루테늄 배선 및 그 제조 방법
CN108511339A (zh) * 2017-02-28 2018-09-07 东京毅力科创株式会社 处理方法和等离子体处理装置
KR20180101226A (ko) 2017-03-02 2018-09-12 도쿄엘렉트론가부시키가이샤 루테늄 배선의 제조 방법
US10522467B2 (en) 2016-07-06 2019-12-31 Tokyo Electron Limited Ruthenium wiring and manufacturing method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223566A (ja) * 1996-12-16 1998-08-21 Applied Materials Inc Pvdによる導電物の選択的充填方法
JP2000064028A (ja) * 1998-06-09 2000-02-29 Sumitomo Heavy Ind Ltd Cu成膜方法
JP2000312013A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd ショットキーバリア半導体装置
JP2001284286A (ja) * 1999-10-19 2001-10-12 Applied Materials Inc オーバハングの低減および底部カバレージの改善のための変調誘導電力及びバイアス電力の使用
JP2001303247A (ja) * 1999-11-24 2001-10-31 Applied Materials Inc 側壁被覆性を改善するためのimp及びスパッタリング処理の交互するステップ
JP2002510364A (ja) * 1997-06-23 2002-04-02 アプライド マテリアルズ インコーポレイテッド バイアススパッタリング方法
JP2002118109A (ja) * 2000-10-09 2002-04-19 Samsung Electronics Co Ltd 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化pvd

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223566A (ja) * 1996-12-16 1998-08-21 Applied Materials Inc Pvdによる導電物の選択的充填方法
JP2002510364A (ja) * 1997-06-23 2002-04-02 アプライド マテリアルズ インコーポレイテッド バイアススパッタリング方法
JP2000064028A (ja) * 1998-06-09 2000-02-29 Sumitomo Heavy Ind Ltd Cu成膜方法
JP2000312013A (ja) * 1999-04-26 2000-11-07 Rohm Co Ltd ショットキーバリア半導体装置
JP2001284286A (ja) * 1999-10-19 2001-10-12 Applied Materials Inc オーバハングの低減および底部カバレージの改善のための変調誘導電力及びバイアス電力の使用
JP2001303247A (ja) * 1999-11-24 2001-10-31 Applied Materials Inc 側壁被覆性を改善するためのimp及びスパッタリング処理の交互するステップ
JP2002118109A (ja) * 2000-10-09 2002-04-19 Samsung Electronics Co Ltd 半導体装置のダマシン配線形成方法およびそれによって形成されたダマシン配線構造体
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化pvd

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100984992B1 (ko) 2007-02-26 2010-10-04 도쿄엘렉트론가부시키가이샤 스퍼터 막형성 방법 및 스퍼터 막형성 장치
US9121094B2 (en) 2007-02-26 2015-09-01 Tokyo Electron Limited Sputtering method and sputtering apparatus
WO2011002058A1 (ja) * 2009-07-03 2011-01-06 キヤノンアネルバ株式会社 薄膜の成膜方法
US20130001076A1 (en) * 2009-09-24 2013-01-03 Tokyo Electron Limited Mounting table structure and plasma film forming apparatus
US9324600B2 (en) * 2009-09-24 2016-04-26 Tokyo Electron Limited Mounting table structure and plasma film forming apparatus
WO2012043478A1 (ja) * 2010-09-28 2012-04-05 東京エレクトロン株式会社 成膜方法及び成膜装置
JP2012074522A (ja) * 2010-09-28 2012-04-12 Tokyo Electron Ltd 成膜方法及び成膜装置
KR101481924B1 (ko) * 2010-09-28 2015-01-12 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
US8859422B2 (en) 2011-01-27 2014-10-14 Tokyo Electron Limited Method of forming copper wiring and method and system for forming copper film
US8399353B2 (en) 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
JP2014036109A (ja) * 2012-08-08 2014-02-24 Tokyo Electron Ltd Cu配線の形成方法
KR20140020203A (ko) 2012-08-08 2014-02-18 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
US9064690B2 (en) 2012-08-08 2015-06-23 Tokyo Electron Limited Method for forming Cu wiring
KR101662369B1 (ko) * 2012-08-08 2016-10-04 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 기억매체
JP2014135465A (ja) * 2012-12-12 2014-07-24 Tokyo Electron Ltd Cu配線の形成方法
US9313895B2 (en) 2012-12-12 2016-04-12 Tokyo Electron Limited Method for forming copper wiring
US9101067B2 (en) 2012-12-20 2015-08-04 Tokyo Electron Limited Method for forming copper wiring
US9406557B2 (en) 2013-06-28 2016-08-02 Tokyo Electron Limited Copper wiring forming method with Ru liner and Cu alloy fill
US9368418B2 (en) 2013-08-22 2016-06-14 Tokyo Electron Limited Copper wiring structure forming method
JP2015220315A (ja) * 2014-05-16 2015-12-07 東京エレクトロン株式会社 Cu配線の製造方法
US9406558B2 (en) 2014-05-16 2016-08-02 Tokyo Electron Limited Cu wiring fabrication method and storage medium
KR101741896B1 (ko) * 2014-05-16 2017-05-30 도쿄엘렉트론가부시키가이샤 Cu 배선의 제조 방법 및 기억 매체
KR20170106461A (ko) 2015-02-26 2017-09-20 도쿄엘렉트론가부시키가이샤 Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
US10163699B2 (en) 2015-02-26 2018-12-25 Tokyo Electron Limited Cu wiring forming method and semiconductor device manufacturing method
US9735046B2 (en) 2015-08-31 2017-08-15 Tokyo Electron Limited Semiconductor device manufacturing method and storage medium
KR20170026165A (ko) 2015-08-31 2017-03-08 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기억 매체
KR20180005607A (ko) 2016-07-06 2018-01-16 도쿄엘렉트론가부시키가이샤 루테늄 배선 및 그 제조 방법
US10522467B2 (en) 2016-07-06 2019-12-31 Tokyo Electron Limited Ruthenium wiring and manufacturing method thereof
CN108511339A (zh) * 2017-02-28 2018-09-07 东京毅力科创株式会社 处理方法和等离子体处理装置
CN108511339B (zh) * 2017-02-28 2022-12-13 东京毅力科创株式会社 处理方法和等离子体处理装置
KR20180101226A (ko) 2017-03-02 2018-09-12 도쿄엘렉트론가부시키가이샤 루테늄 배선의 제조 방법
US10629433B2 (en) 2017-03-02 2020-04-21 Tokyo Electron Limited Method of manufacturing ruthenium wiring

Similar Documents

Publication Publication Date Title
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
JP5392215B2 (ja) 成膜方法及び成膜装置
KR100987835B1 (ko) 시드막의 성막 방법, 플라즈마 성막 장치 및 기억 매체
KR100887444B1 (ko) 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
TWI430369B (zh) Metal film forming method
KR100904779B1 (ko) 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
JP2006148075A5 (ja) スパッタ成膜方法及びプラズマスパッタ成膜装置
WO2012133400A1 (ja) Cu配線の形成方法
JP6117588B2 (ja) Cu配線の形成方法
JP2008041700A (ja) 成膜方法、成膜装置及び記憶媒体
US20090087583A1 (en) Film Deposition Method, Film Deposition Apparatus, and Storage Medium
JP2016162761A (ja) Cu配線の形成方法および半導体装置の製造方法
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP2016174141A (ja) Cu配線の製造方法
TW202104640A (zh) 用於填充設置在基板中的特徵的方法與設備
JP4923933B2 (ja) バリヤ層の形成方法及びプラズマ成膜装置
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110