JP2000312013A

JP2000312013A - ショットキーバリア半導体装置

Info

Publication number: JP2000312013A
Application number: JP11871499A
Authority: JP
Inventors: Hideaki Yomo; 秀明四方
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-04-26
Filing date: 1999-04-26
Publication date: 2000-11-07

Abstract

(57)【要約】【課題】逆方向特性の耐圧が１００Ｖ以上の超高耐圧
で、かつ、順方向電圧降下が小さいショットキーバリア
半導体装置を提供する。【解決手段】ｎ⁺形の半導体基板１上に、ｎ^-形のエ
ピタキシャル成長層２が、たとえば１５μｍ以上の厚さ
に設けられている。そのエピタキシャル成長層２の動作
領域で、半導体基板１との境界部から上方にかけて、ｎ
⁺⁺形の埋込層６が設けられている。そして、埋込層６の
外周部でエピタキシャル成長層２の表面側にｐ⁺形のガ
ードリング４が形成されている。さらに、そのガードリ
ング４の内側で埋込層６上のエピタキシャル成長層２の
表面側に凹部７が形成され、凹部７に露出するエピタキ
シャル成長層２の表面上に、モリブデン（Ｍｏ）やチタ
ン（Ｔｉ）などの半導体層２とショットキーバリア（シ
ョットキー接合）を形成する金属層３が前述のガードリ
ング４にかかるように設けられている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はショットキーバリア
ダイオードなどの半導体層上にショットキーバリアを形
成する金属層が設けられるショットキーバリア半導体装
置に関する。さらに詳しくは、１００Ｖ以上の逆方向電
圧に耐え得る超高耐圧を維持しながら順方向の電圧降下
を小さくしたショットキーバリア半導体装置に関する。

【０００２】

【従来の技術】ショットキーバリアダイオード（以下、
ＳＢＤという）は、スイッチング特性が高速で、順方向
損失が小さいため、高周波用の整流回路に広く用いられ
ている。従来のＳＢＤは、たとえば図４に示されるよう
な構造になっている。

【０００３】すなわち、図４において、１はたとえばシ
リコンなどからなるｎ⁺型の半導体基板で、２は半導体
基板１の上にエピタキシャル成長された、たとえばｎ^-
型のエピタキシャル成長層、３はモリブデン（Ｍｏ）な
どからなり、ショットキーバリアを形成する金属層、４
は金属層３の外周近傍のエピタキシャル成長層２の表面
側にｐ型ドーパントが拡散されて形成されたガードリン
グである。５はエピタキシャル成長層２の表面に熱酸化
またはＣＶＤ法などにより形成された、たとえばＳｉＯ
₂などからなる絶縁膜である。

【０００４】ガードリング４は、ショットキーバリアを
形成する金属層３の周辺での逆方向特性である耐圧が中
心部のそれに比して小さくなる現象があり、周辺での耐
圧を向上させるために形成されている。すなわち、ガー
ドリング４が設けられることにより、ショットキーバリ
ア周辺部での耐圧はガードリング４部のｐｎ接合により
支配されることになり、ガードリング４とｎ⁺型の半導
体基板１との距離ｄ₁を大きくすることにより耐圧を大
きくすることができる。

【０００５】しかし、耐圧を大きくするため、ｎ^-型の
エピタキシャル成長層２の厚さを厚くしてｄ₁を大きく
すると、ＳＢＤの動作領域であるエピタキシャル成長層
２の厚さｄ₂も大きくなり、動作抵抗が大きくなる。そ
の結果、順方向電圧の降下が大きくなり、ＳＢＤの特徴
が減殺される。

【０００６】この問題を解決するため、たとえば特開平
４−６５８７６号公報に開示され、図５にその断面図が
示されるように、金属層３が設けられる半導体層２の表
面をエッチングして凹部を形成し、その凹部内に金属層
３を設けることにより、ｎ型の半導体層２と金属層３と
の接合面をガードリング４の表面より下側にして、ＳＢ
Ｄの動作領域の厚さｄ₂を薄くしている。なお、図５に
おいて図４と同じ部分には同じ符号を付してある。

【０００７】また、特開平１０−１１７０００号公報に
開示され、図６に示されるように、ｎ^-形エピタキシャ
ル成長層２の底部にｎ⁺形埋込層６を設けることによ
り、ＳＢＤの動作領域の厚さｄ₂を薄くし、順方向電圧
を低くする方法も採られている。図６においても、図４
〜５と同じ部分には同じ符号が付されている。

【０００８】

【発明が解決しようとする課題】従来のＳＢＤは、前述
のいずれの構造のものも、耐圧が４０〜６０Ｖ程度の１
００Ｖ以下のもので、前述のｎ^-形エピタキシャル成長
層の厚さが５〜６μｍ程度で、距離ｄ₁は３μｍ程度、
距離ｄ₂も５μｍ程度以下のものである。しかし、近
年、ＳＢＤの順方向電圧の低い特性を利用して、高電圧
を取り扱う電源電圧などにＳＢＤを使用することが試み
られており、１００Ｖ以上、たとえば５００〜６００Ｖ
程度の超高耐圧のＳＢＤが要求されている。このような
超高耐圧のＳＢＤを従来の１００Ｖ以下の耐圧のＳＢＤ
構造の物の延長で製造しようとしても、順方向電圧が低
いＳＢＤを得ることができない。そのため、従来は１０
０Ｖ以上の超高耐圧のショットキーバリア半導体装置は
得られていない。たとえば、１００Ｖ以上の高耐圧にす
るためには、前述の距離ｄ₁を、たとえば１０μｍ程度
（エピタキシャル成長層の厚さで１５μｍ程度）以上に
しなければならないことを見出したが、この距離を大き
くすればするほど、前述の表面側のエッチングによる凹
部やｎ⁺形埋込層の形成だけでは高耐圧で順方向電圧の
低いＳＢＤが得られない。すなわち、エッチングによる
凹部の深さをあまり深くすると、金属層３のステップカ
バレジが悪くなり、角部で金属層の分離などの問題が生
じる。また、埋込層６を上方まで形成しようとすると、
ｎ⁺形基板や埋込領域からの不純物がガードリング４の
下側にも拡散して高耐圧が得られないという問題が生じ
る。

【０００９】本発明はこのような知見に基づきなされた
もので、逆方向特性の耐圧が１００Ｖ以上、さらに好ま
しくは２００Ｖ以上の超高耐圧で、かつ、順方向電圧降
下が小さいショットキーバリア半導体装置を提供するこ
とを目的とする。

【００１０】

【課題を解決するための手段】本発明によるショットキ
ーバリア半導体装置は、第１導電形の半導体基板と、該
半導体基板上にエピタキシャル成長により設けられる第
１導電形で前記半導体基板より不純物濃度が低いエピタ
キシャル成長層と、該エピタキシャル成長層と前記半導
体基板との境界部から前記エピタキシャル成長層の表面
側に広がって設けられる第１導電形で該エピタキシャル
成長層より不純物濃度が高い埋込層と、該埋込層の外周
部で前記エピタキシャル成長層の表面側に形成される第
２導電形のガードリングと、該ガードリングの内側で前
記埋込層上の前記エピタキシャル成長層の表面側に形成
される凹部と、該凹部の露出面に前記ガードリングにか
かるように設けられるショットキーバリアを形成する金
属層とからなっている。

【００１１】この構造にすることにより、凹部の段差に
よる金属層のステップカバレジの問題を生じることな
く、また、埋込層のせり上がり量を抑制することがで
き、ガードリングの下側への不純物の拡散を最小限に防
止することができる。その結果、動作領域のｎ^-形層の
厚さを小さくして順方向の動作電圧を下げることができ
ながら、逆方向の耐圧を充分に高くすることができる。

【００１２】前記エピタキシャル成長層の厚さが１５μ
ｍ以上である場合に、１００Ｖ以上の高耐圧用となりと
くに効果が大きい。また、エピタキシャル成長層の厚さ
を２０μｍ以上にすることにより、２００Ｖ以上の耐圧
を得ることができる。

【００１３】前記半導体基板とエピタキシャル成長層と
の境界から前記エピタキシャル成長層側への前記埋込層
の延びる高さが、前記エピタキシャル成長層の厚さの６
０％以下、さらに好ましくは５０％以下であればガード
リング下方への不純物拡散を抑制することができて、高
耐圧を得やすいため好ましい。

【００１４】前記凹部の深さが１５μｍ以下、さらに好
ましくは、１０μｍ以下であれば、ステップカバレジの
問題が生じにくいため好ましい。

【００１５】

【発明の実施の形態】つぎに、図面を参照しながら本発
明のショットキーバリア半導体装置について説明をす
る。図１は、本発明のショットキーバリア半導体装置の
一実施形態であるＳＢＤの断面説明図である。

【００１６】本発明者は、前述のように、１００Ｖ以
上、とくに５００〜６００Ｖ程度の高い逆方向電圧にも
耐え得るようなＳＢＤを製造するため鋭意検討を重ね
た。すなわち、ガードリング４の下の低不純物濃度（ｎ
^-形）のエピタキシャル成長層２の厚さを厚くして高い
耐圧を確保しながら、順方向電圧を下げるため、埋込層
６を動作領域の表面側に達するように形成しようとして
も、耐圧を充分に上げることができなかった。この原因
を調べた結果、埋込層６を充分に上の方まで拡散させる
ため、ｎ^-形半導体層２をエピタキシャル成長する際の
温度を高くしたり、エピタキシャル成長層を停止してさ
らに高温を維持して拡散させようとしても、埋込層６を
形成するために導入した不純物の濃度は段々薄くなって
おり、その上方への拡散スピードは低下し、逆にｎ⁺形
の半導体基板１の不純物がエピタキシャル成長層２に拡
散しガードリング４と半導体基板１との距離ｄ₁が小さ
くなったり、埋込層６から横方向への拡散が進み、埋込
層６とガードリング４との距離が近くなるためであるこ
とが判明した。

【００１７】すなわち、埋込層６を形成するための不純
物としては、リン（Ｐ）やヒ素（Ａｓ）などの拡散係数
の大きいものを使用し、ｎ⁺形半導体基板１の不純物と
しては、アンチモン（Ｓｂ）などの拡散係数の小さいも
のを使用することにより拡散係数に１０倍程度の差をも
たせて行っているが、埋込層６の上方への拡散がある程
度進むとその不純物濃度が薄くなるため拡散スピードも
低下し、温度を上げたり時間を稼いで埋込層６の拡散を
さらに進めようとすると、半導体基板１などからガード
リング４の下側への拡散が進むことに原因があることを
見出した。この埋込層６をエピタキシャル成長層２へせ
り上げる高さｂは、エピタキシャル成長層２の厚さｃの
６０％が限界であることが判明し、さらに好ましくは、
エピタキシャル成長層の厚さｃの６０％以下、好ましく
は５０％以下であった。

【００１８】さらに、埋込層６を使用しないで、表面側
に凹部７を形成することにより、順方向電圧を下げるこ
とを試みても、低不純物濃度のエピタキシャル成長層２
の厚さが１５μｍ以上、たとえば５０〜６０μｍ程度も
あると、少々の深さの凹部７の形成ではとても順方向電
圧を下げるところまでいかず、逆に余り凹部７を深く形
成すると、段差が大きくなり、その上に形成する金属層
３が角部を完全に被覆することができず、断線が生じて
ＳＢＤの特性を低下させてしまう。この凹部７の深さ
は、１５μｍ程度、さらに好ましくは１０μｍ程度が限
界であることが判明した。

【００１９】そこで、本発明者は、表面側の凹部７の深
さを１０μｍ程度に形成すると共に、ｎ^-形のエピタキ
シャル成長層２の成長する厚さに応じて埋込層６を上部
にせり上げることにより、ガードリング４の下への不純
物の拡散を防止して高耐圧で順方向電圧の低いＳＢＤが
得られることを見出した。

【００２０】本発明のショットキーバリア半導体装置
は、図１にその一実施形態のＳＢＤの断面説明図が示さ
れるように、第１導電形（ｎ⁺形）の半導体基板１上
に、第１導電形で半導体基板１より不純物濃度が低い
（ｎ^-形）エピタキシャル成長層２が、たとえば１５μ
ｍ以上の厚さに設けられている。その低不純物濃度のエ
ピタキシャル成長層２の動作領域で、半導体基板１との
境界部から上方にかけて、ｎ ^-形のエピタキシャル成長
層２より不純物濃度が高いｎ⁺⁺形の埋込層６が設けられ
ている。そして、埋込層６の外周部でエピタキシャル成
長層２の表面側に第２導電形（ｐ⁺形）のガードリング
４が形成されている。さらに、そのガードリング４の内
側で埋込層６上のエピタキシャル成長層２の表面側に凹
部７が形成され、凹部７に露出するエピタキシャル成長
層２の表面上に、モリブデン（Ｍｏ）やチタン（Ｔｉ）
などの半導体層２とショットキーバリア（ショットキー
接合）を形成する金属層３が前述のガードリング４にか
かるように設けられている。

【００２１】すなわち、埋込層６と凹部７の両方がバラ
ンスよく形成されることにより、動作領域のエピタキシ
ャル成長層２の厚さｄ₂を小さくして順方向電圧を下げ
ながら、ガードリング４の底面と半導体基板１であるｎ
⁺形半導体層との距離ｄ₁を大きく保つことにより高耐
圧のＳＢＤが得られた。

【００２２】半導体基板１は、たとえば不純物濃度が１
×１０¹⁹ｃｍ^-3程度のｎ⁺型のシリコンからなり、厚さ
がたとえば２００〜２５０μｍ程度のものが用いられ
る。低不純物濃度（ｎ^-形）のエピタキシャル成長層２
は、動作層となる層で、不純物濃度がたとえば１×１０
¹⁵ｃｍ^-3程度になるようにエピタキシャル成長されてい
る。このｎ^-形層２は、余り不純物濃度が高いと耐圧が
弱くなり、耐圧を向上させるため、できるだけ不純物濃
度が低くなるように形成されている。また、この半導体
層２の厚さは、厚いほど耐圧が高くなり、所望の耐圧が
得られるように厚く形成される。１００Ｖ程度の耐圧を
得るためには、１０μｍ以上、たとえばｃ＝１５μｍ程
度、２００Ｖの耐圧を得るためには、２０μｍ以上、た
とえばｃ＝２５μｍ程度、４００Ｖの耐圧を得るために
は、たとえばｃ＝５０μｍ程度、６００Ｖの耐圧を得る
ためには、たとえばｃ＝６０μｍ程度の厚さに成長する
必要がある。

【００２３】埋込層６は半導体基板１の表面に予めイオ
ン注入などにより導入された不純物が、ｎ^-形層２のエ
ピタキシャル成長工程、ガードリング４形成のための拡
散工程、または表面に酸化膜５を形成する際の熱処理工
程でエピタキシャル成長層２の表面側にせり上がって形
成されるもので、動作領域部でのｎ^-形層２の厚さｄ ₂
が後述する凹部７の形成と合せて５〜２０μｍ程度にな
るように形成される。この埋込層６のせり上がり中に、
ガードリング４の下方にｎ⁺形半導体基板１または埋込
層６形成用の不純物ができるだけ拡散しないように、エ
ピタキシャル成長や、酸化膜の形成工程を行い、リン
（Ｐ）やヒ素（Ａｓ）などの拡散係数の大きい不純物が
拡散し、アンチモン（Ｓｂ）などの拡散係数の小さい不
純物は余り拡散しないようにすることが好ましい。この
埋込層６のせり上がる高さｂは不純物の拡散係数と温度
およびその時間により精密にコントロールすることがで
き、前述のドーパントを使用することにより、埋込層６
の不純物の拡散と半導体基板１の不純物の拡散とでは拡
散係数を１０：１程度とすることができ、ガードリング
４の下に余り拡散させることなく動作領域のｎ^-形層２
の厚さｄ₂を相当小さくすることができる。

【００２４】しかし、前述のように、エピタキシャル成
長層２の厚さｃに対して、余り高さｂを大きくしようと
すると、埋込層６のせり上がりスピードが極端に低下
し、半導体基板１や埋込層６の横方向への拡散が顕著と
なってくる。前述の１００Ｖ、２００Ｖ、４００Ｖ、６
００Ｖの耐圧を得るためのエピタキシャル成長層２の厚
さｃに対して、本発明者が最適なせり上がり高さｂを調
べた結果、それぞれｂ＝５μｍ、１０μｍ、２０μｍ、
３０μｍ程度であった。すなわち、エピタキシャル成長
層２の厚さｂに対して、６０％以下、さらに好ましくは
５０％以下であった。

【００２５】凹部７は、動作領域（ガードリング４の内
側）からガードリング４の内周にかかる部分のｎ^-形層
２の表面からフッ硝酸などのエッチング液によりエッチ
ングすることにより１０μｍ程度の深さに形成されてい
る。この深さａがガードリング４の深さｇより深くなる
と、両者の境界部でのエッチングレートの差による段差
が生じて耐圧低下につながるため、ガードリング４にか
からないようにそれより内周側で形成する必要がある
が、図１に示される例のように、ガードリング４の深さ
ｇより浅く形成する場合は、ガードリング４の内周側に
かかるようにエッチングされても支障はない。この深さ
ａは、深い程動作領域の直列抵抗を小さくすることがで
きるため好ましいが、あまり深くするとこの表面に設け
られる金属層３がその段差部（エッジ部）で充分に成膜
することができないため、ステップカバレジを考慮する
と、１５μｍ程度以下、さらに好ましくは１０μｍ程度
以下の深さにすることが好ましい。これより深い凹部７
を形成すると、ステップカバレジが悪くなり、金属層３
に断線部が生じ、その上の電極が半導体層とショートす
るなどの問題が非常に生じやすくなることが判明した。
すなわち、この深さを５μｍ、１０μｍ、１５μｍ、２
０μｍと変化させてカバレジの状態を調べた結果、２０
μｍ以上になると非常にカバレジが悪くなり、１５μｍ
以下にする必要があった。

【００２６】そのため、本発明では、この凹部７の深さ
を１５μｍ以下、さらに好ましくは１０μｍ程度とし、
あとは埋込層６のせり上がりにより動作領域の半導体層
の厚さｄ₂が小さくなるように形成されている。１０μ
ｍ程度の深さに形成する場合でも、ステップカバレジを
よくして、金属層３の成膜に段切れが生じなくするため
には、凹部７の側壁のテーパの角度θが、半導体層２の
表面に対して４５〜６５゜程度になるように、ＫＯＨま
たはＮａＯＨなどの異方性エッチング液によりエッチン
グすることが好ましい。

【００２７】動作領域の周囲のエピタキシャル成長層２
の表面側には、ｐ⁺形領域のガードリング４が５〜２０
μｍ程度の深さに設けられている。ガードリング４は、
前述のように、ショットキー接合の周辺部での耐圧を向
上するために設けられている。ガードリング４の部分に
は埋込層６は形成されていないため、ガードリング４の
下側は不純物濃度が低いエピタキシャル成長層２の厚さ
が殆どそのまま残っている（厳密には、前述のように半
導体基板１の不純物が埋込層６の不純物の拡散係数の１
／１０程度であるため、埋込層６のせり上がり高さｂの
１／１０程度の厚さはｎ⁺形層１がせり上がって、その
分小さくなっている）。なお、埋込層６とガードリング
４との間隔ｈも距離ｄ₁と同程度になるように形成され
る。

【００２８】エピタキシャル成長層２の凹部７内の表面
にモリブデン（Ｍｏ）やチタン（Ｔｉ）などの半導体層
とショットキーバリア（ショットキー接合）を形成する
金属層３が設けられている。金属層３の上および半導体
基板１の裏面にはＮｉやＡｕなどからなる電極が形成さ
れる（共に図示されていない）。なお、５は絶縁膜であ
る。

【００２９】以上の説明で述べた耐圧が１００Ｖ、２０
０Ｖ、４００Ｖ、６００Ｖのそれぞれの特性を得るため
の凹部７の深さａ、埋込層６のせり上がり高さｂ、エピ
タキシャル成長層２の厚さｃ、ガードリング４の深さ
ｇ、ガードリング４の底部と半導体基板１との距離ｄ₁
および動作領域のｎ^-形層２の厚さｄ₂のそれぞれの最
適な値を表１にまとめる。

【００３０】

【表１】

【００３１】本発明のＳＢＤによれば、たとえば１００
Ｖ、２００Ｖ、４００Ｖ、６００Ｖの耐圧用として前述
の寸法で製造したＳＢＤは、１００Ａ／ｃｍ³の電流密
度を得るのに、その順方向電圧は、０.６Ｖ、０.６５
Ｖ、０.８Ｖ、０.９Ｖの順方向特性が得られた。この１
００Ｖ耐圧用のＳＢＤにおいて、本発明のＳＢＤの順方
向の電圧・電流特性（順方向電圧Ｖ_Fに対する順方向電
流密度（Ａ／ｃｍ³）Ｉ _Fの関係）Ａは、図２に示され
るように、従来の構造で高耐圧用として考えられる電圧
・電流特性Ｂに対して、遥かに良好な特性が得られ、他
の高耐圧用についても同様の傾向の特性が得られた。

【００３２】つぎに、このショットキーバリア半導体装
置の製法について、図３を参照しながら説明をする。

【００３３】まず、図３（ａ）に示されるように、不純
物濃度が１×１０¹⁹ｃｍ^-3程度と高く、厚さが５００μ
ｍ程度の半導体基板１の表面にＳｉＯ₂などの保護膜を
形成し、動作領域を形成する部分が開口するようにパタ
ーニングをしてマスク１１を形成する。ついで、９００
〜１１００℃程度でリンなどのｎ形不純物を０.５〜２
時間程度拡散して、不純物濃度が１×１０¹⁶〜１×１０
²¹ｃｍ^-3程度の不純物濃度が高い高濃度不純物領域１２
を形成する。この高濃度不純物領域１２の形成は、イオ
ン注入により行ってもよい。

【００３４】つぎに、図３（ｂ）に示されるように、半
導体基板１の表面の全面に比抵抗が０.１〜１０Ω・ｃ
ｍ（不純物濃度が１×１０¹⁴〜１×１０¹⁶ｃｍ^-3程度）
のｎ^- 型エピタキシャル成長層２を２０〜５０μｍ程度
エピタキシャル成長して堆積する。

【００３５】その後、図３（ｃ）に示されるように、熱
酸化法などにより動作領域の外周部に開口部を有するマ
スク１３を形成し、ボロンなどのｐ型不純物をたとえば
１１８０℃程度で１〜５時間程度熱拡散しガードリング
４を形成する。この際、高濃度不純物領域１２のｎ型不
純物がｎ^-型エピタキシャル成長層２にもせり上がって
埋込層６が形成される。

【００３６】ついで、図３（ｄ）に示されるように、Ｓ
ｉＯ₂などにより動作領域からガードリング４上にかか
る部分が露出するようにように、マスク１４を形成し、
エピタキシャル成長層２を１０μｍ程度の深さまでエッ
チングする。このエッチングをＫＯＨまたはＮａＯＨの
ような異方性のアルカリエッチング液を用いて行うと、
凹部７の側壁の水平面に対する角度θが５５°程度の傾
斜を有するようにエッチングされ、側壁がテーパ状の凹
部７が形成される。すなわち、異方性エッチング液を使
用することにより、側壁がテーパ形状の凹部７を形成す
ることができ、金属層３の段切れがなく、金属層３を介
しての耐圧低下やショート不良をなくすることができ
る。

【００３７】そして、その露出する半導体層の表面にＭ
ｏ（モリブデン）またはＴｉ（チタン）などのショット
キーバリアを形成する金属層３を真空蒸着などにより成
膜することにより、図１に示されるようなＳＢＤが得ら
れる。なお、図示されていないが、さらに半導体基板１
の裏面を研磨して２００〜２５０μｍ程度に薄くした
後、金属層３の表面および半導体基板の裏面にＡｕまた
はＮｉなどの電極材料を蒸着して、パターニングをした
後、各チップにダイシングすることにより、ＳＢＤのチ
ップが形成される。なお、５は絶縁膜である。

【００３８】本発明によれば、不純物濃度が低いエピタ
キシャル成長層を厚く形成すると共に、埋込層および凹
部の両方により、動作領域の低不純物濃度のエピタキシ
ャル成長層部分を薄くしているため、ショットキーバリ
ア半導体装置の特徴である低い順方向電圧を維持しなが
ら、超高耐圧のショットキーバリア半導体装置が得られ
た。すなわち、凹部の深さを余り深くすると、その上に
設けられる金属層やその上の電極膜のステップカバレジ
が低下して、段切れなどにより耐圧が低くなったり、電
極用金属とショートするなどの問題が発生するため好ま
しくない。一方、埋込層のみをエピタキシャル成長層の
上部までせり上げて動作領域の直列抵抗を下げようとす
ると、ガードリングの下側にも不純物が拡散してきて耐
圧を低下させてしまうが、凹部の深さおよび埋込層のせ
り上がり部分の高さがそれぞれ制御されることにより、
順方向電圧を下げながら高耐圧を確保することができ
た。

【００３９】

【発明の効果】本発明によれば、１００Ｖ以上、たとえ
ば４００〜６００Ｖ程度の超高耐圧を必要とするショッ
トキーバリア半導体装置においても、ショットキーバリ
ア半導体装置の特性である低い順方向電圧を維持しなが
ら、かつ、高耐圧のショットキーバリア半導体装置を実
現することができた。

【図面の簡単な説明】

【図１】本発明のショットキーバリア半導体装置の一実
施形態の断面説明図である。

【図２】図１のＳＢＤの順方向の電圧と電流との特性図
である。

【図３】図１のＳＢＤの製造工程を示す説明図である。

【図４】従来のＳＢＤの一例の断面説明図である。

【図５】従来のＳＢＤの他の一例の断面説明図である。

【図６】従来のＳＢＤのさらに他の一例の断面説明図で
ある。

【符号の説明】

１半導体基板２エピタキシャル成長層３金属層４ガードリング６埋込層７凹部

Claims

【特許請求の範囲】

【請求項１】第１導電形の半導体基板と、該半導体基
板上にエピタキシャル成長により設けられる第１導電形
で前記半導体基板より不純物濃度が低いエピタキシャル
成長層と、該エピタキシャル成長層と前記半導体基板と
の境界部から前記エピタキシャル成長層の表面側に広が
って設けられる第１導電形で該エピタキシャル成長層よ
り不純物濃度が高い埋込層と、該埋込層の外周部で前記
エピタキシャル成長層の表面側に形成される第２導電形
のガードリングと、該ガードリングの内側で前記埋込層
上の前記エピタキシャル成長層の表面側に形成される凹
部と、該凹部の露出面に前記ガードリングにかかるよう
に設けられるショットキーバリアを形成する金属層とか
らなるショットキーバリア半導体装置。
【請求項２】前記エピタキシャル成長層の厚さが１５
μｍ以上である請求項１記載のショットキーバリア半導
体装置。
【請求項３】前記半導体基板とエピタキシャル成長層
との境界から前記エピタキシャル成長層側への前記埋込
層の延びる高さが、前記エピタキシャル成長層の厚さの
６０％以下である請求項１または２記載のショットキー
バリア半導体装置。
【請求項４】前記凹部の深さが１５μｍ以下である請
求項１、２または３記載のショットキーバリア半導体装
置。