JP2005327770A

JP2005327770A - 半導体装置及びその製造方法

Info

Publication number: JP2005327770A
Application number: JP2004141926A
Authority: JP
Inventors: Hisaki Matsubara; 寿樹松原
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2004-05-12
Filing date: 2004-05-12
Publication date: 2005-11-24
Anticipated expiration: 2024-05-12
Also published as: JP4878739B2

Abstract

【課題】
半導体装置及びその製造方法において、ＩＧＢＴなどの構造を有する半導体装置を薄型化してもスイッチング特性が低下やオン電圧の増加を招くことを低減可能な半導体装置及びその製造を提供すること。
【解決手段】
拡散領域などを形成する対象物をシリコン基板ではなく、Ｎ⁻型ドリフト層及び濃度変化層とする。Ｎ⁻型ドリフト層と濃度変化層はエピタキシャル成長によって積層状態に形成される。Ｎ⁻型ドリフト層の不純物濃度は一定であるが、濃度変化層１１２はバリアメタル膜との接触面に近づくほど不純物濃度が高くなっている。従来技術のＩＧＢＴでは、シリコン基板が目標厚さよりも厚いと、使用時に正孔の総量が増加するのでスイッチング特性が低下するが、この実施例では濃度変化層が過剰な厚さになっても、バリアメタル膜との境界面近傍ほど不純物濃度が高くなるので、正孔の増加を抑制できる。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に係り、特にＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の構造を有する半導体装置及びその製造方法に関する。

ＩＧＢＴの構造を有する半導体装置の製造方法には以下のような方法がある。図１１は、従来技術に係るＩＧＢＴの製造方法を示す断面図（１）である。また、図１２は、従来技術に係るＩＧＢＴの製造方法を示す断面図（２）である。図１１及び図１２において、１００はＩＧＢＴ、１０１はバリアメタル膜、１０２は絶縁膜、１０４はＮ⁻型ドリフト層、１０５はＮ^＋型チャネルストッパ領域、１０６はエミッタ電極膜、１０７はゲート絶縁膜、１０８はゲート電極膜、１０９は層間絶縁膜、１１０はＮ^＋型エミッタ領域、１１１はＰ^＋型ベース領域、１１４はシリコン基板を示す。

まず、図１１（ａ）に示すように、Ｎ^＋型バッファ層となるシリコン基板１１４にＮ⁻型ドリフト層１０４をエピタキシャル成長で積層し、さらにＮ⁻型ドリフト層１０４の表面側に、エミッタ電極膜１０６、ゲート絶縁膜１０７、ゲート電極膜１０８、層間絶縁膜１０９、Ｎ^＋型エミッタ領域１１０及びＰ^＋型ベース領域１１１などからなる電界効果トランジスタ構造を形成する。

次に、図１１（ｂ）に示すように、シリコン基板１１４を研削及び研磨で所定の厚さになるまで薄くする。さらに、図１２（ｃ）に示すように、シリコン基板１１３の周辺部分の表面を保護する絶縁膜１０２を形成する。最後に、図１２（ｄ）に示すように、バリアメタル膜１０１をシリコン基板１１４及び絶縁膜１０２の表面上に形成する。このとき、コレクタ電極膜の役割を果たすバリアメタル膜１０１がシリコン基板１１４にショットキー接触されるようにしておく。

以上のようにして形成したＩＧＢＴ１００は、シリコン基板１１４とＰ型コレクタ層とのＰＮ接合に代えて、シリコン基板１１４とバリアメタル膜１０１とをショットキー接合しているので、コレクタ電極側からの正孔の注入が少なくなり、スイッチング特性が改善するという利点がある。（例えば、特許文献１を参照。）

ところで、このようなＩＧＢＴ１００を薄型化するためには、図１１（ｂ）に示した研削及び研磨によって、例えば１００μｍあるいはこれ以下の目標となる厚さに精確に加工する必要がある。しかし、研削工程や研磨工程の管理はかなり難しく、薄型化を進めるとある程度のバラツキを生じることが避けられない。シリコン基板１１３を薄くしすぎると、逆電圧の印加時に空乏層がバリアメタル膜１００に到達しやすくなり、ＩＧＢＴに最も求められる耐圧が低下するという問題を生じる。そこで、目標となる厚さよりも若干厚くなるように管理することが一般的である。

しかし、シリコン基板１１４が本来の厚さよりも過剰な厚さを持つと、ＩＧＢＴ１００の使用時にこの層の正孔の総量が増加するので、ＩＧＢＴ１００のスイッチング特性が低下する、すなわちスイッチング時のテール電流が長くなる。また、シリコン基板１１３のＮ^＋型バッファ層１１４が本来の厚さよりも厚くなると、スイッチング時のオン電圧の増加を招くという問題も生じる。なお、このようなスイッチング特性の低下は、ＩＧＢＴだけでなくショットキーバリアダイオードにおいても生じ得る。
特開２００３−２５７８８８号公報第１０ないし１１頁、並びに図２及び図３に記載

本発明は、以上の課題に鑑みて、半導体装置及びその製造方法において、ＩＧＢＴなどの構造を有する半導体装置を薄型化してもスイッチング特性が低下やオン電圧の増加を招くことを低減可能な半導体装置及びその製造を提供することを目的とする。

上記の課題を解決するための手段として、本発明は、第１導電型の第１の導電層と、前記第１の導電層の表面に露出するように、かつ、前記第１の導電層の内部に選択的に形成した第２導電型の第１の導電領域と、前記第１の導電領域の表面に露出するように、かつ、前記第１の導電領域の内部に選択的に形成した第１導電型の第２の導電領域と、前記第１の導電層、前記第１の導電領域および前記第２の導電領域の表面を部分的に覆うように形成した第１の絶縁膜と、前記絶縁膜上に積層するように形成したゲート電極膜と、前記第１の絶縁膜及び前記ゲート電極膜を覆うように形成した第２の絶縁膜と、前記第１の導電領域及び前記第２の導電領域に接するように形成したエミッタ電極膜と、前記第１の導電層に接するように形成したコレクタ電極膜を有する半導体装置であって、前記第１の導電層は、前記コレクタ電極膜との接合面から所定の深さの範囲においてその不純物濃度がその厚さ方向に対して連続的に変化し、それ以外の深さの範囲においてその不純物濃度がその厚さ方向に対して一定であるようになされていることを特徴とするものである。

したがって、上記の手段によれば、コレクタ電極膜との接合面から所定の深さの範囲においてその不純物濃度がその厚さ方向に対して連続的に変化するので、この範囲において正孔の総量を低減するまたはオン電圧を低減することが可能になる。

また、本発明は、第１導電型の第１の導電層と、前記第１の導電層上に積層するように形成した第１導電型の第２の導電層と、前記第２の導電層の表面に露出するように、かつ、前記第３の導電層の内部に選択的に形成した第２導電型の第１の導電領域と、前記第１の導電領域の表面に露出するように、かつ、前記第１の導電領域の内部に選択的に形成した第１導電型の第２の導電領域と、前記第３の導電層、前記第１の導電領域及び前記第２の導電領域の表面を部分的に覆うように形成した第１の絶縁膜と、前記絶縁膜上に積層するように形成したゲート電極膜と、前記第１の絶縁膜及び前記ゲート電極膜を覆うように形成した第２の絶縁膜と、前記第１の導電領域及び前記第２の導電領域に接するように形成したエミッタ電極膜と、前記第１の導電層に接するように形成したコレクタ電極膜を有する半導体装置であって、前記コレクタ電極膜は、前記第１の導電層とショットキー接触され、前記第１の導電層は、前記コレクタ電極膜との接合面から所定の深さの範囲においてその不純物濃度が連続的にその厚さ方向に対して変化するようになされていることを特徴とするものとした。

なお、上記の半導体装置において、前記第１の導電層と前記第２の導電層との間に、第１導電型の第３の導電層を形成することができる。

したがって、上記の手段によれば、半導体ウェーハの一部において不純物濃度を連続的に変化させることが容易に実現できる。

なお、上記の半導体装置の製造方法において、さらに、前記第３の工程によって露出した前記導電層の表面に、前記導電層とショットキー接触させた金属膜を形成する第４の工程を有するものにできる。

さらに、本発明は、半導体装置の製造方法において、第１導電型の半導体ウェーハの一方の主面上にエピタキシャル成長によって導電層を形成すると共に、該導電層が第１の厚さになるまではその不純物濃度がその厚さ方向に対して連続的に変化し、第１の厚さを超えて第２の厚さになるまではその不純物濃度が一定になるようにする第１の工程と、前記半導体ウェーハを研削、研磨及びエッチングのいずれか二以上の方法で薄くする第２の工程を有するものとした。

本発明は、半導体ウェーハの一部において不純物濃度を連続的に変化させ、半導体ウェーハを薄くするときに、この不純物濃度を連続的に変化させた範囲内において薄くする工程を終えるので、半導体ウェーハの厚さにバラツキを生じてもその特性にバラツキを生じることを低減できる。したがって、半導体装置の信頼性を向上することができると共に、半導体装置の製造工程の管理が容易になる。

本発明は、シリコン基板上にエピタキシャル成長によって形成したシリコン層の一部を、その厚さ方向に対して不純物濃度が連続的に変化するものとし、半導体ウェーハ側から研削等を行うときに、この不純物濃度が連続的に変化する層が露出した状態で工程を終えるところに大きな特徴がある。また、ＩＧＢＴなどの半導体装置に、不純物濃度が連続的に変化する層を設けたところに大きな特徴がある。以下に、このような特徴を有する実施例について図面を参照しながら詳しく説明する。なお、本発明は、以下に説明する実施例に限定されるものではなく、各請求項に記載した範囲を逸脱しない限りにおいて種々の変形を加えることが可能である。例えば、電界効果トランジスタの構成や製造方法に関する詳細な部分については、実施例として記載したものに限定されるものではなく、各請求項に記載した範囲において構造、寸法または製造方法などについて変更可能である。

本発明の実施例１として、ショットキー接触を有するＩＧＢＴについて図面に基づいて詳しく説明する。図３は、本発明の実施例１に係るＩＧＢＴにおいてエピタキシャル成長層が目標の厚さとなった状態を示す断面図である。図３の符号において、１００はＩＧＢＴ、１０１はバリアメタル膜、１０２は絶縁膜、１０４はＮ⁻型ドリフト層、１０５はＮ^＋型チャネルストッパ領域、１０６はエミッタ電極膜、１０７はゲート絶縁膜、１０８はゲート電極膜、１０９は層間絶縁膜、１１０はＮ^＋型エミッタ領域、１１１はＰ^＋型ベース領域、１１２は濃度変化層、１１３はエピタキシャル成長層を示す。

まず、実施例１のＩＧＢＴの具体的構造について図３に従って説明する。ＩＧＢＴ１００は、ノンパンチスルー型のものである。また、エピタキシャル成長層１１３の濃度変化層１１２とバリアメタル膜１０１とはショットキー接触されており、この点が一般的なＩＧＢＴと異なっている。

エピタキシャル成長層１１３は、濃度変化層１１２とＮ⁻型ドリフト層１０４とを積層したＮ型シリコンの層状体であり、図３には図示していないシリコン基板上にＮ型の不純物を含むシリコンをエピタキシャル成長させることによって形成している。すなわち、本発明では、先に述べた従来技術においてシリコン基板を用いていた部分をエピタキシャル成長層にしている。エピタキシャル成長層１１３の不純物濃度は、概ね５×１０^１３／ｃｍ^３から１×１０^１５／ｃｍ^３までの範囲であるが、ＩＧＢＴ１００に要求される耐圧など設計上の諸条件によってはこの範囲外の濃度とすることもある。また、後述するように、濃度変化層１１２は、Ｎ型の不純物濃度が連続的に変化するように形成されている。なお、濃度変化層１１２は、他の層及び領域との相対的な不純物濃度を比較したときに、その一部をＮ型またはＮ^＋型として記載する方が適当な場合もあるが、図３及びその他の図では便宜上Ｎ⁻型として記載している。

エピタキシャル成長層１１３の一方の主面側（図３では上面）、すなわちＮ⁻型ドリフト層１０４側には電界効果トランジスタ構造が形成されている。この主面側には、そこ主面に露出するように、Ｐ^＋型ベース領域１１１及びＮ^＋型エミッタ領域１１０が形成されている。Ｐ^＋型ベース領域１１１は、Ｎ⁻型ドリフト層１０４の表面からＰ型の不純物を注入し、さらにこれらの不純物を高温で拡散させることによって形成する。Ｎ^＋型エミッタ領域１１０は、Ｎ⁻型ドリフト層１０４の表面からＰ型の不純物を注入し、さらにこれらの不純物を高温で拡散させることによって形成されるものであり、Ｐ^＋型ベース領域内に２つずつ配置されている。なお、図３におけるＰ^＋型ベース領域１１１及びＮ^＋型エミッタ領域１１０は、簡略化して記載したものであり、実際には１つのエピタキシャル成長層１１３に対して図３に示した構成が多数形成されている。また、多数形成されたこれらの領域は、エピタキシャル成長層１１３を平面的に見たときにストライプ状またはレンガ積み模様を呈するように配置されている。

Ｎ^＋型チャネルストッパ領域１０５は、エピタキシャル成長層１１３の縁辺に沿って環状に形成されている。Ｎ^＋型チャネルストッパ領域１０５を形成することによって、ＩＧＢＴ１００への逆電圧印加時にＰＮ接合面から拡がった空乏層がエピタキシャル成長層１１３の縁辺まで到達することを防ぎ、耐圧を向上させることができる。なお、これらの領域の他に、耐圧を向上させるためのガードリング領域やフィールドプレートなども適宜形成することができる。

また、隣り合うＰ^＋型ベース領域１１１の間に露出したＮ⁻型ドリフト層１０４と、Ｐ^＋型ベース領域１１１及びＮ^＋型エミッタ領域１１０の一部を覆うようにゲート絶縁膜１０７を形成している。ゲート絶縁膜１０７は、エピタキシャル成長層１１３の上記主面上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。さらに、ゲート絶縁膜１０７上にはゲート電極膜１０８を形成している。ゲート電極膜１０８は、ゲート絶縁膜１０７上に堆積したポリシリコンを写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。ゲート電極膜１０８は、Ｍｏなどの金属やシリサイドなどで形成することも可能である。

以上の、Ｐ^＋型ベース領域１１１、Ｎ^＋型エミッタ領域１１０、ゲート絶縁膜１０７及び
は、全体として電界効果トランジスタを構成しており、Ｐ^＋型ベース領域１１１のゲート絶縁膜１０７と接する部分の近傍にチャネルが形成されたときに、このチャネルを通ってバリアメタル膜１０１とエミッタ電極膜１０６との間に電流が流れる。

また、ゲート絶縁膜１０７及びゲート電極膜１０８と、Ｎ⁻型ドリフト層１０４の周辺領域の一部を覆うように層間絶縁膜１０９を形成している。層間絶縁膜１０９は、ゲート電極膜１０８などの上に成膜したシリコン酸化膜を写真工程及びエッチング工程によって所定のパターンとなるように形成したものである。

さらに、Ｎ⁻型ドリフト層１０４の表面上を覆うようにエミッタ電極膜１０６を形成している。エミッタ電極膜１０６は、Ａｌ−Ｓｉ膜であり、スパッタリングで形成されている。なお、エミッタ電極膜１０６は、Ａｌ−Ｓｉ−Ｃｕ膜などで形成することも可能である。

また、エピタキシャル成長層１１３の他方の主面、すなわち濃度変化層１１２の表面には、バリアメタル膜１０１が形成されている。前述のように、濃度変化層１１２とバリアメタル膜１０１とはショットキー接触されているので、バリアメタル膜１０１は、コレクタ電極膜であると共に、一般的なＩＧＢＴにおけるＰ型コレクタ層としての機能も有している。周知のように、ショットキーバリアダイオードでは、金属電極膜からシリコン基板への正孔の注入が少ない。したがって、シリコン基板１１４からバリアメタル膜１０１への正孔の注入も通常のＩＧＢＴより少なくなるので、ＩＧＢＴ１００では一般的なＩＧＢＴが抱えているテール電流問題はほとんど発生しない。なお、バリアメタル膜１０１は、シリコン基板１１３とショットキー接触可能な、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ａｌ（アルミニウム）などの金属膜で形成して良く、これらの金属の合金膜としても良い。さらには、リードや接続子との接続性を向上するために、バリアメタル膜１０１上にリード等との接続性が良い金属膜を形成しても良い。くわえて、この金属膜を２層以上積層しても良い。

以上の構成において、ゲート電極膜１０８とエミッタ電極膜１０６との間に閾値以上の電圧を印加すると、Ｐ^＋型ベース領域１１１の表層にチャネルが現れて、Ｎ⁻型ドリフト層１０９で伝導度変調を生じる。そうすると、バリアメタル膜１０１からエミッタ電極膜１０６へ電流が流れる。このとき、バリアメタル膜１０１からＮ⁻型ドリフト層１０４への正孔の注入は少ない量に留まるので、ゲート電極膜１０８とエミッタ電極膜１０６との間の電圧が閾値を下回ったときには、バリアメタル膜１０１からエミッタ電極膜１０６への電流がすみやかに停止する。

ところで、本発明では、シリコン基板１１３の他方の主面側の一定の厚さの部分を濃度変化層１１２としている。前述のように、Ｎ⁻型ドリフト層１０４はその不純物濃度がほぼ一定であるのに対し、濃度変化層１１２は厚さ方向に対してその不純物濃度が連続的に変化している。

図１は、本発明の実施例１に係るＩＧＢＴのシリコン基板の不純物濃度設定の一例を示すグラフ（１）である。図１において、（ａ）及び（ｂ）は、それぞれ濃度変化層１１２における不純物濃度分布の異なる例を示している。これらのグラフにおいて、ｔ軸はＮ⁻型ドリフト層１０４の表面、すなわち電界効果トランジスタの形成面からの厚さを示し、ｄ軸は不純物濃度を示している。また、図４は、本発明の実施例１に係るＩＧＢＴにおいてエピタキシャル成長層が目標を超えて過剰な厚さになった状態を示す断面図である。図４の符号は全て図３の符号と同じものを示す。

図１（ａ）に示すように、Ｎ⁻型ドリフト層１０４の不純物濃度は一定であるが、濃度変化層１１２はバリアメタル膜１０１との接合面に近づくほど不純物濃度が高くなっている。背景技術で説明したように、ＩＧＢＴ１００の製造工程においては、エピタキシャル成長層１１３を研削などで薄くする場合に、本来の目標の厚さ（ｍ）よりも若干過剰な厚さｎに近くなるようにしている。従来技術に係るＩＧＢＴでは、ＩＧＢＴの使用時にシリコン基板が厚くなった分だけ正孔の総量が増加するのでスイッチング特性が低下する。これに対して、この実施例では濃度変化層１１２が図４のように過剰な厚さ（ｎ）になっても、バリアメタル膜１０１との境界面近傍ほど不純物濃度が高くなるので、正孔の総量は従来技術の場合ほど増加しない。また、この実施例では、エピタキシャル成長層１１３を目標の厚さｍよりも薄くした場合であっても、バリアメタル膜１０１との境界面近傍の不純物濃度が目標の厚さ（ｍ）とする場合より不純物濃度が低くなるようにしている。したがって、エピタキシャル成長層１１３を薄くしすぎた場合であっても、濃度変化層１１２の形成範囲内であれば、正孔の総量が不足することによるオン電圧の増大を低減することが可能になる。

さらに、図１（ｂ）に示すように、濃度変化層１１２における不純物濃度を一次関数的ではなく二次関数的に増加するように設定すれば、ホールの総量の変動幅をさらに小さくすることが可能になる。ただし、バリアメタル膜１０１との境界面近傍の不純物濃度が１×１０^１５／ｃｍ^３を大幅に超えるとオン電圧が過大になるので、この濃度を大幅に超えない範囲に抑えることが好ましい。

また、濃度変化層１１２の不純物濃度は、バリアメタル膜１０１との境界面近傍ほど不純物濃度が低くなるように設定することも可能である。図２は、本発明の実施例１に係るＩＧＢＴのシリコン基板の不純物濃度設定の一例を示すグラフ（２）である。図１において、（ａ）及び（ｂ）は、それぞれ濃度変化層１１２における不純物濃度分布のさらに異なる例を示している。

ＩＧＢＴの用途によっては、動作時のオン電圧を低く抑えることが強く求められる場合がある。このような場合には、図２（ａ）に示すように設定すれば、濃度変化層１１２が過剰な厚さｎになってもバリアメタル膜１０１との境界面近傍ほど不純物濃度が低くなるので、オン電圧の変動を抑えることが可能になる。さらに、図２（ｂ）に示すように、濃度変化層１１２の一部においてその不純物濃度がＮ⁻型ドリフト層１０４よりも高くなるようにしても良い。このように設定することにより、濃度変化層１１２の濃度変化をさらに急峻なものにすることができる。

さらに、実施例１の製造方法について説明する。図５ないし図８は、本発明の実施例１に係るＩＧＢＴの製造方法を示す断面図（１）〜（４）である。図５ないし図８の符号において、１１４はシリコン基板であり、その他の符号は図３と同じものを示す。

まず、図５（ａ）に示すように、Ｎ型のシリコン基板１１４を準備する。次に、図５（ｂ）に示すように、エピタキシャル成長によってシリコン基板濃度変化層１１２を形成する。濃度変化層１１２の不純物濃度は、Ｎ型ドーパントガスの流量を調整することで所定の分布にすることができる。なお、図２及び図３に基づいて説明したように、濃度変化層１１２の不純物濃度分布には様々な態様が考えられるが、製造するＩＧＢＴに要求される特性に適合する。なお、図示していないが、最終的には半導体装置とならずに破棄されるシリコン基板の周辺部分の濃度変化層１１２にシリコン酸化膜を埋め込み、これを後述する研磨工程またはエッチング工程のストッパーとして利用することも可能である。

次に、図６（ｃ）に示すように、エピタキシャル成長によってＮ⁻型ドリフト層１０４を形成する。Ｎ⁻型ドリフト層１０４の不純物濃度は、ほぼ一定となるようにする。さらに、図６（ｄ）に示すように、Ｎ⁻型ドリフト層１０４及びその表面上にＰ^＋型ベース領域１１１等の電界効果トランジスタの構造や耐圧の確保に必要な構造などを形成する。なお、これらは前述の方法によって形成するが、他の方法によって適宜形成しても良い。

そして、図７（ｅ）に示すように、シリコン基板１１４を研削で薄くして行く。さらに、図７（ｆ）に示すように、シリコン基板１１４を研削で除去し終えたら、濃度変化層１１２が所定の厚さとなるまで研削する。続けて、エッチングによって、濃度変化層１１２の表面に発生した微細な割れなどを除去する。なお、エッチングに代えて研磨を行っても良い。研磨を行う場合には、研削または研磨で発生した結晶欠陥を残して正孔を捕捉させるようにすることができる。したがって、正孔の注入を抑制してテール電流の発生を防止することが特に求められる場合には好ましい方法である。また、シリコン基板１１４及濃度変化層１１２の除去する厚さによっては、研削及びエッチングによる除去に代えて研磨及びエッチングによる除去を行っても良い。

さらに、図８（ｇ）に示すように、露出した濃度変化層１１２の周囲に漏れ電流の対策等のために、絶縁膜１０２を形成する。そして最後に、図８（ｈ）に示すように、バリアメタル膜１０１を金属の真空蒸着で形成し、さらにシンター炉で処理して濃度変化層１１２とショットキー接触する。なお、バリアメタル膜を多層膜とする場合には、真空蒸着を繰り返して多層化する。

以上の方法によれば、濃度変化層１１２を容易に形成することができる。なお、濃度変化層１１２は、外方拡散によって形成することも可能である。Ｎ型の不純物濃度を外方拡散させれば、その厚さ方向に対して不純物濃度が連続的に変化した層が得られる。

さらに、本発明の実施例２であるショットキー接触を有するＩＧＢＴについて図面に基づいて説明する。図９は、本発明の実施例２に係るＩＧＢＴを示す断面図である。図９の符号において、１０３はＮ^＋型バッファ層であり、その他の符号は図３と同じものを示す。

実施例２のＩＧＢＴ１００は、パンチスルー型のものである。実施例２における濃度変化層１１２の不純物濃度は、実施例１における濃度変化層１１２よりも不純物濃度が高くなるが、実施例１の場合と同様の作用効果が得られる。

さらに、本発明の実施例３であるショットキー接触を有するＩＧＢＴについて図面に基づいて説明する。図１０は、本発明の実施例３に係るＩＧＢＴを示す断面図である。図１０の符号において、１１５はＮ⁻型ドレイン層であり、その他の符号は図９と同じものを示す。

実施例３のＩＧＢＴ１００は、パンチスルー型のものであり、実施例２のＩＧＢＴに対してさらにＮ⁻型ドレイン層１１５を設けている。このＩＧＢＴ１００は、高耐圧を要求されるＩＧＢＴに特に好適な構造であるが、この種の構造においても実施例１の場合と同様の作用効果が得られる。

ところで、エピタキシャル成長で形成したシリコン層ではなく、シリコン基板に対してエミッタ電極膜１０６を形成する側からＮ型等の不純物を拡散させることによってＩＧＢＴを製造する場合がある。このようなシリコン基板は、シリコン基板の厚さ方向の不純物濃度は全体的に濃度勾配を持っており、上述した実施例のように一定の不純物濃度となるところがない。したがって、このようなシリコン基板を本発明に適用することは好ましくない。

本発明の実施例１に係るＩＧＢＴのシリコン基板の不純物濃度設定の一例を示すグラフ（１）である。本発明の実施例１に係るＩＧＢＴのシリコン基板の不純物濃度設定の一例を示すグラフ（２）である。本発明の実施例１に係るＩＧＢＴにおいてエピタキシャル成長層が目標の厚さとなった状態を示す断面図である。本発明の実施例１に係るＩＧＢＴにおいてエピタキシャル成長層が目標を超えて過剰な厚さになった状態を示す断面図である。本発明の実施例１に係るＩＧＢＴの製造方法を示す断面図（１）である。本発明の実施例１に係るＩＧＢＴの製造方法を示す断面図（２）である。本発明の実施例１に係るＩＧＢＴの製造方法を示す断面図（３）である。本発明の実施例１に係るＩＧＢＴの製造方法を示す断面図（４）である。本発明の実施例２に係るＩＧＢＴを示す断面図である。本発明の実施例３に係るＩＧＢＴを示す断面図である。従来技術に係るＩＧＢＴの製造方法を示す断面図（１）である。従来技術に係るＩＧＢＴの製造方法を示す断面図（２）である。

符号の説明

１００：ＩＧＢＴ
１０１：バリアメタル膜
１０２：絶縁膜
１０３：Ｎ^＋型バッファ層
１０４：Ｎ⁻型ドリフト層
１０５：Ｎ^＋型チャネルストッパ領域
１０６：エミッタ電極膜
１０７：ゲート絶縁膜
１０８：ゲート電極膜
１０９：層間絶縁膜
１１０：Ｎ^＋型エミッタ領域
１１１：Ｐ^＋型ベース領域
１１３：エピタキシャル成長層
１１４：シリコン基板
１１５：Ｎ⁻型ドレイン層

Claims

第１導電型の第１の導電層と、前記第１の導電層の表面に露出するように、かつ、前記第１の導電層の内部に選択的に形成した第２導電型の第１の導電領域と、前記第１の導電領域の表面に露出するように、かつ、前記第１の導電領域の内部に選択的に形成した第１導電型の第２の導電領域と、前記第１の導電層、前記第１の導電領域および前記第２の導電領域の表面を部分的に覆うように形成した第１の絶縁膜と、前記絶縁膜上に積層するように形成したゲート電極膜と、前記第１の絶縁膜及び前記ゲート電極膜を覆うように形成した第２の絶縁膜と、前記第１の導電領域及び前記第２の導電領域に接するように形成したエミッタ電極膜と、前記第１の導電層に接するように形成したコレクタ電極膜を有する半導体装置であって、
前記第１の導電層は、前記コレクタ電極膜との接合面から所定の深さの範囲においてその不純物濃度がその厚さ方向に対して連続的に変化し、それ以外の深さの範囲においてその不純物濃度がその厚さ方向に対して一定であるようになされていることを特徴とする半導体装置。
第１導電型の第１の導電層と、前記第１の導電層上に積層するように形成した第１導電型の第２の導電層と、前記第２の導電層の表面に露出するように、かつ、前記第３の導電層の内部に選択的に形成した第２導電型の第１の導電領域と、前記第１の導電領域の表面に露出するように、かつ、前記第１の導電領域の内部に選択的に形成した第１導電型の第２の導電領域と、前記第３の導電層、前記第１の導電領域および前記第２の導電領域の表面を部分的に覆うように形成した第１の絶縁膜と、前記絶縁膜上に積層するように形成したゲート電極膜と、前記第１の絶縁膜及び前記ゲート電極膜を覆うように形成した第２の絶縁膜と、前記第１の導電領域及び前記第２の導電領域に接するように形成したエミッタ電極膜と、前記第１の導電層に接するように形成したコレクタ電極膜を有する半導体装置であって、
前記コレクタ電極膜は、前記第１の導電層とショットキー接合され、
前記第１の導電層は、前記コレクタ電極膜との接合面から所定の深さの範囲においてその不純物濃度がその厚さ方向に対して連続的に変化するようになされていることを特徴とする半導体装置。
前記第１の導電層と前記第２の導電層との間に、第１導電型の第３の導電層を形成したことを特徴とする請求項２に記載の半導体装置。
第１導電型の半導体ウェーハの一方の主面上にエピタキシャル成長によって導電層を形成すると共に、該導電層が第１の厚さになるまではその不純物濃度がその厚さ方向に対して連続的に変化し、第１の厚さを超えて第２の厚さになるまではその不純物濃度が一定になるようにする第１の工程と、
前記導電層の露出面側に電界効果トランジスタを形成する第２の工程と、
前記半導体ウェーハと前記導電層の不純物濃度がその厚さ方向に対して連続的に変化している部分の一部とを研削、研磨及びエッチングのいずれか二以上の方法で薄くする第３の工程を有することを特徴とする半導体装置の製造方法。
さらに、前記第３の工程によって露出した前記導電層の表面に、前記導電層とショットキー接合させた金属膜を形成する第４の工程を有することを特徴とする請求項４に記載の半導体装置の製造方法。