CN113299539A - 一种sbd低正向饱和专用材料及其制备方法 - Google Patents

一种sbd低正向饱和专用材料及其制备方法 Download PDF

Info

Publication number
CN113299539A
CN113299539A CN202110562774.3A CN202110562774A CN113299539A CN 113299539 A CN113299539 A CN 113299539A CN 202110562774 A CN202110562774 A CN 202110562774A CN 113299539 A CN113299539 A CN 113299539A
Authority
CN
China
Prior art keywords
epitaxial layer
resistivity
epitaxial
sbd
alpha
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110562774.3A
Other languages
English (en)
Other versions
CN113299539B (zh
Inventor
刘官超
刘峻成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Lianji Electronic Co ltd
Original Assignee
Shenzhen Lianji Electronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Lianji Electronic Co ltd filed Critical Shenzhen Lianji Electronic Co ltd
Priority to CN202110562774.3A priority Critical patent/CN113299539B/zh
Publication of CN113299539A publication Critical patent/CN113299539A/zh
Application granted granted Critical
Publication of CN113299539B publication Critical patent/CN113299539B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)

Abstract

本发明公开了一种SBD低正向饱和专用材料及其制备方法，包括，制备硅晶重掺衬底，通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第一层一定厚度和电阻率的高阻外延层，形成外延层1，通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第二层一定厚度和电阻率的高阻外延层。本发明将外延片的外延层一分为三，且电阻率和厚度逐步增加，三层的平均电阻率低于常规外延片的外延层电阻率，带来的效果是SBD的反压VBR稳定不变，而正向饱和VF降低了0.1‑0.2V的范围，且动态参数正向浪涌IFSM和静电ESD能力都有了明显提升，这证明了SBD基材料外延片的外延层优化，能有效提升产品的静态和动态参数。

Description

一种SBD低正向饱和专用材料及其制备方法
技术领域
本发明涉及低正向饱材料领域，具体涉及一种SBD低正向饱和专用材料及其制备方法。
背景技术
肖特基产品一直以来都是非常重要的低压器件，它是低压能源转换中重要的器件，关键是它有优良的低正向饱和及频率转换特性，这源于它重要的金半接触，该金半接触形成了类似半导体中PN结一样，具有单项导电性，但又不一样的重要点是正向开启电压典型值只有0.45V-0.55V之间(不同的金属与同一半导体形成肖特基势垒高度不一致)，该正向饱和比半导体PN结的0.70V明显要低些，肖特基的正向饱和VF如何做的更低是业界的追求点之一，现常规的肖特基SBD产品的加工基材料是半导体外延片，一旦外延片材料规格定下来，该产品的正向饱和就基本上决定下来了，常规的外延片材料规格受制于SBD器件的反压等参数，不能优化正向饱和VF参数，而低的正向饱和VF又是客户十分迫切要求的，低的VF会降低器件的发热而提高可靠性；常规外延材料都是重掺杂低阻半导体衬底上淀积单层高阻半导体外延层，该外延层为器件提供基本反压保障和动态参数性能；
SBD基材料半导体外延片是在第一导电类型重掺杂质的硅晶衬底上生长第一导电类型轻掺杂硅晶外延层，该材料是常规的半导体外延片，是市场绝大多数SBD产品的基材料，而单层外延层的在使用上仍有不足的方面，如单层外延层在保障基础参数VBR的情况下，不能有效改善正向饱和VF，而VF是电路应用上器件发热的主要参数(SBD是多子导电，无少子的存储和寿命一说，高频特性十分优良，其本身寄生的电容十分小，产生的热量与正向参数VF的热量不足一提)，而SBD又是电路应用十分注重规避热失效的器件，正向饱和VF越小其电路上产生的热量越小，器件的热失效性能会越高，因此在保障SBD参数VBR不变的情况下，如何调整外延片外延层是十分重要的关注点，而常规材料在保障VBR稳定的情况下降低VF上是基本没有办法可行的，那么优化材料是显得十分迫切了。
发明内容
本发明的主要目的在于提供一种SBD低正向饱和专用材料及其制备方法，可以有效解决背景技术中的技术问题。
为实现上述目的，本发明采取的技术方案为：
一种SBD低正向饱和专用材料的制备方法，该制备方法具体包括如下步骤：
步骤一：制备硅晶重掺衬底；
步骤二：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第一层一定厚度和电阻率的高阻外延层，形成外延层1；
步骤三：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第二层一定厚度和电阻率的高阻外延层，形成外延层2；
步骤四：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第三层一定厚度和电阻率的高阻外延层，形成外延层3；
步骤五：三层单晶外延层淀积后三层外延的外延片已完成了制造，对制造完成的成品进行检测即可。
作为本发明的进一步方案，所述步骤一中，制备硅晶重掺衬底的具体步骤如下：
步骤1：将坯料通过精磨机进行正面抛光；
步骤2：对抛光后的坯料进行清洗；
步骤3：将清洗后的坯料烘干去除水分，得到硅晶重掺衬底。
作为本发明的进一步方案，所述步骤2中，清洗方式为流动温水冲洗，水温为30-50℃，水流速度为0.5-0.8m/s。
作为本发明的进一步方案，所述步骤3中，烘干方式为暖风烘干，暖风温度为35-45℃，风速为3-5m/s。
作为本发明的进一步方案，所述步骤二、步骤三、步骤四中的外延淀积步骤均为：装片、一次升温、恒温、烘烤、二次升温、HCL腐蚀、赶气、外延淀积、降温取片，其中恒温温度为820-900℃，烘烤时间为6min，升温温度为1200℃。
作为本发明的进一步方案，所述步骤二、步骤三、步骤四中三次淀积时间分别为h1、h2、h3，其中h1<h2<h3。
作为本发明的进一步方案，所述外延层1为电阻率最低的区域(电阻率α1，厚度d1)，外延层2为电阻率次子的区域(电阻率α2，厚度d2)，外延层3为电阻率最高的区域(电阻率α3，厚度d3)，其中(α1*d1+α2*d2+α3*d3)/(d1+d2+d3)<α，(其中α为常规硅晶外延层电阻率，且其厚度为d)，α1<α2<α3，d1<d2<d3。
一种SBD低正向饱和专用材料，该SBD低正向饱和专用材料由上述的制备方法制备而成。
与现有技术相比，本发明具有如下有益效果：
本发明将外延片的外延层一分为三，且电阻率和厚度逐步增加，三层的平均电阻率低于常规外延片的外延层电阻率，带来的效果是SBD的反压VBR稳定不变，而正向饱和VF降低了0.1-0.2V的范围，且动态参数正向浪涌IFSM和静电ESD能力都有了明显提升，这证明了SBD基材料外延片的外延层优化，能有效提升产品的静态和动态参数。
附图说明
图1为常规外延片材料衬底与外延层示意图；
图2为多层外延层的材料衬底与多层外延示意图。
具体实施方式
为使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体实施方式，进一步阐述本发明。
如图1-2所示，一种SBD低正向饱和专用材料的制备方法，该制备方法具体包括如下步骤：
步骤一：制备硅晶重掺衬底；
步骤二：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第一层一定厚度和电阻率的高阻外延层，形成外延层1；
步骤三：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第二层一定厚度和电阻率的高阻外延层，形成外延层2；
步骤四：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第三层一定厚度和电阻率的高阻外延层，形成外延层3；
步骤五：三层单晶外延层淀积后三层外延的外延片已完成了制造，对制造完成的成品进行检测即可。
步骤一中，制备硅晶重掺衬底的具体步骤如下：
步骤1：将坯料通过精磨机进行正面抛光；
步骤2：对抛光后的坯料进行清洗；
步骤3：将清洗后的坯料烘干去除水分，得到硅晶重掺衬底。
步骤2中，清洗方式为流动温水冲洗，水温为30-50℃，水流速度为0.5-0.8m/s。
步骤3中，烘干方式为暖风烘干，暖风温度为35-45℃，风速为3-5m/s。
步骤二、步骤三、步骤四中的外延淀积步骤均为：装片、一次升温、恒温、烘烤、二次升温、HCL腐蚀、赶气、外延淀积、降温取片，其中恒温温度为820-900℃，烘烤时间为6min，升温温度为1200℃。
步骤二、步骤三、步骤四中三次淀积时间分别为h1、h2、h3，其中h1<h2<h3。
外延层1为电阻率最低的区域(电阻率α1，厚度d1)，外延层2为电阻率次子的区域(电阻率α2，厚度d2)，外延层3为电阻率最高的区域(电阻率α3，厚度d3)，其中(α1*d1+α2*d2+α3*d3)/(d1+d2+d3)<α，(其中α为常规硅晶外延层电阻率，且其厚度为d)，α1<α2<α3，d1<d2<d3。
一种SBD低正向饱和专用材料，该SBD低正向饱和专用材料由上述的制备方法制备而成。
以上显示和描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (8)

1.一种SBD低正向饱和专用材料的制备方法，其特征在于：该制备方法具体包括如下步骤：
步骤一：制备硅晶重掺衬底；
步骤二：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第一层一定厚度和电阻率的高阻外延层，形成外延层1；
步骤三：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第二层一定厚度和电阻率的高阻外延层，形成外延层2；
步骤四：通过半导体专用设备外延炉上，在重掺杂硅单晶衬底片正面上以一定温度和时间淀积第三层一定厚度和电阻率的高阻外延层，形成外延层3；
步骤五：三层单晶外延层淀积后三层外延的外延片已完成了制造，对制造完成的成品进行检测即可。
2.根据权利要求1所述的一种SBD低正向饱和专用材料的制备方法，其特征在于：所述步骤一中，制备硅晶重掺衬底的具体步骤如下：
步骤1：将坯料通过精磨机进行正面抛光；
步骤2：对抛光后的坯料进行清洗；
步骤3：将清洗后的坯料烘干去除水分，得到硅晶重掺衬底。
3.根据权利要求2所述的一种SBD低正向饱和专用材料的制备方法，其特征在于：所述步骤2中，清洗方式为流动温水冲洗，水温为30-50℃，水流速度为0.5-0.8m/s。
4.根据权利要求2所述的一种SBD低正向饱和专用材料的制备方法，其特征在于：所述步骤3中，烘干方式为暖风烘干，暖风温度为35-45℃，风速为3-5m/s。
5.根据权利要求1所述的一种SBD低正向饱和专用材料的制备方法，其特征在于：所述步骤二、步骤三、步骤四中的外延淀积步骤均为：装片、一次升温、恒温、烘烤、二次升温、HCL腐蚀、赶气、外延淀积、降温取片，其中恒温温度为820-900℃，烘烤时间为6min，升温温度为1200℃。
6.根据权利要求1所述的一种SBD低正向饱和专用材料的制备方法，其特征在于：所述步骤二、步骤三、步骤四中三次淀积时间分别为h1、h2、h3，其中h1<h2<h3。
7.根据权利要求1所述的一种SBD低正向饱和专用材料的制备方法，其特征在于：所述外延层1为电阻率最低的区域(电阻率α1，厚度d1)，外延层2为电阻率次子的区域(电阻率α2，厚度d2)，外延层3为电阻率最高的区域(电阻率α3，厚度d3)，其中(α1*d1+α2*d2+α3*d3)/(d1+d2+d3)<α，(其中α为常规硅晶外延层电阻率，且其厚度为d)，α1<α2<α3，d1<d2<d3。
8.一种SBD低正向饱和专用材料，其特征在于：该SBD低正向饱和专用材料由权利要求1-7的制备方法制备而成。
CN202110562774.3A 2021-05-24 2021-05-24 一种sbd低正向饱和专用材料及其制备方法 Active CN113299539B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110562774.3A CN113299539B (zh) 2021-05-24 2021-05-24 一种sbd低正向饱和专用材料及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110562774.3A CN113299539B (zh) 2021-05-24 2021-05-24 一种sbd低正向饱和专用材料及其制备方法

Publications (2)

Publication Number Publication Date
CN113299539A true CN113299539A (zh) 2021-08-24
CN113299539B CN113299539B (zh) 2022-10-11

Family

ID=77323952

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110562774.3A Active CN113299539B (zh) 2021-05-24 2021-05-24 一种sbd低正向饱和专用材料及其制备方法

Country Status (1)

Country Link
CN (1) CN113299539B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327770A (ja) * 2004-05-12 2005-11-24 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
US20070235830A1 (en) * 2006-04-07 2007-10-11 Roman Hamerski High-efficiency Schottky rectifier and method of manufacturing same
US20090098719A1 (en) * 2007-10-11 2009-04-16 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
CN105552119A (zh) * 2015-12-17 2016-05-04 扬州国宇电子有限公司 平面肖特基势垒二极管
US20160181442A1 (en) * 2013-06-05 2016-06-23 Rohm Co., Ltd. Semiconductor device and method of manufacturing same
CN106952965A (zh) * 2017-03-27 2017-07-14 河北普兴电子科技股份有限公司 硅外延片及其制备方法
CN108682695A (zh) * 2018-08-07 2018-10-19 济南晶恒电子有限责任公司 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法
CN109390233A (zh) * 2017-08-08 2019-02-26 天津环鑫科技发展有限公司 一种沟槽式肖特基的制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327770A (ja) * 2004-05-12 2005-11-24 Shindengen Electric Mfg Co Ltd 半導体装置及びその製造方法
US20070235830A1 (en) * 2006-04-07 2007-10-11 Roman Hamerski High-efficiency Schottky rectifier and method of manufacturing same
US20090098719A1 (en) * 2007-10-11 2009-04-16 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US20160181442A1 (en) * 2013-06-05 2016-06-23 Rohm Co., Ltd. Semiconductor device and method of manufacturing same
CN105552119A (zh) * 2015-12-17 2016-05-04 扬州国宇电子有限公司 平面肖特基势垒二极管
CN106952965A (zh) * 2017-03-27 2017-07-14 河北普兴电子科技股份有限公司 硅外延片及其制备方法
CN109390233A (zh) * 2017-08-08 2019-02-26 天津环鑫科技发展有限公司 一种沟槽式肖特基的制造方法
CN108682695A (zh) * 2018-08-07 2018-10-19 济南晶恒电子有限责任公司 一种大电流低正向压降碳化硅肖特基二极管芯片及其制备方法

Also Published As

Publication number Publication date
CN113299539B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
JP2020129689A (ja) 太陽電池
KR100850641B1 (ko) 고효율 결정질 실리콘 태양전지 및 그 제조방법
CN102354704A (zh) 具有高反向阻断性能肖特基二极管及其制造方法
WO2023284771A1 (zh) 选择性钝化接触电池及其制备方法
CN103035746B (zh) 一种恒流二极管及其制造方法
CN113299539B (zh) 一种sbd低正向饱和专用材料及其制备方法
CN202307905U (zh) 具有高反向阻断性能肖特基二极管
CN102956748A (zh) 一种一次形成太阳能电池选择性发射极的扩散方法
CN112038412A (zh) 具有p型变掺杂基区的碳化硅基dsrd器件及其制备方法
CN216389386U (zh) 一种frd芯片
CN116936651A (zh) 一种新型TOPCon电池的制备方法
CN110942989A (zh) 一种用于硅基快恢复二极管芯片的铂金掺杂方法
CN113161347B (zh) 低电容低残压大功率过压保护器件芯片及其制作工艺
CN109559989A (zh) 碳化硅结势垒肖特基二极管及其制作方法
CN109390233A (zh) 一种沟槽式肖特基的制造方法
CN114804930A (zh) 一种高功率半导体器件散热用单晶碳化硅金属化复合陶瓷片
CN210467848U (zh) 一种肖特基二极管
KR101238232B1 (ko) Ｍｈｊ-ｆｒｄ의 구조 및 그 제조 방법
CN207624707U (zh) 金刚石肖特基二极管
CN206490068U (zh) 一种宽禁带半导体器件
CN111799337A (zh) 一种SiC JBS二极管器件及其制备方法
CN210403741U (zh) 肖特基二极管管芯、二极管和光伏组件
KR20110075992A (ko) 실리콘 기판의 결함 제거 방법
CN103022111A (zh) 具有低电阻集电区的双极晶体管及其制备方法
CN112531007A (zh) 具有梯度深度p型区域的结势垒肖特基二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant