JP7284721B2 - ダイオード - Google Patents

Description

本明細書は、ダイオードに関する。本明細書は、特に、半導体層の表面にトレンチを有するダイオードに関する技術を開示する。

特許文献１に、トレンチＭＯＳ型ショットキーバリアダイオードが開示されている。ショットキーバリアダイオードは、半導体基板と、エピタキシャル層と、ショットキーメタルと、電極メタルと、を備える。エピタキシャル層は、半導体基板の表面上に配置されている。エピタキシャル層の表面には、複数の内側トレンチが形成されている。ショットキーメタルは、内側トレンチの内壁面を含むエピタキシャル層に対向するように形成されている。

特開２０１５－１５３７６９号公報

ショットキーバリアダイオードでは、オン抵抗は、ショットキーメタルとエピタキシャル層との接触面積が大きいほど大きい。このため、上記した技術において、オン抵抗を低減するためには、即ち、ショットキーメタルとエピタキシャル層との接触面積を増加するためには、ダイオードの寸法を拡大する必要がある。

本明細書では、ダイオードの寸法を拡大せずとも、オン抵抗を低減することができる技術を提供する。

本明細書に開示される技術は、ダイオードに関する。ダイオードは、半導体層と、前記半導体層の表面に配置される表面電極と、前記半導体層の前記表面から裏面に向かって延びるトレンチと、前記トレンチの内壁面を覆う絶縁膜と、前記トレンチに充填されるとともに、前記表面電極に接触する導電部と、前記半導体層の裏面に配置される裏面電極と、を備え、前記絶縁膜は、前記トレンチの内壁面のうち前記半導体層の前記裏面側の一部を覆い、前記導電部は、前記トレンチの前記半導体層の前記表面側において、前記半導体層と接触していてもよい。

この構成によれば、半導体層は、半導体層の表面に配置される表面電極だけでなく、トレンチに充填される導電部のうち、半導体層の表面側に位置する導電部と接触することができる。これにより、半導体層と表面電極及び導電部との接触面積を、半導体層が表面電極のみと接触する場合の接触面積と比較して、増加させることができる。この結果、ダイオードの寸法を拡大せずに、オン抵抗を低減することができる。

前記表面電極は、金属電極であり、前記導電部は、金属部であり、前記表面電極及び前記導電部は、前記半導体層とショットキー接触していてもよい。この構成によれば、ショットキーバリアダイオードにおいて、ショットキー接触の面積を増加させることができる。これにより、オン抵抗を低減することができる。

前記トレンチの内壁面は、前記半導体層の前記裏面側に位置する底面と、前記底面から前記半導体層の前記表面まで延びる側面と、を備え、前記底面と前記側面とは、湾曲面で連結されていてもよい。この構成によれば、電界集中が発生するトレンチの裏面において、トレンチの底面と側面とを湾曲面で連結することによって、トレンチの底面と側面との境界に電界が集中することを抑制することができる。

前記トレンチの内壁面は、前記半導体層の前記表面側の端部において、前記トレンチの幅が広がるように傾斜していてもよい。この構成によれば、半導体層と導電部との接触面積をより大きくすることができる。

前記トレンチの前記裏面側端の前記裏面側に位置する前記半導体層は、前記半導体層の他の部分よりも不純物濃度が低い低濃度領域を有していてもよい。この構成によれば、電界集中が発生するトレンチの裏面側端近傍の不純物濃度を低くすることによって、空乏層を広がり易くすることができる。これにより、逆方向電圧の印加時の耐圧を向上させることができる。

本明細書が開示する技術の詳細とさらなる改良は以下の「発明を実施するための形態」にて説明する。

第１実施例のダイオードの要部断面図である。 第１実施例のダイオードの製造方法を説明する図である。 図２に続くダイオードの製造方法を説明する図である。 図３に続くダイオードの製造方法を説明する図である。 図４に続くダイオードの製造方法を説明する図である。 図５に続くダイオードの製造方法を説明する図である。 第２実施例のダイオードの要部断面図である。 第２実施例のダイオードの電圧－電流の関係を表すシミュレーション結果である。 第２実施例のダイオードの接触深さ－電流増加倍率の関係を表すシミュレーション結果である。 第２実施例のダイオードの接触深さ－耐圧の関係を表すシミュレーション結果である。 第２実施例のダイオードの接触深さ－耐圧／オン抵抗の関係を表すシミュレーション結果である。

図１を参照して第１実施例のダイオード１００を説明する。ダイオード１００は、トレンチＭＯＳ領域を有する縦型のショットキーダイオード、いわゆるトレンチＭＯＳ型ショットキーバリアダイオードである。

ダイオード１００は、半導体層１２と、アノード電極３０と、カソード電極１０と、絶縁膜２１、３１と、絶縁層２２と、導電部３２と、を備える。半導体層１２は、基板１４と、基板１４の表面にエピタキシャル成長によって堆積されるエピタキシャル層１６と、を備える。

基板１４とエピタキシャル層１６とは、ｎ型不純物を含む酸化ガリウム（Ｇａ_２Ｏ_３）を材料としている。ｎ型不純物の例としては、シリコン（Ｓｉ）が挙げられる。基板１４の不純物濃度は、エピタキシャル層１６の不純物濃度よりも高い。基板１４の不純物濃度は、例えば５×１０^１８ｃｍ^－３であり、エピタキシャル層１６の不純物濃度は、例えば２×１０^１６ｃｍ^－３である。

基板１４の裏面側（図１の下面側）には、カソード電極１０が配置されている。カソード電極１０は、基板１４とオーミック接触する金属（例えば、ニッケル（Ｎｉ）シリサイド、コバルト（Ｃｏ）シリサイド）で形成されている。

エピタキシャル層１６の表面、即ち、半導体層１２の表面１２ｂには、複数のトレンチ１８が配置されている。なお、トレンチ１８の本数は、図１の本数に限定されない。複数のトレンチ１８は、表面１２ｂからエピタキシャル層１６を掘り下げることによって形成されている。複数のトレンチ１８は、ドライエッチングによって形成される。複数のトレンチ１８は、互いに同一形状を有する。トレンチ１８は、一対の側面１８ｃと、底面１８ｄと、を含む内壁面（１８ｃ、１８ｄ）を備える。トレンチ１８は、半導体層１２の表面から裏面側に向かって（図１の上側から下方に向かって）垂直に掘り下げられている。一対の側面１８ｃは、表面１２ｂから垂直に下方に延びている。平面視で、複数のトレンチ１８の側面１８ｃは、互いに平行に並んでいる。一対の側面１８ｃの間隔は一定である。

一対の側面１８ｃの半導体層１２の裏面側の端には、一対の側面１８ｃを連結する底面１８ｄが配置されている。底面１８ｄは、一対の側面１８ｃに対して垂直に延びる平面を有する。底面１８ｄと一対の側面１８ｃのそれぞれとの境界は、湾曲面１８ｂで連結されている。なお、変形例では、底面１８ｄは、一対の側面１８ｃに配置される湾曲面を有していてもよい。この場合、底面１８ｄと一対の側面１８ｃのそれぞれとの境界は、湾曲面で連結されていてもよい。

一対の側面１８ｃのそれぞれは、半導体層１２の表面側の端部において、一対の側面１８ｃの間隔が広がる方向に傾斜する傾斜面１８ａを備える。傾斜面１８ａは、トレンチ１８の長手方向に全長に亘って形成されている。傾斜面１８ａは、例えば、側面１８ｃの他の部分及び表面１２ｂに対して、４５度に傾斜している。なお、図１では、１個のトレンチ１８のみに符号１８ａ、１８ｂ、１８ｃ、１８ｄが付されており、他のトレンチ１８の符号１８ａ、１８ｂ、１８ｃ、１８ｄは省略されているが、複数のトレンチ１８は、同一の構成を有する。

エピタキシャル層１６の表面には、複数のトレンチ１８よりも、ダイオード１００の終端側に、終端トレンチ２０が配置されている。終端トレンチ２０は、半導体層１２の外周に沿って、複数のトレンチ１８の外側を一巡して囲んでいる。終端トレンチ２０は、エピタキシャル層１６の表面からエピタキシャル層１６を掘り下げることによって形成されている。終端トレンチ２０は、トレンチ１８と同様に、ドライエッチングによって形成される。終端トレンチ２０の側面と底面との境界は、トレンチ１８と同様に、湾曲面で連結されている。

複数のトレンチ１８及び終端トレンチ２０のそれぞれの底面（即ち図１の下面）に接するエピタキシャル層１６には、ｎ型不純物濃度が周りよりも低い低濃度領域４０が配置されている。トレンチ１８の下方に位置する低濃度領域４０は、トレンチ１８の幅と同様以上の幅を有しており、終端トレンチ２０の下方に位置する低濃度領域４０は、終端トレンチ２０の幅と同様以上の幅を有している。低濃度領域４０の高さ（即ち図１の上下方向の長さ）は、例えば、隣り合う２個のトレンチ１８の間隔（即ち、メサ部１２ａの幅）の０．１倍～０．５倍である。低濃度領域４０は、エピタキシャル層１６にトレンチ１８、２０を形成後に、トレンチ１８、２０の底部のエピタキシャル層１６にイオン注入し、アニール処理を実行することによって形成される。イオン注入では、ｎ型不純物を含む酸化ガリウム（Ｇａ_２Ｏ_３）の半導体層１２に対して、マグネシウム（Ｍｇ）のイオンを注入するように、カウンタイオン注入が実行される。

複数のトレンチ１８のそれぞれの底面１８ｄ及び側面１８ｃには、絶縁膜３１が配置されている。絶縁膜３１は、底面１８ｄの全面を覆う。また、絶縁膜３１は、側面１８ｃの半導体層１２の裏面側の一部を覆う。絶縁膜３１は、半導体層１２の表面から深さＤまで、側面１８ｃを覆っておらず、深さＤよりも半導体層１２の裏面側において、側面１８ｃを覆っている。

同様に、終端トレンチ２０の底面及び側面には、絶縁膜２１が配置されている。絶縁膜２１は、終端トレンチ２０の底面及び側面の全体を覆っている。絶縁膜２１、３１は、例えば酸化ハフニウム（ＨｆＯ_２）等の絶縁材料である。なお、絶縁膜２１、３１は、化学蒸着（即ちＣＶＤ（Chemical Vapor Depositionの略））によって、例えば二酸化ケイ素（ＳｉＯ_２）と酸化ハフニウム（ＨｆＯ_２）との積層膜、あるいは、アルミナ（Ａｌ_２Ｏ_３）の積層膜であってもよい。

終端トレンチ２０には、絶縁膜２１を介して、絶縁層２２が充填されている。絶縁層２２は、絶縁膜２１、３１が堆積された後、終端トレンチ２０内のみに酸化ハフニウム（ＨｆＯ_２）をさらに堆積させることによって形成される。絶縁層２２の表面は、エピタキシャル層１６、即ち半導体層１２の表面と一致している。

複数のトレンチ１８には、導電部３２が充填されている。導電部３２は、ポリシリコン層３２ｂと、金属層３２ａと、を備える。トレンチ１８の下端部には、ポリシリコン層３２ｂが配置されている。ポリシリコン層３２ｂは、絶縁膜３１に囲まれる部分において、トレンチ１８に充填されている。ポリシリコン層３２ｂの表面１２ｂ側の面は、絶縁膜３１の上端に一致している。ポリシリコン層３２ｂよりも表面１２ｂ側には、金属層３２ａが配置されている。金属層３２ａは、トレンチ１８の表面１２ｂ側の端まで充填されている。金属層３２ａは、側面１８ｃに直接的に接触している。これにより、導電部３２は、ポリシリコン層３２ｂでは絶縁膜３１を挟んで、エピタキシャル層１６、即ち、半導体層１２と対向して配置され、金属層３２ａでは直接的にエピタキシャル層１６、即ち、半導体層１２と対向して配置されている。金属層３２ａは、複数のトレンチ１８及び終端トレンチ２０との間に挟まれる半導体層１２、即ち、半導体層１２のメサ部１２ａの側面において、半導体層１２とショットキー接触している。なお、図１では、１個のトレンチ１８のみに符号３１、３２、３２ａ、３２ｂが付されており、他のトレンチ１８では符号３２、３２ａ、３２ｂは省略されているが、複数のトレンチ１８には、それぞれ同様に、絶縁膜３１が配置され、ポリシリコン層３２ｂと、金属層３２ａと、で構成される導電部３２が充填されている。

導電部３２の上端、即ち、複数のトレンチ１８の上端には、アノード電極３０が配置されている。アノード電極３０は、半導体層１２の表面に平板上に形成されている。アノード電極３０は、複数のトレンチ１８の上端において、導電部３２と接触している。アノード電極３０は、導電部３２と一体的に形成されている。即ち、アノード電極３０は、導電部３２に連続して導電材料を堆積することによって形成されている。アノード電極３０は、メタル電極であり、複数のトレンチ１８及び終端トレンチ２０との間に挟まれる半導体層１２、即ち、半導体層１２のメサ部１２ａの表面において、半導体層１２とショットキー接触している。

アノード電極３０は、絶縁層２２の表面に接触することによって、フィールドプレート構造が構成されている。

次いで、図２～図６を参照して、ダイオード１００の製造方法を説明する。なお、図２～図６では、トレンチ１８の周辺構造のみが示されている。図２に示すように、エピタキシャル層１６の表面からエピタキシャル層１６を掘り下げることによってトレンチ１８が形成される。次いで、トレンチ１８の底部のエピタキシャル層１６にイオン注入し、アニール処理を実行することによって低濃度領域４０が形成されている。なお、トレンチ２０及びトレンチ２０の底部の低濃度領域４０は、トレンチ１８及びトレンチ１８の底部の低濃度領域４０と同様に形成される。

次いで、図３に示すように、エピタキシャル層１６の表面に、例えば酸化ハフニウム（ＨｆＯ_２）等の絶縁材料３３を堆積させる。その後、図４に示すように、化学蒸着によって、ポリシリコン３２ｃを、トレンチ１８に充填する。次いで、図５に示すように、エピタキシャル層１６の表面及びトレンチ１８内のポリシリコン３２ｃ、詳細には、トレンチ１８内の深さＤまでのポリシリコン３２ｃを、エッチング（ドライ又はウェット）によって除去する。このとき、トレンチ１８の底部にポリシリコン３２ｃの一部を残存させる。これにより、ポリシリコン層３２ｂが形成される。なお、トレンチ２０には、別の工程において、絶縁層２２が充填される。

次いで、図６に示すように、エピタキシャル層１６の表面及びトレンチ１８内のポリシリコン層３２ｂよりも情報の絶縁材料３３を、エッチング（ドライ又はウェット）によって除去する。続いて、金属層３２ａ及びアノード電極３０を一体的に形成する。これにより、図１に示すダイオード１００が形成される。

（第２実施例）
図７を参照して、本実施例のダイオード２００について、第１実施例のダイオード１００と異なる点を説明する。ダイオード２００では、トレンチ１８に充填される導電部２３２は、金属層３２ａと同様の金属材料で作成されている。その他のダイオード２００の構成は、ダイオード１００と同様である。

（ダイオード２００の効果）
図８～図１１を参照して、ダイオード２００の効果を説明する。図８～図１１は、ダイオード２００を用いたシミュレーション結果を表すグラフである。本シミュレーションでは、トレンチ１８の半導体層１２の表面からの深さが６μｍであるダイオード２００において、導電部２３２が半導体層１２に直接的に接触している深さＤ（以下では、「接触深さＤ」と呼ぶ）が、０μｍ（すなわち導電部２３２が半導体層１２に直接的に接触していない態様、以下、「比較例のダイオード」と呼ぶ）、１～６μｍの間の複数のダイオード２００が用いられている。

図８は、ダイオード２００の電圧－電流の関係を示すグラフである。図８では、縦軸は電流を示し、横軸は電圧を示す。結果８０は、接触深さＤが０μｍの比較例のダイオードのシミュレーション結果を表し、結果８３、８４、８５のそれぞれは、接触深さが３μｍ、４μｍ及び５μｍのそれぞれのダイオード２００のシミュレーション結果を表す。図９は、ダイオード２００に一定の電圧を印加した場合において、比較例のダイオードに流れる電流を１としたときのダイオード２００の電流の増加倍率を示すグラフである。図９では、縦軸は電流の増加倍率を示し、横軸は接触深さＤを示す。図８及び図９のシミュレーション結果から明らかなように、接触深さＤが大きいほど、即ち、導電部２３２と半導体層１２との接触面積が大きいほど、電圧が同一のときの電流値が大きくなる。即ち、導電部２３２と半導体層１２との接触面積（即ち、ショットキー接触の面積）が大きいほど、オン抵抗が低減される。

図１０は、逆方向電圧が印加されている場合、ダイオード２００の耐圧のシミュレーション結果を示す。図１０では、縦軸は耐圧を示し、横軸は接触深さＤを示す。図１０に示されるように、接触深さＤが３μｍのダイオード２００は、比較例のダイオードと、ほぼ同等の耐圧を有している。一方、接触深さＤが３μｍよりも大きくなると、比較例のダイオードと比較して耐圧は低くなる。さらに、接触深さＤが大きくなるほど、耐圧は低下する。

図１１は、ダイオード２００のオン抵抗に対する耐圧の比率を示す。図１１では、縦軸はオン抵抗に対する耐圧の比率を示し、横軸は接触深さＤを示す。この結果、比較例のダイオードと比較して、接触深さＤが４μｍ以下であるダイオード２００では、耐圧の低下を抑制しつつ、オン抵抗を低減させることができる。なお、ダイオード１００でも同様の効果を奏することができる。

さらに、ダイオード１００、２００では、トレンチ１８の半導体層１２の表面側の端部に、傾斜面１８ａが配置されている。この構成によれば、半導体層１２と導電部３２、２３２との接触面積をより大きくすることができる。これにより、オン抵抗を低減させることができる。

ダイオード１００、２００では、複数のトレンチ１８の下端近傍に、低濃度領域４０を配置することによって、逆方向電圧が印加されている間に、空乏層を広がり易くすることができる。これにより、逆方向電圧の印加時の耐圧を向上させることができる。

ダイオード１００、２００では、絶縁層２２が終端トレンチ２０に埋め込まれている。これにより、フィールドプレート構造を配置するための絶縁層を、半導体層１２の表面上に配置せずに済む。これにより、ダイオード１００の表面を平坦化することができる。この結果、ダイオード１００の表面の凸形状を考慮せずに、ダイオード１００が搭載される装置を設計することができる。これにより、ダイオード１００を搭載する装置を小型化することができる。

ダイオード１００、２００では、トレンチ１８の底面１８ｄと側面１８ｃとが、湾曲面１８ｂによって連結されている。この構成によれば、電界集中が発生するトレンチ１８の底面１８ｄにおいて、底面１８ｄと側面１８ｃが角部によって連結されている構成と比較して、底面１８ｄと側面１８ｃとの境界に電界が集中することを抑制することができる。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

（１）上記の技術は、酸化ガリウム以外の例えばシリコンカーバイド（ＳｉＣ）等のワイドギャップ半導体にも適用可能である。また、ダイオード１００、２００は、ショットキーダイオード以外に、ＰＮダイオードにも適用可能である。

（２）上記した実施例では、低濃度領域４０は、終端トレンチ２０の下方にも配置されている。しかしながら、終端トレンチ２０の下方には、低濃度領域４０が配置されていなくてもよい。この場合、終端トレンチ２０の下方の半導体層１２は、その他の半導体層１２と同等の不純物濃度を有していてもよい。

（３）導電部３２は、アノード電極３０と異なる導電材料、例えばポリシリコン等で作成されていてもよい。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１０：カソード電極、１２：半導体層、１２ｂ：表面、１４：基板、１６：エピタキシャル層、１８：トレンチ、１８ａ：傾斜面、１８ｂ：湾曲面、１８ｃ：側面、１８ｄ：底面２０：終端トレンチ、２１、３１：絶縁膜、２２：絶縁層、３０：アノード電極、３１：絶縁膜、３２、２３２：導電部、３２ａ：金属層、３２ｂ：ポリシリコン層、４０：低濃度領域、１００、２００：ダイオード

Claims (5)

1. 半導体層と、
   前記半導体層の表面に配置される表面電極と、
   前記半導体層の前記表面から裏面に向かって延びるトレンチと、
   前記トレンチの内壁面を覆う絶縁膜と、
   前記トレンチに充填されるとともに、前記表面電極に接触する導電部と、
   前記半導体層の裏面に配置される裏面電極と、を備えるダイオードであって、
   前記絶縁膜は、前記トレンチの内壁面のうち前記半導体層の前記裏面側の一部を覆い、
   前記導電部は、前記トレンチの前記半導体層の前記表面側において、前記半導体層と接触しており、
   前記導電部は、前記トレンチにおいて前記半導体層の前記裏面側に配置されるポリシリコン層と、前記ポリシリコン層の前記半導体層の前記表面側に配置される金属層と、を備え、
   前記ポリシリコン層の前記半導体層の前記表面側の面は、前記絶縁膜の上端に一致しており、
   前記半導体層の前記表面から前記裏面に向かう前記トレンチの深さ方向において、前記トレンチ内で前記導電部が前記半導体層に接触している接触深さは、前記トレンチの前記半導体層の表面からの深さの１／２以上であって２／３以下である、ダイオード。
2. 前記表面電極は、金属電極であり、
   前記表面電極及び前記導電部は、前記半導体層とショットキー接触している、請求項１に記載のダイオード。
3. 前記トレンチの内壁面は、前記半導体層の前記裏面側に位置する底面と、前記底面から前記半導体層の前記表面まで延びる側面と、を備え、
   前記底面と前記側面とは、湾曲面で連結されている、請求項１又は２に記載のダイオード。
4. 前記トレンチの内壁面は、前記半導体層の前記表面側の端部において、前記トレンチの幅が広がるように傾斜している、請求項１から３のいずれか一項に記載のダイオード。
5. 前記トレンチの前記裏面側端の前記裏面側に位置する前記半導体層は、前記半導体層の他の部分よりも不純物濃度が低い低濃度領域を有する、請求項１から４のいずれか一項に記載のダイオード。

Images