WO2019009021A1 - ショットキーバリアダイオード - Google Patents

ショットキーバリアダイオード Download PDF

Info

Publication number
WO2019009021A1
WO2019009021A1 PCT/JP2018/022297 JP2018022297W WO2019009021A1 WO 2019009021 A1 WO2019009021 A1 WO 2019009021A1 JP 2018022297 W JP2018022297 W JP 2018022297W WO 2019009021 A1 WO2019009021 A1 WO 2019009021A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor layer
schottky barrier
barrier diode
anode electrode
trench
Prior art date
Application number
PCT/JP2018/022297
Other languages
English (en)
French (fr)
Inventor
公平 佐々木
大樹 脇本
結樹 小石川
クァン トゥ ティユ
Original Assignee
株式会社タムラ製作所
株式会社ノベルクリスタルテクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社タムラ製作所, 株式会社ノベルクリスタルテクノロジー filed Critical 株式会社タムラ製作所
Priority to US16/628,078 priority Critical patent/US11923464B2/en
Priority to EP18828534.0A priority patent/EP3651210A4/en
Priority to CN201880044999.6A priority patent/CN110832644B/zh
Publication of WO2019009021A1 publication Critical patent/WO2019009021A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a Schottky barrier diode.
  • Non-Patent Document 1 a Schottky barrier diode in which a Schottky electrode made of Pt is connected to a Ga 2 O 3 single crystal is known (see, for example, Non-Patent Document 1).
  • the rising voltage (forward voltage) of the Schottky barrier diode described in Non-Patent Document 1 is 1.23V.
  • Non-Patent Document 2 a Schottky barrier diode in which a Schottky electrode having a Ni / Au stacked structure is connected on a Ga 2 O 3 single crystal is conventionally known (see, for example, Non-Patent Document 2).
  • a Schottky diode having a Schottky electrode including one selected from the group of Au, Pd, Pt, Ni, Mo, W, Ta, Nb, Cr, Ag, In, and Al. (See, for example, Patent Document 1).
  • Non-Patent Documents 3 and 4 a trench MOS type Schottky barrier diode using Si as a semiconductor layer and a trench MOS type Schottky barrier diode using SiC as a semiconductor layer are known (for example, Non-Patent Documents 3 and 4).
  • Patent No. 5874946 gazette
  • a Schottky barrier diode needs to change the rising voltage according to the application. Therefore, a Schottky barrier diode having a Ga 2 O 3 -based semiconductor layer is also required to have a rising voltage in a range different from the conventional one, in particular, having a low rising voltage capable of suppressing forward loss low. ing.
  • an object of the present invention is to provide a Schottky barrier diode composed of a Ga 2 O 3 -based semiconductor and having a lower rising voltage than that of the conventional one.
  • One aspect of the present invention provides a Schottky barrier diode of the following [1] to [3] to achieve the above object.
  • a semiconductor layer comprising a Ga 2 O 3 -based single crystal, an anode electrode which forms a Schottky junction with the semiconductor layer, and a portion in contact with the semiconductor layer comprises Mo or W, and a cathode electrode , Schottky barrier diode having a rise voltage of 0.3 V or more and 0.5 V or less.
  • a first semiconductor layer made of a Ga 2 O 3 -based single crystal and having a trench opened in one surface, and Ga stacked on the surface of the first semiconductor layer where the trench is not opened.
  • the present invention it is possible to provide a Schottky barrier diode composed of a Ga 2 O 3 -based semiconductor and having a lower rising voltage than that of the conventional one.
  • FIG. 1 is a vertical cross-sectional view of a Schottky barrier diode 1 according to a first embodiment.
  • FIG. 2A is a vertical cross-sectional view of a trench MOS type Schottky barrier diode according to a second embodiment.
  • FIG. 2B is an enlarged view of the periphery of the trench when the trench MOS barrier and the anode electrode are integrally formed.
  • FIG. 3A is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 3B is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 3A is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 3B is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the
  • FIG. 3C is a vertical sectional view showing the manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 4A is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 4B is a vertical sectional view showing the manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 4C is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 5A is a vertical sectional view showing a manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 5B is a vertical sectional view showing the manufacturing process of the trench MOS type Schottky barrier diode according to the second embodiment.
  • FIG. 6 is a graph showing the relationship between the material of the anode electrode and the rising voltage of the Schottky barrier diode according to the first embodiment.
  • FIG. 7A shows forward characteristics of the trench MOS type Schottky barrier diode according to the second embodiment and the normal Schottky barrier diode according to the comparative example.
  • FIG. 7B shows reverse characteristics of the trench MOS-type Schottky barrier diode according to the second embodiment and the normal Schottky barrier diode according to the comparative example.
  • FIG. 8A shows forward characteristics of the trench MOS Schottky barrier diode according to Example 2 and a commercially available SiC Schottky barrier diode according to a comparative example.
  • FIG. 8B shows reverse characteristics of the trench MOS type Schottky barrier diode according to Example 2 and the commercially available SiC Schottky barrier diode according to the comparative example.
  • FIG. 1 is a vertical cross-sectional view of a Schottky barrier diode 1 according to a first embodiment.
  • the Schottky barrier diode 1 is a vertical Schottky barrier diode, and is formed on the semiconductor layer 10, the anode electrode 11 formed on one surface of the semiconductor layer 10, and the other surface of the semiconductor layer 10. And the cathode electrode 12.
  • the semiconductor layer 10 is a flat member made of a Ga 2 O 3 -based single crystal, and is typically a Ga 2 O 3 -based substrate.
  • the semiconductor layer 10 may be undoped (not intentionally doped), or may contain a dopant such as Si or Sn.
  • the carrier concentration of the semiconductor layer 10 is preferably, for example, 1 ⁇ 10 15 cm ⁇ 3 or more and 1 ⁇ 10 18 cm ⁇ 3 or less.
  • the Ga 2 O 3 -based single crystal refers to a Ga 2 O 3 single crystal or a Ga 2 O 3 single crystal to which an element such as Al or In is added.
  • an element such as Al or In
  • (Ga x Al y In (1-x-y) ) 2 O 3 (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ) which is a Ga 2 O 3 single crystal doped with Al and In. 1) It may be a single crystal.
  • Al the band gap widens, and when In is added, the band gap narrows.
  • the above-mentioned Ga 2 O 3 single crystal has, for example, a ⁇ -type crystal structure.
  • the thickness of the semiconductor layer 10 is preferably 100 nm or more in order to ensure sufficient withstand voltage characteristics of the Schottky barrier diode 1.
  • the breakdown voltage of the Schottky barrier diode 1 is determined by the thickness of the semiconductor layer 10 and the carrier concentration.
  • the upper limit of the thickness of the semiconductor layer 10 is not particularly limited, but the electric resistance in the thickness direction increases as the thickness increases, so it is preferable to make the thickness as thin as possible within the range where the required breakdown voltage characteristics can be obtained. .
  • the semiconductor layer 10 may have a multilayer structure including two or more Ga 2 O 3 -based single crystal layers.
  • the semiconductor layer 10 is composed of a Ga 2 O 3 -based single crystal substrate and a Ga 2 O 3 -based single crystal film epitaxially grown thereon.
  • Ga 2 O 3 based anode electrode 11 to the single crystal film is connected, if the cathode electrode 12 is connected to the Ga 2 O 3 system single crystal substrate, for example, a carrier concentration of Ga 2 O 3 single crystal film is 1 ⁇
  • the carrier concentration is set to 10 15 cm -3 or more and 1 ⁇ 10 17 cm -3 or less
  • the carrier concentration of the Ga 2 O 3 -based single crystal substrate is set to 1 ⁇ 10 17 cm -3 or more and 4 ⁇ 10 19 cm -3 or less Be done.
  • the portion of the anode electrode 11 in contact with the semiconductor layer 10 is made of Mo (molybdenum) or W (tungsten). That is, when the anode electrode 11 has a single layer structure, the whole thereof is made of Mo or W, and when it has a multilayer structure, the layer in contact with the semiconductor layer 10 is made of Mo or W. In any case, a Schottky barrier is formed at the interface between the semiconductor layer 10 and the portion of the anode electrode 11 made of Mo or W, and a Schottky junction is formed between the anode electrode 11 and the semiconductor layer 10.
  • the rising voltage of the Schottky barrier diode 1 is 0.3 V or more and 0.5 V or less.
  • the portion of the anode electrode 11 in contact with the semiconductor layer 10 is made of W, the rising voltage of the Schottky barrier diode 1 is 0.3 V or more and 0.5 V or less.
  • the thickness of the portion made of Mo or W of the anode electrode 11 is preferably 10 nm or more. If the thickness is less than 10 nm, pinholes may occur to make it impossible to obtain good rectification. If the thickness of the Mo or W portion of the anode electrode 11 is 10 nm or more, good rectification can be obtained. When the anode electrode 11 has a single-layer structure, the differential on-resistance after the current value rises is reduced.
  • the upper limit of the thickness of the Mo or W portion of the anode electrode 11 is not limited in terms of the performance of the element.
  • an Au layer is laminated on a layer made of Mo or W.
  • This Au layer is used to reduce the wiring resistance of the electrode itself.
  • the thickness of the Au layer is preferably as thick as possible in order to reduce the wiring resistance, but is preferably 10 ⁇ m or less in terms of manufacturing cost.
  • the portion of the cathode electrode 12 in contact with the semiconductor layer 10 is made of a metal such as Ti which forms an ohmic junction with the Ga 2 O 3 -based single crystal, and forms an ohmic junction with the semiconductor layer 10. That is, when the cathode electrode 12 has a single layer structure, the whole is made of Ti or the like, and when it has a multilayer structure, the layer in contact with the semiconductor layer 10 is made of Ti or the like. Examples of the multilayer structure of the cathode electrode 12 include Ti / Au or Ti / Al.
  • the energy barrier at the interface with the lower electrode is lowered, and current flows from the anode electrode 11 to the cathode electrode 12.
  • a voltage in the reverse direction anode electrode 11 has a negative potential
  • a bulk crystal of a Ga 2 O 3 single crystal grown by the melt growth method such as FZ (Floating Zone) method or EFG (Edge Defined Film Fed Growth) method is sliced, and the surface is polished to obtain a semiconductor layer.
  • a Ga 2 O 3 based substrate as 10 is formed.
  • the anode electrode 11 and the cathode electrode 12 are formed on the front surface and the back surface of the semiconductor layer 10, respectively, by vacuum deposition or the like.
  • the anode electrode 11 may be patterned into a predetermined shape such as a circle by photo etching or the like.
  • FIG. 2A is a vertical sectional view of the trench MOS type Schottky barrier diode 2 according to the second embodiment.
  • the trench MOS type Schottky barrier diode 2 is a vertical Schottky barrier diode having a trench MOS region.
  • the trench MOS type Schottky barrier diode 2 has a stacked first semiconductor layer 20 and a second semiconductor layer 21.
  • the anode electrode 23 is connected to the first semiconductor layer 20, and the second semiconductor layer is formed.
  • the cathode electrode 24 is connected to 21.
  • the first semiconductor layer 20 has a trench 22 that opens to the opposite surface 27 of the second semiconductor layer 21.
  • the inner surface of the trench 22 is covered with an insulating film 25, and a trench MOS barrier 26 is embedded in the trench 22 so as to be covered with the insulating film 25.
  • the anode electrode 23 contacts the trench MOS barrier 26.
  • the trench MOS type Schottky barrier diode 2 has a field plate structure in order to suppress the dielectric breakdown at the electrode end and to improve the withstand voltage.
  • a dielectric film 28 made of a dielectric such as SiO 2 is provided around the anode electrode 23 on the surface 27 of the first semiconductor layer 20, and the edge of the anode electrode 23 runs on the dielectric film 28. There is.
  • the energy barrier at the interface between the first semiconductor layer 20 and the first semiconductor layer 20 is lowered, and a current flows from the anode electrode 23 to the cathode electrode 24.
  • the upper limit of the reverse leakage current of the Schottky barrier diode is 1 ⁇ A.
  • a reverse voltage when a leak current of 1 ⁇ A flows is defined as a withstand voltage.
  • the current density of reverse leak current is 0.0001 A / cm 2
  • the electric field strength directly under the Schottky electrode at that time is about 0.8 MV / cm, where 0.0001 A / cm 2 is when a current of 1 ⁇ A flows in the Schottky electrode of 1 mm ⁇ 1 mm in size
  • the electric field strength just below the Schottky electrode is 0.8 MV / cm.
  • the concentration below it is necessary to lower the donor concentration of the semiconductor layer to 10 15 cm ⁇ 3 and to make the semiconductor layer very thick. Therefore, the conduction loss becomes very large, and it is difficult to fabricate a high voltage and low loss Schottky barrier diode.
  • the trench MOS type Schottky barrier diode 2 Since the trench MOS type Schottky barrier diode 2 according to the present embodiment has a trench MOS structure, a high breakdown voltage can be obtained without increasing the resistance of the semiconductor layer. That is, the trench MOS type Schottky barrier diode 2 is a high voltage resistant and low loss Schottky barrier diode.
  • JBS junction barrier Schottky
  • the second semiconductor layer 21 is made of an n-type Ga 2 O 3 -based single crystal containing a group IV element such as Si or Sn as a donor.
  • the donor concentration of the second semiconductor layer 21 is, for example, 1.0 ⁇ 10 18 or more and 1.0 ⁇ 10 20 cm ⁇ 3 or less.
  • the thickness T s of the second semiconductor layer 21 is, for example, 10 to 600 ⁇ m.
  • the second semiconductor layer 21 is, for example, a Ga 2 O 3 -based single crystal substrate.
  • the first semiconductor layer 20 is made of an n-type Ga 2 O 3 -based single crystal containing a group IV element such as Si or Sn as a donor.
  • the donor concentration of the first semiconductor layer 20 is lower than the donor concentration of the second semiconductor layer 21.
  • the first semiconductor layer 20 is, for example, an epitaxial layer epitaxially grown on the second semiconductor layer 21 which is a Ga 2 O 3 -based single crystal substrate.
  • a high donor concentration layer containing a high concentration of donors may be formed between the first semiconductor layer 20 and the second semiconductor layer 21. That is, the first semiconductor layer 20 and the second semiconductor layer 21 may be stacked via the high donor concentration layer.
  • This high donor concentration layer is used, for example, when the first semiconductor layer 20 is epitaxially grown on the second semiconductor layer 21 which is a substrate. At the initial stage of growth of the first semiconductor layer 20, the amount of dopant taken is unstable, and there is diffusion of acceptor impurities from the second semiconductor layer 21 which is a substrate. When the first semiconductor layer 20 is directly grown, the resistance of the region near the interface of the first semiconductor layer 20 with the second semiconductor layer 21 may be increased. In order to avoid such problems, high donor concentration layers are used.
  • the concentration of the high donor concentration layer is set, for example, to a concentration higher than that of the first semiconductor layer 20, and more preferably, to a concentration higher than that of the second semiconductor layer 21.
  • the first it is preferred donor concentration of the semiconductor layer 20 is approximately 1.0 ⁇ 10 17 cm -3 or less.
  • the resistance of the first semiconductor layer 20 increases, and the forward loss increases.
  • the donor concentration may be lowered to, for example, about 1.0 ⁇ 10 16 cm ⁇ 3 .
  • the thickness T e of the first semiconductor layer 20 increases, the maximum electric field strength and the maximum electric field intensity in the insulating film 25 in the first semiconductor layer 20 is reduced.
  • the thickness T e of the first semiconductor layer 20 is not less than about 3 ⁇ m and 9 ⁇ m or less.
  • the electric field strength of each part of the trench MOS type Schottky barrier diode 2 changes with the depth D t of the trench 22.
  • the trench 22 is used. It is preferable that the depth D t of the above is approximately 1.5 ⁇ m or more and 6 ⁇ m or less.
  • the width Wt of the trench 22 is preferably 0.3 ⁇ m or more and 5 ⁇ m or less.
  • the width W m of the mesa-shaped portion between the adjacent trenches 22 of the first semiconductor layer 20 is reduced, the maximum electric field strength in the region immediately below the anode electrode 23 in the first semiconductor layer 20 is reduced.
  • the width W m of the mesa-shaped portion is 5 ⁇ m or less.
  • the width W m of the mesa-shaped portion is 0.25 ⁇ m or more.
  • the insulating film 25 is preferably made of a material having a high dielectric constant.
  • a material having a high dielectric constant for example, Al 2 O 3 (having a dielectric constant of about 9.3) and HfO 2 (having a dielectric constant of about 22) can be used as the material of the insulating film 25, but using HfO 2 having a high dielectric constant Particularly preferred.
  • the thickness of the insulating film 25 is preferably small, and more preferably 300 nm or less. However, as a matter of course, it is necessary to have such a thickness that almost no current flows between the trench MOS barrier 26 and the first semiconductor layer 20.
  • the overlapping length L FP of the anode electrode 23 and the dielectric film 28 is preferably 20 ⁇ m or more in order to sufficiently exert the effect of improving the withstand voltage by the field plate structure.
  • the portion of the anode electrode 23 in contact with the first semiconductor layer 20 of the anode electrode 23 is made of Mo or W, and is in Schottky contact with the first semiconductor layer 20.
  • the material of the trench MOS barrier 26 is not particularly limited as long as it has conductivity, and, for example, highly doped polycrystalline Si, or a metal such as Ni or Au can be used. However, as shown in FIG. 2A, when the trench MOS barrier 26 and the anode electrode 23 are integrally formed, the portion of the anode electrode 23 in contact with the first semiconductor layer 20 is made of Mo or W. The surface layer of the MOS barrier 26 is also made of Mo or W.
  • FIG. 2B is an enlarged view of the periphery of the trench 22 when the trench MOS barrier 26 and the anode electrode 23 are integrally formed.
  • the anode electrode 23 has a first layer 23 a in contact with the first semiconductor layer 20 and a second layer 23 b formed thereon.
  • the trench MOS barrier 26 has a first layer 26 a in contact with the insulating film 25 and a second layer 26 b formed thereon.
  • the first layer 23a of the anode electrode 23 and the first layer 26a of the trench MOS barrier 26 are a continuous film made of Mo or W.
  • the second layer 23 b of the anode electrode 23 and the second layer 26 b of the trench MOS barrier 26 are also a continuous film made of a conductor such as Au.
  • the rising voltage of the trench MOS type Schottky barrier diode 2 is 0.4 V or more and 0.6 V or less It becomes. Even if the material of the anode electrode is the same, the rise voltage is slightly higher than that of the Schottky barrier diode 1 according to the first embodiment because the potential barrier is formed in the mesa-shaped portion by providing the trench MOS structure. It is because it is formed. It depends on the width W m of the mesa-shaped portion, the rising voltage becomes larger as the width W m is reduced.
  • the electric field strength in the trench MOS type Schottky barrier diode 2 is, as described above, the width of the mesa-shaped portion between the two adjacent trenches 22, the depth D t of the trench 22 and the thickness T i of the insulating film 25. And so on, but is hardly affected by the planar pattern of the trench 22. Therefore, the planar pattern of the trench 22 of the first semiconductor layer 20 is not particularly limited.
  • the cathode electrode 24 is in ohmic contact with the second semiconductor layer 21.
  • the cathode electrode 24 is made of metal such as Ti.
  • the cathode electrode 24 may have a multilayer structure in which different metal films are stacked, for example, Ti / Au or Ti / Al.
  • the layer of the cathode electrode 24 in contact with the second semiconductor layer 21 is preferably made of Ti.
  • FIGS. 3A to 3C, 4A to 4C, 5A, and 5B are vertical cross-sectional views showing the manufacturing process of the trench MOS type Schottky barrier diode 2 according to the second embodiment.
  • a Ga 2 O 3 -based single crystal is epitaxially grown on the second semiconductor layer 21 such as a Ga 2 O 3 -based single crystal substrate by HVPE (Hydride Vapor Phase Epitaxy) or the like.
  • the first semiconductor layer 20 is formed.
  • a trench 22 is formed on the upper surface of the first semiconductor layer 20 by photolithography and dry etching or the like.
  • Preferred conditions for using the dry etching to form the trench 22 are, for example, BCl 3 (30 sccm) as the etching gas, a pressure of 1.0 Pa, an antenna output of 160 W, a bias output of 17 W, and a time of 90 minutes.
  • phosphoric acid in order to remove roughening of the inner surface of the trench and plasma damage. It is typically preferable to immerse in phosphoric acid heated to 130 to 140 ° C. for 5 to 30 minutes.
  • the insulating film 25 made of HfO 2 or the like is formed on the upper surface of the first semiconductor layer 20 so as to cover the inner surface of the trench 22 by ALD (atomic layer deposition) method or the like.
  • ALD atomic layer deposition
  • the film forming conditions for HfO 2 are not particularly limited, for example, TDMAH is used as a raw material for Hf, O 3 is used as an oxidizing agent, TDMAH is alternately supplied for 0.25 seconds, O 3 is alternately supplied for 0.15 seconds.
  • Membrane The substrate temperature at that time is 250 ° C.
  • portions of the insulating film 25 outside the trenches 22 are removed by planarization processing such as CMP (Chemical Mechanical Polishing).
  • a dielectric film 28 is formed on the surface 27 of the first semiconductor layer 20.
  • the SiO 2 film is patterned by fluorine-based dry etching or wet etching with hydrofluoric acid or buffered hydrofluoric acid.
  • the dielectric film 28 is formed.
  • the cathode electrode 24 having a Ti / Au laminated structure or the like is formed on the bottom surface of the second semiconductor layer 21 by electron beam evaporation or the like. After that, heat treatment is performed at 450 ° C. for 1 minute in a nitrogen atmosphere. The heat treatment reduces the contact resistance between the cathode electrode 24 and the second semiconductor layer 21.
  • the trench MOS barrier 26 having a Cu / Au / Ni laminated structure or the like and the anode electrode 23 are continuously and integrally formed by electron beam evaporation or the like.
  • treatment with sulfuric acid / hydrogen peroxide is performed for the purpose of removing a polishing agent and the like of CMP.
  • a processing solution other than sulfuric acid / hydrogen peroxide such as hydrochloric acid, nitric acid, sulfuric acid, hydrofluoric acid, or buffered hydrofluoric acid, in order to prevent the rising voltage from being fixed at about 0.8 to 1.0 V.
  • the anode electrode 23 is patterned into a predetermined shape such as a circle by photolithography and wet etching.
  • a Schottky barrier diode having a semiconductor layer made of a Ga 2 O 3 -based single crystal by using Mo or W as the material of the anode electrode as the Schottky electrode, It is possible to obtain a lower rising voltage than before.
  • the material of the anode electrode which is a Schottky electrode, was changed to investigate change in rising voltage.
  • an undoped (not intentionally added donor) Ga 2 O 3 substrate having a donor concentration of about 10 17 cm -3 and a thickness of 650 ⁇ m was used as the semiconductor layer.
  • a circular electrode having a diameter of 200 ⁇ m was formed by electron beam evaporation as an anode electrode.
  • the surface of the semiconductor layer was treated with sulfuric acid / hydrogen peroxide.
  • Al, Ti, Mo, W, Fe, Cu, Ni, Pt, and Pd were used as a material of the anode electrode.
  • an electrode having a Ti / Au laminated structure in which a Ti film of 50 nm in thickness and an Au film of 200 nm in thickness were laminated was formed on a part of the semiconductor layer by electron beam evaporation.
  • FIG. 6 is a graph showing the relationship between the material of the anode electrode and the rising voltage of the Schottky barrier diode according to the first embodiment.
  • FIG. 6 shows that the rising voltage of the Schottky barrier diode is about 0 V, 0.05 V, 0.35 V, 0 when the material of the anode electrode is Al, Ti, Mo, W, Fe, Cu, Ni, Pt, Pd. 4 V, 0.55 V, 0.65 V, 0.85 V, 0.95 V, 0.95 V are shown.
  • Ni and Pt are known as materials for Schottky electrodes joined to a semiconductor layer composed of a Ga 2 O 3 -based single crystal, and therefore Mo having a rise voltage different from that in the case of using these , W are useful as materials for new Schottky electrodes.
  • the rising voltage of the Schottky barrier diode is 0.3 V or more and 0.5 V or less including the variation.
  • the rising voltage of the Schottky barrier diode is 0.3 V or more and 0.5 V or less including the variation.
  • a trench MOS Schottky barrier diode 2 according to the second embodiment was prepared to examine the relationship between the width W m and the device characteristics of the mesa-shaped portion, also a conventional Schottky barrier diode trench is not formed Device characteristics were compared.
  • the configuration of the trench MOS type Schottky barrier diode 2 according to the present embodiment is as follows.
  • an Sn-doped Ga 2 O 3 substrate having a thickness of 570 ⁇ m and a donor concentration of 6 ⁇ 10 18 cm ⁇ 3 was used.
  • a Si-doped Ga 2 O 3 film having a thickness of 5 ⁇ m and a donor concentration of 6 ⁇ 10 16 cm -3 was used.
  • the depth D t of the trench 22 is 2.3 ⁇ m
  • the width W t is 4 ⁇ m
  • the width W m of the mesa-shaped portion is 2 to 5 ⁇ m
  • the overlapping length L FP of the anode electrode 23 and the dielectric film 28 is 50 ⁇ m.
  • the insulating film 25 a 50 nm thick HfO 2 film was used.
  • a Mo / Au / Ni laminated film in which a 30 nm-thick Mo film, a 3000 ⁇ m-thick Au film, and a 50 nm-thick Ni film are laminated is used.
  • a Mo film and an Au film were embedded.
  • the portion to be the anode electrode 23 was patterned into a circle with a diameter of 400 ⁇ m.
  • the uppermost Ni film was formed to increase the adhesion of the photoresist used in this patterning.
  • a Ti / Au laminated film in which a 50 nm-thick Ti film and a 200 nm-thick Au film are laminated is used as the cathode electrode 24.
  • the cathode electrode 24 is formed on the entire back surface of the Sn-doped Ga 2 O 3 substrate, 450 ° C. in order to reduce the contact resistance between the Sn-doped Ga 2 O 3 substrate was annealed for 1 minute.
  • FIG. 7A shows forward characteristics of the trench MOS-type Schottky barrier diode 2 according to the second embodiment and the normal Schottky barrier diode according to the comparative example.
  • Trench SBD in the figure means a trench MOS type Schottky barrier diode 2
  • SBD means a normal Schottky barrier diode in which a trench is not formed as a comparative example.
  • “2 ⁇ m”, “3 ⁇ m”, “4 ⁇ m”, “5 ⁇ m” indicate respectively the width W m of the mesa-shaped portion of the trench MOS Schottky barrier diode 2.
  • the rising voltage of the trench MOS type Schottky barrier diode 2 was almost independent of the width W m of the mesa-shaped portion, and both were about 0.55 V.
  • the rising voltage of the trench MOS type Schottky barrier diode 2 according to the second embodiment becomes 0.4 V or more and 0.6 V or less.
  • W since W has characteristics close to Mo as the material of the anode electrode of Schottky barrier diode 1, it exhibits similar characteristics when W is used in place of Mo in trench MOS type Schottky barrier diode 2.
  • the rise voltage is 0.4 V or more and 0.6 V or less including the variation.
  • the reverse leakage can be effectively suppressed if the rising voltage is 0.4 V or more.
  • Mo or W as the material of the anode electrode, it is possible to reduce the rising voltage while effectively suppressing the reverse leak.
  • FIG. 7A also shows that the trench MOS type Schottky barrier diode 2 has a higher on-resistance than a normal Schottky barrier diode. This is because the current path is narrowed by providing the trench MOS structure, which is also a reasonable result.
  • FIG. 7B shows reverse characteristics of the trench MOS-type Schottky barrier diode 2 according to the second embodiment and the normal Schottky barrier diode according to the comparative example.
  • the leak current of the trench MOS type Schottky barrier diode 2 is several orders of magnitude lower than the leak current of the ordinary Schottky barrier diode in which the trench is not formed, and the withstand voltage increase effect by the trench MOS structure was confirmed. . Further, as the width W m of the mesa-shaped portion is narrow, it was found that the reverse leakage current decreases.
  • FIG. 8A shows forward characteristics of the trench MOS type Schottky barrier diode 2 according to the second embodiment and a commercially available SiC Schottky barrier diode according to the comparative example.
  • the width W m of the mesa-shaped portion of the trench MOS Schottky barrier diode 2 according to FIGS. 8A and described below 8B are 2 [mu] m.
  • SBD1 SBD2
  • SBD3 SBD3 in the figure mean three different commercially available SiC Schottky barrier diodes.
  • FIG. 8B shows reverse characteristics of the trench MOS type Schottky barrier diode 2 according to the second embodiment and a commercially available SiC Schottky barrier diode according to the comparative example.
  • the reverse leakage current of the trench MOS type Schottky barrier diode 2 is suppressed to the same level as a commercially available SiC Schottky barrier diode.
  • FIGS. 8A and 8B are the first operation demonstrations in which the performance of the Ga 2 O 3 Schottky barrier diode exceeds the performance of the SiC Schottky barrier diode.
  • a Schottky barrier diode composed of a Ga 2 O 3 -based semiconductor, which has a lower rising voltage than that of the conventional one.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供する。　一実施の形態として、Ｇａ２Ｏ３系単結晶からなる半導体層１０と、半導体層１０とショットキー接合を形成し、半導体層１０と接触する部分がＭｏ又はＷからなるアノード電極１１と、カソード電極１２と、を備え、立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下である、ショットキーバリアダイオード１を提供する。

Description

ショットキーバリアダイオード
　本発明は、ショットキーバリアダイオードに関する。
　従来、Ｇａ２Ｏ３単結晶にＰｔからなるショットキー電極が接続されたショットキーバリアダイオードが知られている（例えば、非特許文献１参照）。非特許文献１に記載されたショットキーバリアダイオードの立ち上がり電圧（順方向電圧）は１．２３Ｖである。
　また、従来、Ｇａ２Ｏ３単結晶上にＮｉ／Ａｕ積層構造を有するショットキー電極が接続されたショットキーバリアダイオードが知られている（例えば、非特許文献２参照）。
　また、従来、Ａｕ、Ｐｄ、Ｐｔ、Ｎｉ、Ｍｏ、Ｗ、Ｔａ、Ｎｂ、Ｃｒ、Ａｇ、Ｉｎ、及びＡｌの群から選択された１つを含むショットキー電極を有するショットキーダイオードが知られている（例えば、特許文献１参照）。
　また、Ｓｉを半導体層に用いたトレンチＭＯＳ型ショットキーバリアダイオード、及びＳｉＣを半導体層に用いたトレンチＭＯＳ型ショットキーバリアダイオードが知られている（例えば、非特許文献３、４）。
特許第５８７４９４６号公報
Kohei Sasaki et al., "Ga2O3 Schottky Barrier Diodes Fabricated by Using Single-Crystal β-Ga2O3 (010) Substrates", IEEE Electron Device Letters, April 2013, Vol. 34, No. 4, pp. 493-495. Toshiyuki Oishi et al., "Conduction mechanism in highly doped β-Ga2O3 (-201) single crystals grown by edge-defined film-fed growth method and their Schottky barrier diodes", Japanese Journal of Applied Physics, 2016, 55, 030305. T. Shimizu et al., Proceedings of 2001 International Symposium on Power Semiconductor Devices & ICs, Osaka, pp.243-246 (2001). V. Khemka, et al., IEEE ELECTRON DEVICE LETTERS, VOL. 21, NO. 5, MAY 2000, pp.286-288
　一般的に、ショットキーバリアダイオードは、その用途に応じて立ち上がり電圧を変更する必要がある。このため、Ｇａ２Ｏ３系の半導体層を有するショットキーバリアダイオードについても、従来と異なる範囲の立ち上がり電圧を有するもの、特に順方向損失を低く抑えることができる低い立ち上がり電圧を有するものが求められている。
　このため、本発明の目的は、Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供することにある。
　本発明の一態様は、上記目的を達成するために、下記［１］～［３］のショットキーバリアダイオードを提供する。
［１］Ｇａ２Ｏ３系単結晶からなる半導体層と、前記半導体層とショットキー接合を形成し、前記半導体層と接触する部分がＭｏ又はＷからなるアノード電極と、カソード電極と、を備え、立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下である、ショットキーバリアダイオード。
［２］Ｇａ２Ｏ３系単結晶からなり、一方の面に開口するトレンチを有する第１の半導体層と、前記第１の半導体層の前記トレンチが開口していない面に積層された、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、前記トレンチの内面を覆う絶縁膜と、前記トレンチ内に前記絶縁膜に覆われるように埋め込まれたトレンチＭＯＳバリアと、前記第１の半導体層とショットキー接合を形成し、前記第１の半導体層と接触する部分がＭｏ又はＷからなり、前記トレンチＭＯＳバリアに接触するアノード電極と、前記第２の半導体層に接続されたカソード電極と、を備えた、ショットキーバリアダイオード。
［３］立ち上がり電圧が０．４Ｖ以上かつ０．６Ｖ以下である、上記［２］に記載のショットキーバリアダイオード。
　本発明によれば、Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供することができる。
図１は、第１の実施の形態に係るショットキーバリアダイオード１の垂直断面図である。 図２Ａは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの垂直断面図である。 図２Ｂは、トレンチＭＯＳバリアとアノード電極が一体に形成される場合のトレンチの周辺を拡大した図である。 図３Ａは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図３Ｂは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図３Ｃは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図４Ａは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図４Ｂは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図４Ｃは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図５Ａは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図５Ｂは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオードの製造工程を示す垂直断面図である。 図６は、実施例１に係る、アノード電極の材料とショットキーバリアダイオードの立ち上がり電圧との関係を示すグラフである。 図７Ａは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード及び比較例に係る通常のショットキーバリアダイオードの順方向特性を示す。 図７Ｂは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード及び比較例に係る通常のショットキーバリアダイオードの逆方向特性を示す。 図８Ａは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード及び比較例に係る市販のＳｉＣショットキーバリアダイオードの順方向特性を示す。 図８Ｂは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード及び比較例に係る市販のＳｉＣショットキーバリアダイオードの逆方向特性を示す。
〔第１の実施の形態〕
（ショットキーバリアダイオードの構成）
　図１は、第１の実施の形態に係るショットキーバリアダイオード１の垂直断面図である。ショットキーバリアダイオード１は、縦型のショットキーバリアダイオードであり、半導体層１０と、半導体層１０の一方の面上に形成されたアノード電極１１と、半導体層１０の他方の面上に形成されたカソード電極１２と、を有する。
　半導体層１０は、Ｇａ２Ｏ３系単結晶からなる平板状の部材であり、典型的にはＧａ２Ｏ３系基板である。半導体層１０は、アンドープ（意図的にドーピングされていない）でもよいし、Ｓｉ、Ｓｎ等のドーパントを含んでもよい。半導体層１０のキャリア濃度は、例えば、１×１０１５ｃｍ－３以上かつ１×１０１８ｃｍ－３以下であることが好ましい。
　ここで、Ｇａ２Ｏ３系単結晶とは、Ｇａ２Ｏ３単結晶、又は、Ａｌ、Ｉｎ等の元素が添加されたＧａ２Ｏ３単結晶をいう。例えば、Ａｌ及びＩｎが添加されたＧａ２Ｏ３単結晶である（ＧａｘＡｌｙＩｎ（１－ｘ－ｙ））２Ｏ３（０＜ｘ≦１、０≦ｙ＜１、０＜ｘ＋ｙ≦１）単結晶であってもよい。Ａｌを添加した場合にはバンドギャップが広がり、Ｉｎを添加した場合にはバンドギャップが狭くなる。なお、上記のＧａ２Ｏ３単結晶は、例えば、β型の結晶構造を有する。
　半導体層１０の厚さは、ショットキーバリアダイオード１の十分な耐圧特性を確保するために、１００ｎｍ以上であることが好ましい。ショットキーバリアダイオード１の耐圧は、半導体層１０の厚さ及びキャリア濃度によって決定される。なお、半導体層１０の厚さの上限は特に限定されないが、厚さの増加に伴って厚さ方向の電気抵抗が増加するため、要求される耐圧特性が得られる範囲でなるべく薄くすることが好ましい。
　また、半導体層１０は、２層以上のＧａ２Ｏ３系単結晶層からなる多層構造を有してもよい。この場合、例えば、半導体層１０は、Ｇａ２Ｏ３系単結晶基板と、その上にエピタキシャル成長するＧａ２Ｏ３系単結晶膜から構成される。Ｇａ２Ｏ３系単結晶膜にアノード電極１１が接続され、Ｇａ２Ｏ３系単結晶基板にカソード電極１２が接続される場合、例えば、Ｇａ２Ｏ３系単結晶膜のキャリア濃度が１×１０１５ｃｍ－３以上かつ１×１０１７ｃｍ－３以下に設定され、Ｇａ２Ｏ３系単結晶基板のキャリア濃度が１×１０１７ｃｍ－３以上かつ４×１０１９ｃｍ－３以下に設定される。
　アノード電極１１は、半導体層１０と接触する部分がＭｏ（モリブデン）又はＷ（タングステン）からなる。すなわち、アノード電極１１が単層構造を有する場合はその全体がＭｏ又はＷからなり、多層構造を有する場合は半導体層１０と接触する層がＭｏ又はＷからなる。いずれの場合も、アノード電極１１のＭｏ又はＷからなる部分と半導体層１０の界面にショットキー障壁が形成され、アノード電極１１と半導体層１０との間にショットキー接合が形成される。
　アノード電極１１の半導体層１０と接触する部分がＭｏからなる場合、ショットキーバリアダイオード１の立ち上がり電圧は０．３Ｖ以上かつ０．５Ｖ以下となる。また、アノード電極１１の半導体層１０と接触する部分がＷからなる場合、ショットキーバリアダイオード１の立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下となる。
　アノード電極１１のＭｏ又はＷからなる部分の厚さは、１０ｎｍ以上であることが好ましい。厚さが１０ｎｍに満たない場合、ピンホールが発生して良好な整流性が得られなくなるおそれがある。アノード電極１１のＭｏ又はＷからなる部分の厚さが１０ｎｍ以上であれば、良好な整流性が得られる。また、アノード電極１１が単層構造を有する場合、電流値が立ち上がった後の微分オン抵抗が小さくなる。
　また、アノード電極１１のＭｏ又はＷからなる部分の厚さの上限については、素子の性能面からの制約はない。
　アノード電極１１が積層構造を有する場合、例えば、Ｍｏ又はＷからなる層の上にＡｕ層が積層される。このＡｕ層は、電極自体の配線抵抗を低減するために用いられる。Ａｕ層の厚さは、配線抵抗を下げるためには厚いほどよいが、製造コストの点から１０μｍ以下であることが好ましい。
　カソード電極１２は、半導体層１０と接触する部分がＧａ２Ｏ３系単結晶とオーミック接合を形成するＴｉ等の金属からなり、半導体層１０とオーミック接合を形成する。すなわち、カソード電極１２が単層構造を有する場合はその全体がＴｉ等からなり、多層構造を有する場合は半導体層１０と接触する層がＴｉ等からなる。カソード電極１２の多層構造としては、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌが挙げられる。
　ショットキーバリアダイオード１においては、アノード電極１１とカソード電極１２との間に順方向の電圧（アノード電極１１側が正電位）を印加することにより、半導体層１０から見たアノード電極１１と半導体層１０との界面のエネルギー障壁が低下し、アノード電極１１からカソード電極１２へ電流が流れる。一方、アノード電極１１とカソード電極１２との間に逆方向の電圧（アノード電極１１側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。
（ショットキーバリアダイオードの製造方法）
　以下に、ショットキーバリアダイオード１の製造方法の一例について説明する。
　まず、ＦＺ（Floating Zone）法やＥＦＧ（Edge Defined Film Fed Growth）法等の融液成長法により育成したＧａ２Ｏ３系単結晶のバルク結晶をスライスし、表面を研磨することにより、半導体層１０としてのＧａ２Ｏ３系基板を形成する。
　次に、半導体層１０の表面と裏面に、硫酸過水（例えば、体積比が硫酸：過酸化水素：水＝４：１：１）を用いた前処理を施す。また、塩酸、硝酸、硫酸、フッ酸、バッファードフッ酸等の硫酸過水以外の処理液を用いる場合は、それらの処理液による処理の後に硫酸過水を用いた処理を行う。前処理の最後に硫酸過水を用いた処理を行わない場合、アノード電極１１の材料に依存せずにショットキーバリアダイオード１の立ち上がり電圧が０．８～１．０Ｖ程度に固定されてしまうおそれがある。
　次に、真空蒸着等により、半導体層１０の表面と裏面に、それぞれアノード電極１１とカソード電極１２を形成する。アノード電極１１は、フォトエッチング等により円形等の所定の形状にパターニングされてもよい。
〔第２の実施の形態〕
（トレンチＭＯＳ型ショットキーバリアダイオードの構成）
　図２Ａは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２の垂直断面図である。トレンチＭＯＳ型ショットキーバリアダイオード２は、トレンチＭＯＳ領域を有する縦型のショットキーバリアダイオードである。
　トレンチＭＯＳ型ショットキーバリアダイオード２は、積層された第１の半導体層２０と第２の半導体層２１を有し、第１の半導体層２０にはアノード電極２３が接続され、第２の半導体層２１にはカソード電極２４が接続される。
　第１の半導体層２０は、第２の半導体層２１の反対側の面２７に開口するトレンチ２２を有する。トレンチ２２の内面は絶縁膜２５に覆われ、トレンチ２２内に絶縁膜２５に覆われるようにトレンチＭＯＳバリア２６が埋め込まれている。アノード電極２３は、トレンチＭＯＳバリア２６に接触する。
　また、トレンチＭＯＳ型ショットキーバリアダイオード２は、電極端部での絶縁破壊を抑制し、耐圧を向上させるためにフィールドプレート構造を有する。第１の半導体層２０の面２７上のアノード電極２３の周りに、ＳｉＯ２等の誘電体からなる誘電体膜２８が設けられ、その誘電体膜２８の上にアノード電極２３の縁が乗り上げている。
　トレンチＭＯＳ型ショットキーバリアダイオード２においては、アノード電極２３とカソード電極２４との間に順方向電圧（アノード電極２３側が正電位）を印加することにより、第１の半導体層２０から見たアノード電極２３と第１の半導体層２０との界面のエネルギー障壁が低下し、アノード電極２３からカソード電極２４へ電流が流れる。
　一方、アノード電極２３とカソード電極２４との間に逆方向電圧（アノード電極２３側が負電位）を印加したときは、ショットキー障壁により、電流は流れない。アノード電極２３とカソード電極２４との間に逆方向電圧を印加すると、アノード電極２３と第１の半導体層２０との界面及び絶縁膜２５と第１の半導体層２０との界面から空乏層が拡がる。
　一般的に、ショットキーバリアダイオードの逆方向リーク電流の上限は１μＡとされている。本実施の形態では、１μＡのリーク電流が流れるときの逆方向電圧を耐圧と定義する。
　例えば、“松波弘之、大谷昇、木本恒暢、中村孝著、「半導体ＳｉＣ技術と応用」、第２版、日刊工業新聞社、２０１１年９月３０日、ｐ．３５５”に記載された、ＳｉＣを半導体層とするショットキーバリアダイオードにおける逆方向リーク電流のショットキー界面電界強度依存性のデータによれば、逆方向リーク電流の電流密度が０．０００１Ａ／ｃｍ２のときのショットキー電極直下の電界強度は、およそ０．８ＭＶ／ｃｍである。ここで、０．０００１Ａ／ｃｍ２は、サイズが１ｍｍ×１ｍｍであるショットキー電極に１μＡの電流が流れたときのショットキー電極直下の電流密度である。
　このため、半導体材料自体の絶縁破壊電界強度が数ＭＶ／ｃｍあったとしても、ショットキー電極直下の電界強度が０．８ＭＶ／ｃｍを超えると、１μＡを超えるリーク電流が流れることになる。
　例えば、ショットキー電極直下の電界強度を抑制するための特別な構造を有さない従来のショットキーバリアダイオードにおいて１２００Ｖの耐圧を得るためには、ショットキー電極直下の電界強度を０．８ＭＶ／ｃｍ以下に抑えるために、半導体層のドナー濃度を１０１５ｃｍ－３台にまで下げ、かつ半導体層を非常に厚くする必要がある。そのため、導通損失が非常に大きくなり、高耐圧かつ低損失のショットキーバリアダイオードを作製することは困難である。
　本実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２は、トレンチＭＯＳ構造を有するため、半導体層の抵抗を増加することなく、高い耐圧を得ることができる。すなわち、トレンチＭＯＳ型ショットキーバリアダイオード２は、高耐圧かつ低損失のショットキーバリアダイオードである。
　なお、高耐圧かつ低損失のショットキーバリアダイオードとして、ジャンクションバリアショットキー（ＪＢＳ）ダイオードが知られているが、ｐ型のＧａ２Ｏ３は製造が困難であるため、Ｇａ２Ｏ３はｐ型領域が必要なＪＢＳダイオードの材料に向いていない。
　第２の半導体層２１は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第２の半導体層２１のドナー濃度は、例えば、１．０×１０１８以上かつ１．０×１０２０ｃｍ－３以下である。第２の半導体層２１の厚さＴｓは、例えば、１０～６００μｍである。第２の半導体層２１は、例えば、Ｇａ２Ｏ３系単結晶基板である。
　第１の半導体層２０は、ドナーとしてのＳｉ、Ｓｎ等のIV族元素を含むｎ型のＧａ２Ｏ３系単結晶からなる。第１の半導体層２０のドナー濃度は、第２の半導体層２１のドナー濃度よりも低い。第１の半導体層２０は、例えば、Ｇａ２Ｏ３系単結晶基板である第２の半導体層２１上にエピタキシャル成長したエピタキシャル層である。
　なお、第１の半導体層２０と第２の半導体層２１との間に、高濃度のドナーを含む高ドナー濃度層を形成してもよい。すなわち、第１の半導体層２０と第２の半導体層２１を、高ドナー濃度層を介して積層してもよい。この高ドナー濃度層は、例えば、基板である第２の半導体層２１上に第１の半導体層２０をエピタキシャル成長させる場合に用いられる。第１の半導体層２０の成長初期は、ドーパントの取り込み量が不安定であったり、基板である第２の半導体層２１からのアクセプタ不純物の拡散があったりするため、第２の半導体層２１上に第１の半導体層２０を直接成長させると、第１の半導体層２０の第２の半導体層２１との界面に近い領域が高抵抗化する場合がある。このような問題を避けるため、高ドナー濃度層が用いられる。高ドナー濃度層の濃度は、例えば、第１の半導体層２０よりも高い濃度に設定され、より好ましくは、第２の半導体層２１よりも高い濃度に設定される。
　第１の半導体層２０のドナー濃度が増加するほど、トレンチＭＯＳ型ショットキーバリアダイオード２の各部の電界強度が増加する。第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度、第１の半導体層２０中の最大電界強度、及び絶縁膜２５中の最大電界強度を低く抑えるためには、第１の半導体層２０のドナー濃度がおよそ１．０×１０１７ｃｍ－３以下であることが好ましい。一方、ドナー濃度が小さくなるほど第１の半導体層２０の抵抗が大きくなり、順方向損失が増加してしまうため、例えば１２００Ｖ以下の耐圧を確保する場合には、３．０×１０１６ｃｍ－３以上であることが好ましい。また、より高い耐圧を得るためには、ドナー濃度を例えば１．０×１０１６ｃｍ－３程度まで下げてもよい。
　第１の半導体層２０の厚さＴｅが増加するほど、第１の半導体層２０中の最大電界強度及び絶縁膜２５中の最大電界強度が低減する。第１の半導体層２０の厚さＴｅをおよそ３μｍ以上にすることにより、第１の半導体層２０中の最大電界強度及び絶縁膜２５中の最大電界強度を効果的に低減することができる。これらの電界強度の低減と、トレンチＭＯＳ型ショットキーバリアダイオード２の小型化の観点から、第１の半導体層２０の厚さＴｅはおよそ３μｍ以上かつ９μｍ以下であることが好ましい。
　トレンチ２２の深さＤｔによってトレンチＭＯＳ型ショットキーバリアダイオード２の各部の電界強度が変化する。第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度、第１の半導体層２０中の最大電界強度、及び絶縁膜２５中の最大電界強度を低く抑えるためには、トレンチ２２の深さＤｔがおよそ１．５μｍ以上かつ６μｍ以下であることが好ましい。
　トレンチ２２の幅Ｗｔは、狭いほど導通損失を低減できるが、狭いほど製造難易度が上がり、それに起因して製造歩留まりが低下するため、０．３μｍ以上かつ５μｍ以下であることが好ましい。
　第１の半導体層２０の隣接するトレンチ２２の間のメサ形状部分の幅Ｗｍが低減するほど、第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度が低減する。第１の半導体層２０中のアノード電極２３直下の領域中の最大電界強度を低く抑えるためには、メサ形状部分の幅Ｗｍが５μｍ以下であることが好ましい。一方、メサ形状部分の幅が小さいほどトレンチ２２の製造難度が上がるため、メサ形状部分の幅Ｗｍが０．２５μｍ以上であることが好ましい。
　絶縁膜２５の誘電率が増加するほど、絶縁膜２５中の最大電界強度が低減するため、絶縁膜２５は誘電率が高い材料からなることが好ましい。例えば、絶縁膜２５の材料としてＡｌ２Ｏ３（比誘電率がおよそ９．３）、ＨｆＯ２（比誘電率がおよそ２２）を用いることができるが、誘電率の高いＨｆＯ２を用いることが特に好ましい。
　また、絶縁膜２５の厚さＴｉが増加するほど、第１の半導体層２０中の最大電界強度が低減するが、絶縁膜２５中の最大電界強度およびアノード電極２３直下の領域中の最大電界強度が増加する。製造容易性の観点からは、絶縁膜２５の厚さは小さい方が好ましく、３００ｎｍ以下であることがより好ましい。ただし、当然ながら、トレンチＭＯＳバリア２６と第１の半導体層２０の間に直接電流がほとんど流れない程度の厚さは必要である。
　アノード電極２３と誘電体膜２８の重なり長さＬＦＰは、フィールドプレート構造による耐圧向上の効果を十分に発揮させるため、２０μｍ以上であることが好ましい。
　アノード電極２３は、アノード電極２３の第１の半導体層２０と接触する部分がＭｏ又はＷからなり、第１の半導体層２０とショットキー接触する。
　トレンチＭＯＳバリア２６の材料は、導電性を有するものであれば特に限定されず、例えば、高濃度でドーピングされた多結晶Ｓｉや、Ｎｉ、Ａｕ等の金属を用いることができる。ただし、図２Ａに示されるように、トレンチＭＯＳバリア２６とアノード電極２３が一体に形成される場合は、アノード電極２３の第１の半導体層２０と接触する部分がＭｏ又はＷからなるため、トレンチＭＯＳバリア２６の表層もＭｏ又はＷからなる。
　図２Ｂは、トレンチＭＯＳバリア２６とアノード電極２３が一体に形成される場合のトレンチ２２の周辺を拡大した図である。アノード電極２３は第１の半導体層２０と接触する第１の層２３ａとその上に形成される第２の層２３ｂを有する。トレンチＭＯＳバリア２６は、絶縁膜２５に接触する第１の層２６ａとその上に形成される第２の層２６ｂを有する。
　アノード電極２３の第１の層２３ａとトレンチＭＯＳバリア２６の第１の層２６ａは連続した一枚のＭｏ又はＷからなる膜である。また、アノード電極２３の第２の層２３ｂとトレンチＭＯＳバリア２６の第２の層２６ｂも、連続した一枚のＡｕ等の導体からなる膜である。
　アノード電極２３の第１の半導体層２０と接触する部分（第１の層２３ａ）がＭｏ又はＷからなる場合、トレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧は０．４Ｖ以上かつ０．６Ｖ以下となる。アノード電極の材料が同じであっても第１の実施の形態に係るショットキーバリアダイオード１のよりも立ち上がり電圧が少し高くなるのは、トレンチＭＯＳ構造を設けることによって、メサ形状部分にポテンシャルバリアが形成されるためである。これは、メサ形状部分の幅Ｗｍに依存し、幅Ｗｍが小さくなるほど立ち上がり電圧が大きくなる。
　トレンチＭＯＳ型ショットキーバリアダイオード２中の電界強度は、上述のように、隣接する２つのトレンチ２２の間のメサ形状部分の幅、トレンチ２２の深さＤｔ、絶縁膜２５の厚さＴｉ等の影響を受けるが、トレンチ２２の平面パターンにはほとんど影響を受けない。このため、第１の半導体層２０のトレンチ２２の平面パターンは特に限定されない。
　カソード電極２４は、第２の半導体層２１とオーミック接触する。カソード電極２４は、Ｔｉ等の金属からなる。カソード電極２４は、異なる金属膜を積層した多層構造、例えば、Ｔｉ／Ａｕ又はＴｉ／Ａｌ、を有してもよい。カソード電極２４と第２の半導体層２１を確実にオーミック接触させるため、カソード電極２４の第２の半導体層２１と接触する層がＴｉからなることが好ましい。
（トレンチＭＯＳ型ショットキーバリアダイオードの製造方法）
　以下に、トレンチＭＯＳ型ショットキーバリアダイオード２の製造方法の一例を示す。
　図３Ａ～図３Ｃ、図４Ａ～図４Ｃ、図５Ａ、図５Ｂは、第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２の製造工程を示す垂直断面図である。
　まず、図３Ａに示されるように、Ｇａ２Ｏ３系単結晶基板等の第２の半導体層２１上に、ＨＶＰＥ（Hydride Vapor Phase Epitaxy）法等によりＧａ２Ｏ３系単結晶をエピタキシャル成長させ、第１の半導体層２０を形成する。
　次に、図３Ｂに示されるように、フォトリソグラフィとドライエッチング等により第１の半導体層２０の上面にトレンチ２２を形成する。
　トレンチ２２の形成にドライエッチングを用いる場合の好ましい条件は、例えば、エッチングガスがＢＣｌ３（３０ｓｃｃｍ）、圧力が１．０Ｐａ、アンテナ出力が１６０Ｗ、バイアス出力が１７Ｗ、時間が９０分である。
　また、トレンチ２２の形成後、トレンチの内面の荒れやプラズマダメージを除去するため、リン酸での処理を行うことが好ましい。典型的には、１３０～１４０℃に加熱したリン酸へ５～３０分浸漬することが好ましい。
　次に、図３Ｃに示されるように、ＡＬＤ（Atomic Layer Deposition）法等により、トレンチ２２の内面を覆うように第１の半導体層２０の上面にＨｆＯ２等からなる絶縁膜２５を形成する。ＨｆＯ２の成膜条件は特に限定されないが、例えば、Ｈｆの原料としてＴＤＭＡＨを、酸化剤としてＯ３を用い、ＴＤＭＡＨを０．２５秒間、Ｏ３を０．１５秒間ずつ交互に供給して成膜する。そのときの基板温度は２５０℃とする。
　次に、図４Ａに示されるように、ＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理により、絶縁膜２５のトレンチ２２の外側の部分（トレンチ２２の間のメサ形状部分上の部分）を除去する。
　次に、図４Ｂに示されるように、第１の半導体層２０の面２７上に誘電体膜２８を形成する。例えば、プラズマＣＶＤ（Chemical Vapor Deposition）又はスパッタによりＳｉＯ２膜を面２７の全面に堆積させた後、フッ素系のドライエッチング、又はフッ酸若しくはバッファードフッ酸によるウェットエッチングによりＳｉＯ２膜をパターニングすることにより、誘電体膜２８を形成する。
　次に、図４Ｃに示されるように、電子ビーム蒸着等により、第２の半導体層２１の底面にＴｉ／Ａｕ積層構造等を有するカソード電極２４を形成する。その後、窒素雰囲気中で４５０℃１分の加熱処理を行う。この加熱処理によって、カソード電極２４と第２の半導体層２１の間のコンタクト抵抗が減少する。
　次に、図５Ａに示されるように、電子ビーム蒸着等により、Ｃｕ／Ａｕ／Ｎｉ積層構造等を有するトレンチＭＯＳバリア２６とアノード電極２３を連続的、一体的に形成する。　
　トレンチＭＯＳバリア２６とアノード電極２３の蒸着の前に、ＣＭＰの研磨剤などを除去する目的で硫酸過水による処理を行う。塩酸、硝酸、硫酸、フッ酸、バッファードフッ酸等の硫酸過水以外の処理液を用いる場合は、立ち上がり電圧が０．８～１．０Ｖ程度で固定されることを防ぐため、それらの処理液による処理の後に硫酸過水を用いた処理を行う。
　次に、図５Ｂに示されるように、フォトリソグラフィとウェットエッチング等により、アノード電極２３を円形等の所定の形状にパターニングする。
（実施の形態の効果）
　上記第１、２の実施の形態によれば、ショットキー電極としてのアノード電極の材料にＭｏ又はＷを用いることにより、Ｇａ２Ｏ３系単結晶からなる半導体層を有するショットキーバリアダイオードにおいて、従来よりも低い立ち上がり電圧を得ることができる。
　第１の実施の形態に係るショットキーバリアダイオード１と同様の構造を有するショットキーバリアダイオードにおいて、ショットキー電極であるアノード電極の材料を変えて立ち上がり電圧の変化を調べた。
　本実施例においては、半導体層として、ドナー濃度が１０１７ｃｍ－３程度、厚さが６５０μｍのアンドープ（ドナーを意図的に添加していない）のＧａ２Ｏ３基板を用いた。
　また、アノード電極として、直径が２００μｍの円形の電極を電子ビーム蒸着により形成した。アノード電極の蒸着前には、半導体層の表面を硫酸過水で処理した。アノード電極の材料としては、Ａｌ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄを用いた。
　また、カソード電極として、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜が積層されたＴｉ／Ａｕ積層構造を有する電極を電子ビーム蒸着により半導体層の一部に形成した。
　図６は、実施例１に係る、アノード電極の材料とショットキーバリアダイオードの立ち上がり電圧との関係を示すグラフである。
　図６は、アノード電極の材料がＡｌ、Ｔｉ、Ｍｏ、Ｗ、Ｆｅ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄのときのショットキーバリアダイオードの立ち上がり電圧がそれぞれおよそ０Ｖ、０．０５Ｖ、０．３５Ｖ、０．４Ｖ、０．５５Ｖ、０．６５Ｖ、０．８５Ｖ、０．９５Ｖ、０．９５Ｖであることを示している。
　これらの材料のうち、Ｎｉ、ＰｔはＧａ２Ｏ３系単結晶からなる半導体層に接合されるショットキー電極の材料としては公知であるので、これらを用いる場合とは異なる立ち上がり電圧が得られるＭｏ、Ｗは、新しいショットキー電極の材料として有用である。
　アノード電極がＭｏからなる場合、ショットキーバリアダイオードの立ち上がり電圧はばらつきを含めて０．３Ｖ以上かつ０．５Ｖ以下となる。また、アノード電極がＷからなる場合も、ショットキーバリアダイオードの立ち上がり電圧はばらつきを含めて０．３Ｖ以上かつ０．５Ｖ以下となる。
　なお、Ｍｏ、Ｗよりも立ち上がり電圧の低い材料としてＡｇがあるが、複数回の試験を実施した結果、立ち上がり電圧の繰り返し再現性がきわめて低く、ショットキーバリアダイオードの電極材料には適していないことが確認された。
　第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２を製造し、メサ形状部分の幅Ｗｍとデバイス特性の関係を調べ、また、トレンチが形成されていない通常のショットキーバリアダイオードとのデバイス特性の比較を行った。
　本実施例に係るトレンチＭＯＳ型ショットキーバリアダイオード２の構成は、以下の通りである。
　第２の半導体層２１として、厚さ５７０μｍ、ドナー濃度６×１０１８ｃｍ－３のＳｎドープＧａ２Ｏ３基板を用いた。第１の半導体層２０として、厚さ５μｍ、ドナー濃度６×１０１６ｃｍ－３のＳｉドープＧａ２Ｏ３膜を用いた。
　トレンチ２２の深さＤｔは２．３μｍ、幅Ｗｔは４μｍ、メサ形状部分の幅Ｗｍは２～５μｍ、アノード電極２３と誘電体膜２８の重なり長さＬＦＰは５０μｍとした。絶縁膜２５として、厚さ５０ｎｍのＨｆＯ２膜を用いた。
　トレンチＭＯＳバリア２６及びアノード電極２３として、厚さ３０ｎｍのＭｏ膜と厚さ３０００μｍのＡｕ膜と厚さ５０ｎｍのＮｉ膜が積層されたＭｏ／Ａｕ／Ｎｉ積層膜を用いた。トレンチ２２内には、Ｍｏ膜とＡｕ膜が埋め込まれた。アノード電極２３となる部分は、直径４００μｍの円形にパターニングした。最上層のＮｉ膜は、このパターニングで用いるフォトレジストの密着性を上げるために形成した。
　カソード電極２４として、厚さ５０ｎｍのＴｉ膜と厚さ２００ｎｍのＡｕ膜が積層されたＴｉ／Ａｕ積層膜を用いた。カソード電極２４はＳｎドープＧａ２Ｏ３基板の裏面全面に形成し、ＳｎドープＧａ２Ｏ３基板との接触抵抗を低減させるために４５０℃、１分間のアニール処理を施した。
　また、比較のために、トレンチが形成されていない試料（通常のショットキーバリアダイオード）も同じエピウェハ上に作製した。
　図７Ａは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る通常のショットキーバリアダイオードの順方向特性を示す。
　図中の「トレンチＳＢＤ」はトレンチＭＯＳ型ショットキーバリアダイオード２を意味し、「ＳＢＤ」は比較例としてのトレンチが形成されていない通常のショットキーバリアダイオードを意味する。また、「２μｍ」、「３μｍ」、「４μｍ」、「５μｍ」は、それぞれトレンチＭＯＳ型ショットキーバリアダイオード２のメサ形状部分の幅Ｗｍを示す。
　図７Ａは、トレンチＭＯＳ型ショットキーバリアダイオード２において、メサ形状部分の幅Ｗｍの縮小に伴ってオン抵抗が上昇することを示している。これは、アノード電極２３下の領域における電流経路であるメサ形状部分の面積に対して非電流経路であるトレンチ２２内の部分の面積が相対的に増加したためであり、合理的な結果と言える。
　一方で、トレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧はメサ形状部分の幅Ｗｍにほとんど依存せず、いずれもおよそ０．５５Ｖであった。ばらつきを含めると、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧は０．４Ｖ以上かつ０．６Ｖ以下となる。
　また、上述のように、Ｗはショットキーバリアダイオード１のアノード電極の材料としてＭｏと近い特性を有するため、トレンチＭＯＳ型ショットキーバリアダイオード２においてＭｏの代わりにＷを用いる場合も近い特性を発揮し、立ち上がり電圧はばらつきを含めて０．４Ｖ以上かつ０．６Ｖ以下となる。
　第２の実施の形態に係るトレンチＭＯＳ型ショットキーバリアダイオード２のようなトレンチＭＯＳ型ショットキーバリアダイオードにおいては、立ち上がり電圧が０．４Ｖ以上であれば逆方向リークを効果的に抑えられるため、Ｍｏ又はＷをアノード電極の材料に用いることにより、逆方向リークを効果的に抑えつつ、立ち上がり電圧を小さくすることができる。
　また、図７Ａは、トレンチＭＯＳ型ショットキーバリアダイオード２の方が通常のショットキーバリアダイオードよりもオン抵抗が高いことを示している。これは、トレンチＭＯＳ構造を設けることで電流経路が狭くなったためであり、これも合理的な結果と言える。
　図７Ｂは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る通常のショットキーバリアダイオードの逆方向特性を示す。
　図７Ｂによれば、トレンチＭＯＳ型ショットキーバリアダイオード２のリーク電流はトレンチが形成されていない通常のショットキーバリアダイオードのリーク電流よりも数桁低く、トレンチＭＯＳ構造による耐圧上昇効果が確認された。また、メサ形状部分の幅Ｗｍが狭いほど、逆方向リーク電流が小さくなることがわかった。
　図８Ａは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る市販のＳｉＣショットキーバリアダイオードの順方向特性を示す。なお、　図８Ａ及び後述する図８Ｂに係るトレンチＭＯＳ型ショットキーバリアダイオード２のメサ形状部分の幅Ｗｍは、２μｍである。
　図中の「ＳＢＤ１」、「ＳＢＤ２」、「ＳＢＤ３」は、異なる３種の市販のＳｉＣショットキーバリアダイオードを意味する。
　図８Ａによれば、アノード電極にＭｏを用いたトレンチＭＯＳ型ショットキーバリアダイオード２の立ち上がり電圧が、市販のＳｉＣショットキーバリアダイオードの立ち上がり電圧よりも低く、低損失で動作することが確認された。
　図８Ｂは、実施例２に係るトレンチＭＯＳ型ショットキーバリアダイオード２及び比較例に係る市販のＳｉＣショットキーバリアダイオードの逆方向特性を示す。
　図８Ｂによれば、トレンチＭＯＳ型ショットキーバリアダイオード２の逆方向リーク電流は市販のＳｉＣショットキーバリアダイオードと同等に抑えられている。
　図８Ａ、図８Ｂに示される結果は、ＳｉＣショットキーバリアダイオードの性能をＧａ２Ｏ３ショットキーバリアダイオードの性能が超えた初めての動作実証である。
　以上、本発明の実施の形態、実施例を説明したが、本発明は、上記実施の形態、実施例に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
　また、上記に記載した実施の形態、実施例は特許請求の範囲に係る発明を限定するものではない。また、実施の形態、実施例の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
　Ｇａ２Ｏ３系半導体から構成されるショットキーバリアダイオードであって、従来のものよりも低い立ち上がり電圧を有するショットキーバリアダイオードを提供する。
１…ショットキーバリアダイオード、　２…トレンチＭＯＳ型ショットキーバリアダイオード、　１０…半導体層、　１１、２３…アノード電極、　１２、２４…カソード電極、　２０…第１の半導体層、　２１…第２の半導体層、　２２…トレンチ、　２５…絶縁膜、　２６…トレンチＭＯＳバリア、　２８…誘電体膜

Claims (3)

  1. 　Ｇａ２Ｏ３系単結晶からなる半導体層と、
    　前記半導体層とショットキー接合を形成し、前記半導体層と接触する部分がＭｏ又はＷからなるアノード電極と、
    　カソード電極と、
    　を備え、
    　立ち上がり電圧が０．３Ｖ以上かつ０．５Ｖ以下である、
    　ショットキーバリアダイオード。
  2. 　Ｇａ２Ｏ３系単結晶からなり、一方の面に開口するトレンチを有する第１の半導体層と、
    　前記第１の半導体層の前記トレンチが開口していない面に積層された、Ｇａ２Ｏ３系単結晶からなる第２の半導体層と、
    　前記トレンチの内面を覆う絶縁膜と、
    　前記トレンチ内に前記絶縁膜に覆われるように埋め込まれたトレンチＭＯＳバリアと、
    　前記第１の半導体層とショットキー接合を形成し、前記第１の半導体層と接触する部分がＭｏ又はＷからなり、前記トレンチＭＯＳバリアに接触するアノード電極と、
    　前記第２の半導体層に接続されたカソード電極と、
    　を備えた、
    　ショットキーバリアダイオード。
  3. 　立ち上がり電圧が０．４Ｖ以上かつ０．６Ｖ以下である、
    　請求項２に記載のショットキーバリアダイオード。
PCT/JP2018/022297 2017-07-06 2018-06-12 ショットキーバリアダイオード WO2019009021A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/628,078 US11923464B2 (en) 2017-07-06 2018-06-12 Schottky barrier diode
EP18828534.0A EP3651210A4 (en) 2017-07-06 2018-06-12 SCHOTTKY BARRIER DIODE
CN201880044999.6A CN110832644B (zh) 2017-07-06 2018-06-12 肖特基势垒二极管

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017132565A JP6991503B2 (ja) 2017-07-06 2017-07-06 ショットキーバリアダイオード
JP2017-132565 2017-07-06

Publications (1)

Publication Number Publication Date
WO2019009021A1 true WO2019009021A1 (ja) 2019-01-10

Family

ID=64950011

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/022297 WO2019009021A1 (ja) 2017-07-06 2018-06-12 ショットキーバリアダイオード

Country Status (5)

Country Link
US (1) US11923464B2 (ja)
EP (1) EP3651210A4 (ja)
JP (1) JP6991503B2 (ja)
CN (1) CN110832644B (ja)
WO (1) WO2019009021A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113193037A (zh) * 2021-04-01 2021-07-30 北京大学 Ga2O3基共振隧穿二极管及其制备方法
JP2021120990A (ja) * 2020-01-30 2021-08-19 株式会社豊田中央研究所 ダイオード

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7012306B2 (ja) * 2018-03-01 2022-01-28 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード及びその製造方法
WO2020096838A1 (en) * 2018-11-06 2020-05-14 Cornell University High voltage group iii trioxide trench mos barrier schottky and methods of fabricating same
CN114930501A (zh) 2020-01-10 2022-08-19 株式会社Flosfia 导电性金属氧化膜、半导体元件和半导体装置
CN113130667B (zh) * 2020-04-17 2022-04-29 重庆理工大学 一种高耐压低漏电的Ga2O3肖特基势垒二极管
CN115985970B (zh) * 2022-12-30 2024-03-22 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5874946B2 (ja) 2009-03-27 2016-03-02 株式会社光波 スイッチング制御装置及びショットキーダイオード
JP2016112127A (ja) * 2014-12-12 2016-06-23 株式会社オリンピア 遊技機

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007036052A (ja) 2005-07-28 2007-02-08 Toshiba Corp 半導体整流素子
WO2009066667A1 (ja) 2007-11-21 2009-05-28 Nippon Light Metal Company, Ltd. 紫外線用フォトディテクタ、およびその製造方法
US9142623B2 (en) * 2011-09-08 2015-09-22 Tamura Corporation Substrate for epitaxial growth, and crystal laminate structure
CN103781948B (zh) 2011-09-08 2017-11-17 株式会社田村制作所 晶体层叠结构体及其制造方法
JP5865271B2 (ja) * 2013-01-11 2016-02-17 株式会社タムラ製作所 結晶積層構造体及び発光素子
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
JP6281146B2 (ja) * 2014-07-22 2018-02-21 株式会社Flosfia 結晶性半導体膜および板状体ならびに半導体装置
JP2017112127A (ja) 2015-12-14 2017-06-22 出光興産株式会社 積層体、ショットキーバリヤーダイオード及び電気機器
WO2017110940A1 (ja) 2015-12-25 2017-06-29 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP6975530B2 (ja) * 2015-12-25 2021-12-01 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP6845397B2 (ja) 2016-04-28 2021-03-17 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード
CN106816366A (zh) * 2017-02-16 2017-06-09 大连理工大学 一种锡掺杂n型氧化镓制备方法
JP7116409B2 (ja) 2017-02-27 2022-08-10 株式会社タムラ製作所 トレンチｍｏｓ型ショットキーダイオード

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5874946B2 (ja) 2009-03-27 2016-03-02 株式会社光波 スイッチング制御装置及びショットキーダイオード
JP2016112127A (ja) * 2014-12-12 2016-06-23 株式会社オリンピア 遊技機

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
HIROYUKI MATSUNAMINOBORU OTANITSUNENOBU KIMOTOTAKASHI NAKAMURA: "Technology of Semiconductor SiC and its Application", 30 September 2011, NIKKAN KOGYO SHIMBUN, LTD., pages: 355
KOHEI SASAKI ET AL.: "Ga 0 Schottky Barrier Diodes Fabricated by Using Single-Crystal P-GazCb (010) Substrates", IEEE ELECTRON DEVICE LETTERS, vol. 34, no. 4, April 2013 (2013-04-01), pages 493 - 495, XP011497999, DOI: 10.1109/LED.2013.2244057
SASAKI, KOHEI ET AL.: "Ga2O3 Schottky barrier diode provided with trench MOS structure", THE JAPAN SOCIETY OF APPLIED PHYSICS (JSAP, vol. 64, 1 March 2017 (2017-03-01), pages 12-169, XP009517927 *
T. SHIMIZU ET AL., PROCEEDINGS OF 2001 INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS, 2001, pages 243 - 246
TOSHIYUKI OISHI ET AL.: "Conduction mechanism in highly doped P-Ga C> (-201) single crystals grown by edge-defined film-fed growth method and their Schottky barrier diodes", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 55, 2016, pages 030305
V. KHEMKA ET AL., IEEE ELECTRON DEVICE LETTERS, vol. 21, no. 5, May 2000 (2000-05-01), pages 286 - 288

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021120990A (ja) * 2020-01-30 2021-08-19 株式会社豊田中央研究所 ダイオード
JP7284721B2 (ja) 2020-01-30 2023-05-31 株式会社豊田中央研究所 ダイオード
CN113193037A (zh) * 2021-04-01 2021-07-30 北京大学 Ga2O3基共振隧穿二极管及其制备方法

Also Published As

Publication number Publication date
JP2019016680A (ja) 2019-01-31
EP3651210A4 (en) 2021-03-24
US20210151611A1 (en) 2021-05-20
CN110832644A (zh) 2020-02-21
US11923464B2 (en) 2024-03-05
CN110832644B (zh) 2023-11-03
JP6991503B2 (ja) 2022-01-12
EP3651210A1 (en) 2020-05-13

Similar Documents

Publication Publication Date Title
JP7037142B2 (ja) ダイオード
CN110326115B (zh) 肖特基势垒二极管
JP6991503B2 (ja) ショットキーバリアダイオード
TWI798402B (zh) 肖特基能障二極體
KR101250070B1 (ko) 반도체 장치
US9922838B2 (en) Selective, electrochemical etching of a semiconductor
WO2018155711A1 (ja) トレンチｍｏｓ型ショットキーダイオード
JP2002261295A (ja) ショットキーダイオード、ｐｎ接合ダイオード、ｐｉｎ接合ダイオード、および製造方法
TWI796446B (zh) 溝槽式金氧半型肖特基二極體及其製造方法
WO2024122610A1 (ja) ジャンクションバリアショットキーダイオード及びその製造方法
JP6856193B2 (ja) ショットキーバリアダイオードの製造方法
CN117981091A (zh) pn结二极管
JP2006128492A (ja) エピタキシャル基板、および半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18828534

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018828534

Country of ref document: EP

Effective date: 20200206