CN113193037A - Ga2O3基共振隧穿二极管及其制备方法 - Google Patents

Ga2O3基共振隧穿二极管及其制备方法 Download PDF

Info

Publication number
CN113193037A
CN113193037A CN202110354520.2A CN202110354520A CN113193037A CN 113193037 A CN113193037 A CN 113193037A CN 202110354520 A CN202110354520 A CN 202110354520A CN 113193037 A CN113193037 A CN 113193037A
Authority
CN
China
Prior art keywords
layer
emitter
barrier
collector
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110354520.2A
Other languages
English (en)
Other versions
CN113193037B (zh
Inventor
王新强
魏嘉琪
沈波
荣新
王丁
张宝庆
刘放
杨景
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202110354520.2A priority Critical patent/CN113193037B/zh
Publication of CN113193037A publication Critical patent/CN113193037A/zh
Application granted granted Critical
Publication of CN113193037B publication Critical patent/CN113193037B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H01L29/882—Resonant tunneling diodes, i.e. RTD, RTBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本发明公开了一种Ga2O3基共振隧穿二极管及其制备方法。本发明采用Ga2O3有源区双势垒结构，集电极势垒层的Al组分大于发射极势垒层的Al组分，使得具有超大的禁带宽度和击穿场强，在更高电压下会出现更多微分负阻现象，器件更适合高功率工作并提高了峰谷电流比值；利用Ga2O3材料具有无自发极化的特点，极大弱化发射极产生电荷积累区和集电极产生电荷耗尽区，提高器件的稳定性；采用(AlxGa1‑x)2O3/Ga2O3双势垒结构导带能量偏移大，有效减小越过势垒的热电子发射电流等非隧穿电流机制，提高器件的输出功率。

Description

Ga2O3基共振隧穿二极管及其制备方法
技术领域
本发明涉及半导体电子器件领域，具体涉及一种Ga2O3基共振隧穿二极管及其制备方法。
背景技术
太赫兹(Terahertz,THz)技术作为一种新兴的科学技术，由于它独特的特性和优势，吸引了大量研究人员进行研究。太赫兹是一种频率在0.1THz到10THz之间的电磁波，这一波段的电磁波由于它独特的能量和穿透能力，在生物医学组织成像，安全检查和无线通信等领域具有重要的研究和应用价值。而所有这些应用，都需要一个稳定的太赫兹源。共振隧穿二极管(Resonant tunneling diode,RTD)由于其器件的微分负阻特性以及特征时间短、速度快的特点成为实现太赫兹源的重要方案之一。
目前对GaAs基共振隧穿二极管的研究相对成熟，已经成功用于制备太赫兹波段的振荡器，且室温下基本振荡高达1.92THz。但是由于砷化物较小的禁带宽度与电子有效质量等材料固有的性能限制导致器件的输出功率只有微瓦量级。近年，宽禁带材料GaN基共振隧穿二极管进入人们的研究视野，其输出功率可达瓦级，但是振荡频率较低，且氮化物材料本身的自发极化会使得发射极产生电荷积累区，导致峰谷电流比值较小且器件性能不稳定。并且GaN基衬底价格昂贵、漏电严重等难题均极大限制了实际应用。为了增强共振隧穿二极管的器件输出功率与器件稳定性及降低成本，超宽禁带Ga2O3材料成为优选方案之一。Ga2O3衬底的制备可以使用与蓝宝石相同的熔体生长工艺，以更低的成本可获得更大尺寸高质量的Ga2O3衬底，为实现Ga2O3基共振隧穿二极管提供了基础保障。且Ga2O3材料具有大的禁带宽度、超高击穿场强、较大的有效电子质量、无自发极化等优点，使得Ga2O3基共振隧穿二极管可以实现量子阱深度的更大范围的变化，从而有效减小非隧道电流密度、降低器件功耗、改善共振隧穿二极管电流电压特性的可重复性和稳定性，为太赫兹振荡器提供更高的工作温度和功率输出。
发明内容
针对目前半导体材料共振隧穿二极管输出功率低、器件性能不稳定等现有技术中存在的问题，本发明提出了一种Ga2O3基共振隧穿二极管及其制备方法，利用氧化镓衬底价格低廉、大尺寸高质量的特点，有效降低了器件制备成本。同时，采用Ga2O3有源区双势垒结构，利用Ga2O3禁带宽度大、击穿场强大、无自发极化、(AlxGa1-x)2O3/Ga2O3导带能量偏移大的特点，提高了器件的峰谷电流比值、弱化发射极产生电荷积累区和集电极产生电荷耗尽区、提高了器件的稳定性，有效减小越过势垒的热电子发射电流等非隧穿电流机制，提高器件的输出功率。
本发明的一个目的在于提出一种Ga2O3基共振隧穿二极管。
本发明的Ga2O3基共振隧穿二极管包括：衬底、Ga2O3非掺外延层、n+Ga2O3集电极欧姆接触层、第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层、n+Ga2O3发射极欧姆接触层、钝化层、发射极电极以及集电极电极；其中，在衬底上依次外延生长Ga2O3非掺外延层、n+Ga2O3集电极欧姆接触层；在n+Ga2O3集电极欧姆接触层的一部分上从下至上依次形成第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层、n+Ga2O3发射极欧姆接触层和发射极电极；在n+Ga2O3集电极欧姆接触层的一部分上形成集电极电极；在n+Ga2O3集电极欧姆接触层、第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层和n+Ga2O3发射极欧姆接触层的侧面覆盖有钝化层；
Ga2O3有源区双势垒结构从下至上依次包括集电极势垒层、势阱层和发射极势垒层；其中，集电极势垒层为非掺杂(AlxGa1-x)2O3，x为集电极势垒层的Al组分，0.2≤x≤1；发射极势垒层为非掺杂(AlyGa1-y)2O3，y为发射极势垒层的Al组分，0.2≤y≤1；集电极势垒层和发射极势垒层的厚度相同，厚度为0.8～2nm；并满足x>y，且x-y≤0.2，即集电极势垒层的Al组分大于发射极势垒层的Al组分使得无偏压状态发射极势垒层的势垒高度小于集电极势垒层的势垒高度，并且有偏压状态当发射极势垒层和集电极势垒层的势垒高度相同时避免器件击穿；势阱层为非掺杂的Ga2O3，通过两侧集电极势垒和发射极势垒的限制使得势阱层的厚度为量子级别即纳米级别，从而在势阱中形成基态能级E0；在无偏压状态时，发射极势垒层的电子分布集中于费米能级EF之下，发射极势垒层的势垒高度小于集电极势垒层的势垒高度；在有偏压状态时，在外置偏压达到共振点电压Vp时，发射极势垒层和集电极势垒层的势垒高度相同，并且发射极的费米能级EF与势阱中的基态能级E0高度相同，此时发生共振隧穿，Al组分≥0.2确保禁带宽度和击穿场强大，发射极电极势垒层与集电极势垒层的势垒高度相同增加共振隧穿几率，进而满足共振隧穿二极管器件高功率的应用要求；进一步增加外置偏压，发射极势垒层的费米能级EF高于基态能级E0共振隧穿电子数减少，从而电流降低即出现微分负阻现象；进一步增加外置偏压，热发射电子占主导从而电流再次增大；Ga2O3有源区双势垒结构采用Ga2O3基无自发极化材料体系，有效避免该结构上下界面处形成电荷积累区或电荷耗尽区。
通过理论计算，得到发射极势垒层和集电极势垒层的势垒高度相同时所需要的外置偏压，此时外置偏压为共振点电压Vp。
衬底为蓝宝石衬底、Ga2O3衬底或GaN衬底，厚度为0.4～1mm。
Ga2O3非掺外延层厚度为0.5～1.5μm。第一Ga2O3隔离层和第二Ga2O3隔离层的厚度为5～10nm。
通过理论计算，改变势阱层的厚度，以调节基态能级E0的位置，使得在施加外置偏压下发射极电极势垒层与集电极势垒层的势垒高度相同时，发射极的费米能级EF等于势阱的基态能级E0。
势阱层为非掺杂的Ga2O3，厚度为0.8～3nm。
n+Ga2O3集电极欧姆接触层和n+Ga2O3发射极欧姆接触层选择的掺杂原子为Si、Ge或者Sn，掺杂浓度为1×1019～1×1020cm-3，n+Ga2O3集电极欧姆接触层的厚度为200～500nm，n+Ga2O3发射极欧姆接触层的厚度为20～100nm；采用超宽禁带Ga2O3材料易于制备n+掺杂，实现电子的高效注入。
本发明的另一个目的在于提出一种Ga2O3基共振隧穿二极管的实现方法。
本发明的Ga2O3基共振隧穿二极管的实现方法，包括以下步骤：
1)Ga2O3基共振隧穿二极管：
i.对衬底进行预处理，去除表面有机污染物和杂质原子，保持衬底表面洁净，以用来外延生长；
ii.利用等离子体辅助分子束外延(MBE)等外延生长设备在衬底上依次外延生长Ga2O3非掺外延层、n+Ga2O3集电极欧姆接触层、第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层、n+Ga2O3发射极欧姆接触层，从而形成外延晶片；其中，Ga2O3有源区双势垒结构从下至上依次包括集电极势垒层、势阱层和发射极势垒层；其中，集电极势垒层为非掺杂(AlxGa1-x)2O3，x为集电极势垒层的Al组分，0.2≤x≤1；发射极势垒层为非掺杂(AlyGa1-y)2O3，y为发射极势垒层的Al组分，0.2≤y≤1；集电极势垒层和发射极势垒层的厚度相同，厚度为0.8～2nm；并满足x>y，且x-y≤0.2，即集电极势垒层的Al组分大于发射极势垒层的Al组分使得无偏压状态发射极势垒层的势垒高度小于集电极势垒层的势垒高度，并且有偏压状态当发射极势垒层和集电极势垒层的势垒高度相同时避免器件击穿；势阱层为非掺杂的Ga2O3，通过两侧集电极势垒和发射极势垒的限制使得势阱层的厚度限制在量子级别即纳米级别，从而在势阱中形成基态能级E0；
iii.利用制备好的掩膜版和光刻技术进行曝光显影，然后对外延晶片进行感应耦合等离子刻蚀，刻蚀到集电极掺杂层部分，从而在外延晶片上形成台面；
iv.利用制备好的掩膜版和光刻技术进行二次光刻，沉积钝化层；然后去除掩膜和附在其上的钝化层，漏出n+Ga2O3集电极欧姆接触层和n+Ga2O3发射极欧姆接触层；
v.在n+Ga2O3集电极欧姆接触层和n+Ga2O3发射极欧姆接触层上沉积多层金属，分别形成集电极电极和发射极电极，并且二者互相不接触；
vi.进行直流电流电压测试，得到器件伏安特性曲线；
2)在无偏压状态时，发射极势垒层的电子分布集中于费米能级EF之下，发射极势垒层的势垒高度小于集电极势垒层的势垒高度；
3)在有偏压状态时，在外置偏压为共振点电压Vp时，发射极势垒层和集电极势垒层的势垒高度相同，并且发射极的费米能级EF与势阱中的基态能级E0高度相同，此时发生共振隧穿，Al组分≥0.2确保禁带宽度和击穿场强大，发射极电极势垒层与集电极势垒层的势垒高度相同增加共振隧穿几率，进而满足共振隧穿二极管器件高功率的应用要求；
4)进一步增加外置偏压，发射极势垒层的费米能级EF高于基态能级E0共振隧穿电子数减少，从而电流降低即出现微分负阻现象；
5)进一步增加外置偏压，热发射电子占主导从而电流再次增大；Ga2O3有源区双势垒结构采用Ga2O3基无自发极化材料体系，有效避免该结构上下界面处形成电荷积累区或电荷耗尽区。
其中，在步骤1的i)中，对衬底进行预处理，包括以下步骤：
a)使用三氯乙烯、丙酮、乙醇、去离子水依次分别浸泡衬底10分钟，并辅以高功率超声，除去表面的有机物等有机沾污物；
b)在外延生长设备腔体中进行高温烘烤衬底，同时使用氧等离子体喷射处理衬底，去除表面杂质原子。
在步骤1的ii)中，利用外延生长设备在衬底上进行外延生长，具体包括以下步骤：
a)在预处理后的衬底上生长厚度为0.5～1.5μm的Ga2O3非掺外延层；在Ga2O3非掺外延层上，外延生长厚度为200～500nm的n+Ga2O3集电极极欧姆接触层，掺杂浓度为1×1019～1×1020cm-3；再在n+Ga2O3集电极欧姆接触层上，外延生长厚度为5～10nm的第一Ga2O3隔离层；
b)在第一Ga2O3隔离层上，生长Ga2O3有源区双势垒结构，包括集电极势垒层、势阱层和发射极势垒层；集电极势垒层和发射极势垒层的材料分别为Al组分为0.2～1的非掺杂(AlxGa1-x)2O3和(AlyGa1-y)2O3，集电极势垒层和发射极势垒层的厚度相同，厚度为0.8～2nm；要求x>y，且x-y≤0.2，使得共振隧穿时集电极和发射极势垒高度相同；势阱层为非掺杂的Ga2O3，厚度为0.8～3nm，整个Ga2O3有源区双势垒结构生长过程不停顿；
c)在Ga2O3有源区双势垒结构上外延生长厚度为5～10nm的第二Ga2O3隔离层；在第二Ga2O3隔离层上外延生长20～100nm的n+Ga2O3发射极欧姆接触层，掺杂浓度为1×1019～1×1020cm-3。
在步骤1)的iii)中，采用厚度为2～3μm的负光刻胶搭配制作好的掩膜版进行曝光显影，其中台面尺度为2～20μm，感应耦合等离子刻蚀使用的气体为BCl3、Cl2和Ar的混合气体，刻蚀深度至n+Ga2O3集电极欧姆接触层的部分。从而在外延晶片上形成台面。
在步骤1)的iv)中，利用磁控溅射设备溅射SiO2或者AlN等钝化层，厚度为300～500nm。利用水域加热丙酮并辅以低功率超声进行负光刻胶和其上的钝化层的剥离，去除掩膜和钝化层。
在步骤1)的v)中，沉积的多层金属依次为Ti和Au两种金属，厚度均为20～150nm；并且Ti和Au两种金属需要快速退火形成合金，退火温度为450～550℃，形成良好欧姆接触。并测试电流电压曲线和变温特性曲线。
在步骤1)的ii)中，事先通过理论计算，改变势阱层的厚度，以调节基态能级E0的位置，使得在施加外置偏压下发射极电极势垒层与集电极势垒层的势垒高度相同时，发射极的费米能级EF等于势阱的基态能级E0。
本发明的优点：
本发明采用Ga2O3有源区双势垒结构，Ga2O3具有超大的禁带宽度和击穿场强，在更高电压下会出现更多微分负阻现象，器件更适合高功率工作并提高了峰谷电流比值；利用Ga2O3材料具有无自发极化的特点，极大弱化发射极产生电荷积累区和集电极产生电荷耗尽区，提高器件的稳定性；采用(AlxGa1-x)2O3/Ga2O3双势垒结构导带能量偏移大，有效减小越过势垒的热电子发射电流等非隧穿电流机制，提高器件的输出功率。
附图说明
图1为本发明的Ga2O3基共振隧穿二极管的一个实施例的剖面结构图；
图2(a)为有源区双势垒结构在无偏压下的导带边能带图，2(b)为有源区双势垒结构在有偏压下的导带边能带图；
图3为本发明的Ga2O3基共振隧穿二极管的一个实施例的外延晶片的剖面图；
图4为本发明的Ga2O3基共振隧穿二极管的制备方法的一个实施例的工艺流程图。
具体实施方式
下面结合附图，通过具体实施例，进一步阐述本发明。
如图1所示，本实施例的Ga2O3基共振隧穿二极管包括：衬底1、Ga2O3非掺外延层2、n+Ga2O3集电极欧姆接触层3、第一Ga2O3隔离层4、Ga2O3有源区双势垒结构、第二Ga2O3隔离层8、n+Ga2O3发射极欧姆接触层9、钝化层10、发射极电极11以及集电极电极12；其中，在Fe掺杂Ga2O3的衬底1上依次外延生长厚度为1μm的Ga2O3非掺外延层2、厚度为500nm的n+Ga2O3集电极欧姆接触层3；在n+Ga2O3集电极欧姆接触层3的一部分上从下至上依次形成厚度为5nm的第一Ga2O3隔离层4、Ga2O3有源区双势垒结构、厚度为5nm的第二Ga2O3隔离层8、厚度为100nm掺杂后载流子浓度为1×1019cm-3的n+Ga2O3发射极欧姆接触层9和发射极电极11；在n+Ga2O3集电极欧姆接触层3的一部分上形成集电极电极12；在n+Ga2O3集电极欧姆接触层3、第一Ga2O3隔离层4、Ga2O3有源区双势垒结构、第二Ga2O3隔离层8和n+Ga2O3发射极欧姆接触层9的侧面覆盖有钝化层10。
Ga2O3有源区双势垒结构从下至上依次包括集电极势垒层5、势阱层6和发射极势垒层7；其中，集电极势垒层5为Al组分为0.35的非掺杂(AlxGa1-x)2O3，发射极势垒层7为Al组分为0.25的非掺杂(AlyGa1-y)2O3，两个势垒层厚度均为1.5nm；势阱层6为非掺杂的Ga2O3，厚度为2nm，通过集电极势垒和发射极势垒的量子限制，在势阱层6中形成E0能级。
如图2所示，在无偏压状态时，发射极势垒层7的电子分布集中于费米能级EF之下，发射极势垒层7的势垒高度小于集电极势垒层5的势垒高度；在有偏压状态时，在外置偏压为共振点电压Vp时，发射极势垒层7和集电极势垒层5的势垒高度相同，并且发射极的费米能级EF与势阱中的基态能级E0高度相同，此时发生共振隧穿，Al组分≥0.2确保禁带宽度和击穿场强大，发射极电极11势垒层与集电极势垒层5的势垒高度相同增加共振隧穿几率，进而满足共振隧穿二极管器件高功率的应用要求；进一步增加外置偏压，发射极势垒层7的费米能级EF高于基态能级E0共振隧穿电子数减少，从而电流降低即出现微分负阻现象；进一步增加外置偏压，热发射电子占主导从而电流再次增大；Ga2O3有源区双势垒结构采用Ga2O3基无自发极化材料体系，有效避免该结构上下界面处形成电荷积累区或电荷耗尽区。图2中Ec为导带边。
实验中集电极势垒层5通过n+Ga2O3集电极欧姆接触层3由集电极电极12以及发射极势垒层7通过n+Ga2O3发射极欧姆接触层9由发射极电极11连接外部电压。
衬底1为蓝宝石衬底1、Ga2O3衬底1或GaN衬底1，厚度为0.4～1mm。
Ga2O3非掺外延层2厚度为0.5～1.5μm。第一Ga2O3隔离层4和第二Ga2O3隔离层8的厚度为5～10nm。
通过理论计算，改变势阱层6的厚度，以调节基态能级E0的位置，使得在施加外置偏压下发射极电极11势垒层与集电极势垒层5的势垒高度相同时，发射极的费米能级EF等于势阱的基态能级E0。理论计算能够导出不同偏压下发射极势垒层7与集电极势垒层5的高度差，计算得到合适偏压下二者高度相同。
势阱层6为非掺杂的Ga2O3，厚度为0.8～3nm。
n+Ga2O3集电极欧姆接触层3和n+Ga2O3发射极欧姆接触层9选择的掺杂原子为Si、Ge或者Sn，掺杂浓度为1×1019～1×1020cm-3，n+Ga2O3集电极欧姆接触层3的厚度为200～500nm，n+Ga2O3发射极欧姆接触层9的厚度为20～100nm；采用超宽禁带Ga2O3材料易于制备n+掺杂，实现电子的高效注入。
本实施例的Ga2O3基共振隧穿二极管的实现方法，如图4所示，包括以下步骤：
1)Ga2O3基共振隧穿二极管的制备：
i.对Fe掺杂的Ga2O3的衬底1进行预处理，去除表面有机污染物和杂质原子，保持衬底1表面洁净，以用来外延生长：
a)使用三氯乙烯、丙酮、乙醇、去离子水依次分别浸泡衬底10分钟，并辅以高功率超声，除去表面的有机物等有机沾污物；
b)在外延生长设备腔体中进行高温烘烤衬底1，同时使用氧等离子体喷射处理衬底1，去除表面杂质原子。
ii.利用等离子体辅助分子束外延(MBE)等外延生长设备在衬底1上依次外延生长Ga2O3非掺外延层2、n+Ga2O3集电极欧姆接触层3、第一Ga2O3隔离层4、Ga2O3有源区双势垒结构、第二Ga2O3隔离层8、n+Ga2O3发射极欧姆接触层9，从而形成外延晶片，如图3所示：
a)在预处理后的Fe掺杂Ga2O3衬底1上，生长厚度为1μm的Ga2O3非掺外延层2；在Ga2O3非掺外延层2上，外延生长厚度为500nm的n+Ga2O3集电极欧姆接触层3，掺杂后载流子浓度为1×1019cm-3；再在n+Ga2O3集电极欧姆接触层3上，外延生长厚度为5nm的第一Ga2O3隔离层4；
b)在第一Ga2O3隔离层4上，生长Ga2O3有源区双势垒结构，生长Al组分为0.35的(AlxGa1-x)2O3集电极势垒层5，厚度为1.5nm；生长Ga2O3势阱层6，厚度为2nm；调控生长条件，生长Al组分为0.25的(AlyGa1-y)2O3发射极势垒层7，厚度为1.5nm，整个双势垒结构生长过程中不停顿；
c)在Ga2O3有源区双势垒结构上外延生长厚度为5nm的第二Ga2O3隔离层8；在第二Ga2O3隔离层8上外延生长100nm的n+Ga2O3发射极欧姆接触层9，掺杂后载流子浓度为1×1019cm-3。
iii.对外延晶片进行清洗、烘干、成底膜后，旋涂3μm厚的负光刻胶，配合制备好的掩膜版和光刻机对光刻胶进行曝光显影，曝光时间1分钟，显影时间90秒；将显影后的晶片传入刻蚀腔体中，对晶片进行感应耦合等离子刻蚀。刻蚀气体为BCl3、Cl2和Ar的混合气体，气体流量均为30sccm，刻蚀功率为200W，刻蚀深度为350nm，刻蚀到集电极掺杂层部分，在外延晶片上形成圆柱台面。
iv.利用制备好的掩膜版和光刻技术进行二次光刻，将显影后的晶片传入磁控溅射腔体中，再利用磁控溅射设备溅射厚度为300nm的SiO2钝化层10，氧气流量为10sccm，起辉功率80W，溅射温度120℃；在溅射完SiO2钝化层10后，将晶片浸泡在水浴加热60℃的丙酮中，浸泡20分钟，同时辅以低功率超声，负光刻胶和其上的SiO2钝化层10自动剥离，暴露出圆柱形台面n+Ga2O3集电极欧姆接触层3和环形台面的n+Ga2O3发射极欧姆接触层9的表面，其中，圆柱形台面直径为3μm，环形台面的宽度为25μm，环形台面与圆形台面间距为5μm。
v.在n+Ga2O3集电极欧姆接触层3和n+Ga2O3发射极欧姆接触层9表面上沉积多层金属，依次为Ti和Au两种金属，厚度分别为20nm和60nm；经过金属剥离，形成圆形集电极电极12以及环形发射极电极11；并且Ti和Au两种金属需要快速退火形成合金，退火温度为470℃，时间为1分钟，氮气氛围，形成良好欧姆接触。测试电流电压曲线，观察微分负阻现象，并进行变温电流电压曲线测试观察负阻现象的稳定性；vi.进行直流电流电压测试，得到器件伏安特性曲线；
2)在无偏压状态时，发射极势垒层7的电子分布集中于费米能级EF之下，发射极势垒层7的势垒高度小于集电极势垒层5的势垒高度；
3)在有偏压状态时，在外置偏压为共振点电压Vp时，这个特定值由理论计算得到，发射极势垒层7和集电极势垒层5的势垒高度相同，并且发射极的费米能级EF与势阱中的基态能级E0高度相同，此时发生共振隧穿，Al组分≥0.2确保禁带宽度和击穿场强大，发射极电极11势垒层与集电极势垒层5的势垒高度相同增加共振隧穿几率，进而满足共振隧穿二极管器件高功率的应用要求；
4)进一步增加外置偏压大于共振点电压Vp，发射极势垒层7的费米能级EF高于基态能级E0共振隧穿电子数减少，从而电流降低即出现微分负阻现象；
5)进一步增加外置偏压，热发射电子占主导从而电流再次增大；Ga2O3有源区双势垒结构采用Ga2O3基无自发极化材料体系，有效避免该结构上下界面处形成电荷积累区或电荷耗尽区。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (9)

1.一种Ga2O3基共振隧穿二极管，其特征在于，所述Ga2O3基共振隧穿二极管包括：衬底、Ga2O3非掺外延层、n+Ga2O3集电极欧姆接触层、第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层、n+Ga2O3发射极欧姆接触层、钝化层、发射极电极以及集电极电极；其中，在衬底上依次外延生长Ga2O3非掺外延层、n+Ga2O3集电极欧姆接触层；在n+Ga2O3集电极欧姆接触层的一部分上从下至上依次形成第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层、n+Ga2O3发射极欧姆接触层和发射极电极；在n+Ga2O3集电极欧姆接触层的一部分上形成集电极电极；在n+Ga2O3集电极欧姆接触层、第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层和n+Ga2O3发射极欧姆接触层的侧面覆盖有钝化层；
Ga2O3有源区双势垒结构从下至上依次包括集电极势垒层、势阱层和发射极势垒层；其中，集电极势垒层为非掺杂(AlxGa1-x)2O3，x为集电极势垒层的Al组分，0.2≤x≤1；发射极势垒层为非掺杂(AlyGa1-y)2O3，y为发射极势垒层的Al组分，0.2≤y≤1；集电极势垒层和发射极势垒层的厚度相同，厚度为0.8～2nm；并满足x>y，且x-y≤0.2，即集电极势垒层的Al组分大于发射极势垒层的Al组分使得无偏压状态发射极势垒层的势垒高度小于集电极势垒层的势垒高度，并且有偏压状态当发射极势垒层和集电极势垒层的势垒高度相同时避免器件击穿；势阱层为非掺杂的Ga2O3，通过两侧集电极势垒和发射极势垒的限制使得势阱层的厚度为量子级别即纳米级别，从而在势阱中形成基态能级E0；在无偏压状态时，发射极势垒层的电子分布集中于费米能级EF之下，发射极势垒层的势垒高度小于集电极势垒层的势垒高度；在有偏压状态时，在外置偏压达到共振点电压Vp时，发射极势垒层和集电极势垒层的势垒高度相同，并且发射极的费米能级EF与势阱中的基态能级E0高度相同，此时发生共振隧穿，Al组分≥0.2确保禁带宽度和击穿场强大，发射极电极势垒层与集电极势垒层的势垒高度相同增加共振隧穿几率，进而满足共振隧穿二极管器件高功率的应用要求；进一步增加外置偏压，发射极势垒层的费米能级EF高于基态能级E0共振隧穿电子数减少，从而电流降低即出现微分负阻现象；进一步增加外置偏压，热发射电子占主导从而电流再次增大；Ga2O3有源区双势垒结构采用Ga2O3基无自发极化材料体系，有效避免该结构上下界面处形成电荷积累区或电荷耗尽区。
2.如权利要求1所述的Ga2O3基共振隧穿二极管，其特征在于，所述衬底为蓝宝石衬底、Ga2O3衬底或GaN衬底，厚度为0.4～1mm。
3.如权利要求1所述的Ga2O3基共振隧穿二极管，其特征在于，所述Ga2O3非掺外延层的厚度为0.5～1.5μm。
4.如权利要求1所述的Ga2O3基共振隧穿二极管，其特征在于，所述第一Ga2O3隔离层和第二Ga2O3隔离层的厚度为5～10nm。
5.如权利要求1所述的Ga2O3基共振隧穿二极管，其特征在于，所述n+Ga2O3集电极欧姆接触层和n+Ga2O3发射极欧姆接触层选择的掺杂原子为Si、Ge或者Sn，掺杂浓度为1×1019～1×1020cm-3，n+Ga2O3集电极欧姆接触层的厚度为200～500nm，n+Ga2O3发射极欧姆接触层的厚度为20～100nm。
6.如权利要求1所述的Ga2O3基共振隧穿二极管，其特征在于，所述势阱层的厚度为0.8～3nm。
7.一种如权利要求1所述的Ga2O3基共振隧穿二极管的实现方法，其特征在于，所述实现方法包括以下步骤：
1)Ga2O3基共振隧穿二极管：
i.对衬底进行预处理，去除表面有机污染物和杂质原子，保持衬底表面洁净，以用来外延生长；
ii.利用等离子体辅助分子束外延(MBE)等外延生长设备在衬底上依次外延生长Ga2O3非掺外延层、n+Ga2O3集电极欧姆接触层、第一Ga2O3隔离层、Ga2O3有源区双势垒结构、第二Ga2O3隔离层、n+Ga2O3发射极欧姆接触层，从而形成外延晶片；其中，Ga2O3有源区双势垒结构从下至上依次包括集电极势垒层、势阱层和发射极势垒层；其中，集电极势垒层为非掺杂(AlxGa1-x)2O3，x为集电极势垒层的Al组分，0.2≤x≤1；发射极势垒层为非掺杂(AlyGa1-y)2O3，y为发射极势垒层的Al组分，0.2≤y≤1；集电极势垒层和发射极势垒层的厚度相同，厚度为0.8～2nm；并满足x>y，且x-y≤0.2，即集电极势垒层的Al组分大于发射极势垒层的Al组分使得无偏压状态发射极势垒层的势垒高度小于集电极势垒层的势垒高度，并且有偏压状态当发射极势垒层和集电极势垒层的势垒高度相同时避免器件击穿；势阱层为非掺杂的Ga2O3，通过两侧集电极势垒和发射极势垒的限制使得势阱层的厚度限制在量子级别即纳米级别，从而在势阱中形成基态能级E0；
iii.利用制备好的掩膜版和光刻技术进行曝光显影，然后对外延晶片进行感应耦合等离子刻蚀，刻蚀到集电极掺杂层部分，从而在外延晶片上形成台面；
iv.利用制备好的掩膜版和光刻技术进行二次光刻，沉积钝化层；然后去除掩膜和附在其上的钝化层，漏出n+Ga2O3集电极欧姆接触层和n+Ga2O3发射极欧姆接触层；
v.在n+Ga2O3集电极欧姆接触层和n+Ga2O3发射极欧姆接触层上沉积多层金属，分别形成集电极电极和发射极电极，并且二者互相不接触；
vi.进行直流电流电压测试，得到器件伏安特性曲线；
2)在无偏压状态时，发射极势垒层的电子分布集中于费米能级EF之下，发射极势垒层的势垒高度小于集电极势垒层的势垒高度；
3)在有偏压状态时，在外置偏压为共振点电压Vp时，发射极势垒层和集电极势垒层的势垒高度相同，并且发射极的费米能级EF与势阱中的基态能级E0高度相同，此时发生共振隧穿，Al组分≥0.2确保禁带宽度和击穿场强大，发射极电极势垒层与集电极势垒层的势垒高度相同增加共振隧穿几率，进而满足共振隧穿二极管器件高功率的应用要求；
4)进一步增加外置偏压，发射极势垒层的费米能级EF高于基态能级E0共振隧穿电子数减少，从而电流降低即出现微分负阻现象；
5)进一步增加外置偏压，热发射电子占主导从而电流再次增大；Ga2O3有源区双势垒结构采用Ga2O3基无自发极化材料体系，有效避免该结构上下界面处形成电荷积累区或电荷耗尽区。
8.如权利要求1所述的实现方法，其特征在于，在步骤1)的ii)中，事先通过理论计算，改变势阱层的厚度，以调节基态能级E0的位置，使得在施加外置偏压下发射极电极势垒层与集电极势垒层的势垒高度相同时，发射极的费米能级EF等于势阱的基态能级E0。
9.如权利要求1所述的实现方法，其特征在于，在步骤1的ii)中，利用外延生长设备在衬底上进行外延生长，具体包括以下步骤：
a)在预处理后的衬底上生长厚度为0.5～1.5μm的Ga2O3非掺外延层；在Ga2O3非掺外延层上，外延生长厚度为200～500nm的n+Ga2O3集电极极欧姆接触层，掺杂浓度为1×1019～1×1020cm-3；再在n+Ga2O3集电极欧姆接触层上，外延生长厚度为5～10nm的第一Ga2O3隔离层；
b)在第一Ga2O3隔离层上，生长Ga2O3有源区双势垒结构，包括集电极势垒层、势阱层和发射极势垒层；集电极势垒层和发射极势垒层的材料分别为Al组分为0.2～1的非掺杂(AlxGa1-x)2O3和(AlyGa1-y)2O3，集电极势垒层和发射极势垒层的厚度相同，厚度为0.8～2nm；要求x>y，且x-y≤0.2，使得共振隧穿时集电极和发射极势垒高度相同；势阱层为非掺杂的Ga2O3，厚度为0.8～3nm，整个Ga2O3有源区双势垒结构生长过程不停顿；
c)在Ga2O3有源区双势垒结构上外延生长厚度为5～10nm的第二Ga2O3隔离层；在第二Ga2O3隔离层上外延生长20～100nm的n+Ga2O3发射极欧姆接触层，掺杂浓度为1×1019～1×1020cm-3。
CN202110354520.2A 2021-04-01 2021-04-01 Ga2O3基共振隧穿二极管及其制备方法 Active CN113193037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110354520.2A CN113193037B (zh) 2021-04-01 2021-04-01 Ga2O3基共振隧穿二极管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110354520.2A CN113193037B (zh) 2021-04-01 2021-04-01 Ga2O3基共振隧穿二极管及其制备方法

Publications (2)

Publication Number Publication Date
CN113193037A true CN113193037A (zh) 2021-07-30
CN113193037B CN113193037B (zh) 2022-01-28

Family

ID=76974547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110354520.2A Active CN113193037B (zh) 2021-04-01 2021-04-01 Ga2O3基共振隧穿二极管及其制备方法

Country Status (1)

Country Link
CN (1) CN113193037B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105452162A (zh) * 2013-07-30 2016-03-30 美光科技公司 半导电石墨烯结构、形成此类结构的方法及包含此类结构的半导体装置
CN106887470A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法
WO2018103645A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 Ga2O3/SiC异质结NPN/PNP光电晶体管的制备方法
WO2019009021A1 (ja) * 2017-07-06 2019-01-10 株式会社タムラ製作所 ショットキーバリアダイオード
CN109980040A (zh) * 2019-04-03 2019-07-05 南京紫科光电科技有限公司 一种氧化镓mis结构紫外探测器
KR20190106254A (ko) * 2018-03-08 2019-09-18 주식회사 시지트로닉스 밴드갭과 도핑 변조를 이용한 고전압 쇼트키 배리어 다이오드 및 그 제조방법
CN110993707A (zh) * 2019-11-25 2020-04-10 西北工业大学 基于氧化镓多层堆叠结构的pin二极管及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105452162A (zh) * 2013-07-30 2016-03-30 美光科技公司 半导电石墨烯结构、形成此类结构的方法及包含此类结构的半导体装置
WO2018103645A1 (zh) * 2016-12-08 2018-06-14 西安电子科技大学 Ga2O3/SiC异质结NPN/PNP光电晶体管的制备方法
CN106887470A (zh) * 2017-01-23 2017-06-23 西安电子科技大学 Ga2O3肖特基二极管器件结构及其制作方法
WO2019009021A1 (ja) * 2017-07-06 2019-01-10 株式会社タムラ製作所 ショットキーバリアダイオード
CN107706245A (zh) * 2017-11-14 2018-02-16 北京大学 一种氮化物平面结构共振隧穿二极管及其制备方法
KR20190106254A (ko) * 2018-03-08 2019-09-18 주식회사 시지트로닉스 밴드갭과 도핑 변조를 이용한 고전압 쇼트키 배리어 다이오드 및 그 제조방법
CN109980040A (zh) * 2019-04-03 2019-07-05 南京紫科光电科技有限公司 一种氧化镓mis结构紫外探测器
CN110993707A (zh) * 2019-11-25 2020-04-10 西北工业大学 基于氧化镓多层堆叠结构的pin二极管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIRONORI OKUMURA: "Growth of double-barrier -(AlGa)2O3/Ga2O3 structure and heavily Sn-doped Ga2O3 layers using molecular-beam epitaxy", 《JAPANESE JOURNAL OF APPLIED PHYSICS》 *

Also Published As

Publication number Publication date
CN113193037B (zh) 2022-01-28

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN110085518B (zh) 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法
CN101252088B (zh) 一种增强型A1GaN/GaN HEMT器件的实现方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN112038416B (zh) 基于p型NiO薄膜和斜面终端结构的肖特基二极管及其制作方法
CN109037326B (zh) 一种具有p型埋层结构的增强型hemt器件及其制备方法
CN110783413B (zh) 横向结构氧化镓的制备方法及横向结构氧化镓
CN107706245B (zh) 一种氮化物平面结构共振隧穿二极管及其制备方法
CN113257924B (zh) 带高阻层的肖特基二极管及其制备方法、功率二极管模块
CN107958939A (zh) 一种氮化鎵基异质结肖特基二极管结构
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN210429824U (zh) 一种增强型AlN/AlGaN/GaN HEMT器件
CN108206220B (zh) 金刚石肖特基二极管的制备方法
JP3436278B2 (ja) 電界効果トランジスタ
CN113193037B (zh) Ga2O3基共振隧穿二极管及其制备方法
WO2020240725A1 (ja) ヘテロ接合バイポーラトランジスタおよびその作製方法
CN112201689A (zh) 基于ⅲ族氮化物异质结的场效应晶体管及其制备方法
CN107017310B (zh) 一种高功率低噪音的平面耿氏二极管及其制备方法
CN114334651A (zh) 一种基于超薄氮化镓自支撑衬底的hemt制备方法
CN114497186A (zh) 金刚石/氧化镓异质pn结二极管的制备方法
CN110085682B (zh) 一种共振隧穿二极管及其制作方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
Bollaert et al. 0.12 μm transferred-substrate In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As HEMTs on silicon wafer
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN218351475U (zh) 一种雪崩二极管结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant